JP4410294B1 - 情報処理装置およびエミュレーション方法 - Google Patents
情報処理装置およびエミュレーション方法 Download PDFInfo
- Publication number
- JP4410294B1 JP4410294B1 JP2008330656A JP2008330656A JP4410294B1 JP 4410294 B1 JP4410294 B1 JP 4410294B1 JP 2008330656 A JP2008330656 A JP 2008330656A JP 2008330656 A JP2008330656 A JP 2008330656A JP 4410294 B1 JP4410294 B1 JP 4410294B1
- Authority
- JP
- Japan
- Prior art keywords
- uart
- processing apparatus
- information processing
- controller
- uarts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/105—Program control for peripheral devices where the programme performs an input/output emulation function
Abstract
バイスがOSの管理下に入らないようにする情報処理装置およびエミュレーション方法を
提供すること。
【解決手段】本発明の一実施形態に係るエミュレーション方法は、非UARTデバイスを
制御するコントローラが非UARTデバイスに対応する場合、コントローラが非UART
デバイスに非対応であるように、PCIデバイスコンフィギュレーションのケーパビリテ
ィポインタを書き換えるステップと、1つまたは複数のUARTを仮想化するステップと
、ハードウェア情報を変更して、仮想化された1つまたは複数のUARTの存在をOSに
認識させるステップとを具備する。
【選択図】図4
Description
ションに関する。
フェースとして、シリアルポート、パラレルポート、ISA(Industry Standard Archit
ecture)バス、およびIDE(Integrated Drive Electronics)インタフェースが存在し
ていた。今日の情報処理装置では、これらのインタフェースに加えて、USB(ユニバー
サルシリアルバス)、IEEE1394、PCI(Peripheral Component Interconnect
)、および拡張IDEおよびATA(AT Attachment)などが使用されている。
ステム)は、既存の汎用インタフェースにアクセスしなければならない場合がある。その
ような汎用インタフェースは、多くの環境下で安全に使用することができるインタフェー
スである。このような汎用インタフェースの1つとして、UART(Universal Asynchro
nous Receiver Transmitter)がある。UARTは、シリアル伝送線を介してデータを送
受信する。また、UARTは、PCから送信されてくるパラレル信号をシリアル信号に変
換したり、周辺機器から送信されてくるシリアル信号をパラレル信号に変換したりする。
続されたデバイスを使用することである。そのような状況に鑑みて、UARTを仮想化し
、その仮想UARTに接続された非UARTデバイスをOSのデバッグ用途に用いるエミ
ュレーションに関する技術が提案されている(特許文献1)。
スがOSに認識され、OSの管理下に置かれることになり、非UARTデバイスがBIO
S(Basic Input/Output System)などのファームウェアによる管理下から外れて、デバ
ッグが行えなくなる可能性がある。
、その仮想UARTに接続された非UARTデバイスがOSの管理下に入らないようにす
る情報処理装置およびエミュレーション方法を提供することを目的とする。
UARTデバイスとして使用するための情報処理装置であって、前記非UARTデバイス
を制御するコントローラが前記非UARTデバイスに対応する場合、前記コントローラが
前記非UARTデバイスに非対応であるように、PCIデバイスコンフィギュレーション
のケーパビリティポインタを書き換える手段と、1つまたは複数のUARTを仮想化する
手段と、ハードウェア情報を変更して、前記仮想化された1つまたは複数のUARTの存
在を前記情報処理装置で使用されるOSに認識させる手段とを具備することを特徴とする
。
RTデバイスとして使用するためのUARTのエミュレーション方法であって、前記非U
ARTデバイスを制御するコントローラが前記非UARTデバイスに対応する場合、前記
コントローラが前記非UARTデバイスに非対応であるように、PCIデバイスコンフィ
ギュレーションのケーパビリティポインタを書き換えるステップと、1つまたは複数のU
ARTを仮想化するステップと、ハードウェア情報を変更して、前記仮想化された1つま
たは複数のUARTの存在を前記情報処理装置で使用されるOSに認識させるステップと
を具備することを特徴とする。
UARTデバイスをOSの管理下に入らないようにすることができる。したがって、OS
稼働中も、非UARTデバイスを仮想UARTデバイスとして、安定して用いることが可
能となる。
いて説明する。この情報処理装置は、例えばバッテリ駆動可能な携帯型ノートブック型パ
ーソナルコンピュータ100(以下、コンピュータ100と省略する)として実現される
。
る。コンピュータ100は、本体ユニット101とディスプレイユニット102とから構
成される。ディスプレイユニット102には、LCD(Liquid Crystal Display)103
から構成される表示装置が組み込まれている。LCD103の表示部は、ディスプレイユ
ニット102のほぼ中央に配置されている。
101の上面が露出される開放位置と本体ユニット101の上面を覆う閉塞位置との間を
本体ユニット101に対して回動自在に取り付けられている。本体ユニット101は、薄
い箱形の筐体を有しており、本体ユニット101の上面には、コンピュータ100をパワ
ーオン/オフするための電源ボタン104、キーボード(KB)105、およびタッチパ
ッド106などが配置されている。
し自在に接続可能な2つの接続ポート107、108が設けられている。これら接続ポー
ト107、108の各々は、例えば、USB規格に準拠したコネクタから構成されている
。これら接続ポート107、108の各々には、必要に応じて、例えばUSB規格に準拠
したデバイス(USBデバイス)を接続することができる。
B105、タッチパッド106、CPU201、メインメモリ202、ノースブリッジ2
03、グラフィクスコントローラ204、ビデオメモリ(VRAM)205、サウスブリ
ッジ206、USBコントローラ207、ハードディスクドライブ(HDD)210、光
ディスクドライブ(ODD)211、BIOS−ROM212、エンベデッドコントロー
ラ/キーボードコントローラ(EC/KBC)213、電源回路221、バッテリ222
、およびACアダプタ223などを備えている。
201は、メインメモリ202にロードされたOSおよび各種アプリケーションプログラ
ムを実行する。このOSおよび各種アプリケーションプログラムは、HDD210に搭載
される磁気ディスク記憶媒体(ハードディスク)や、ODD211に装填される光ディス
ク記憶媒体に記憶されており、これら記憶媒体からメインメモリ202にロードされる。
0(以下、BIOSと呼ぶ)も実行する。BIOS−ROM212は、プログラム書き換
え可能なように、フラッシュEEPROMのような不揮発性メモリの形態をとる。
プログラムであり、コンピュータ100の起動時に、BIOS−ROM212から読み出
される。また、このBIOS230は、非UARTデバイスが仮想UARTデバイスとし
て使用され、かつ当該非UARTデバイスがOSの管理下に入らないようにするためのU
ARTエミュレーション処理を実行する。
接続するブリッジデバイスである。ノースブリッジ203は、メインメモリ202をアク
セス制御するメモリコントローラを備えている。また、ノースブリッジ203は、グラフ
ィクスコントローラ204も内蔵している。なお、代替として、ノースブリッジ203が
、AGP(Accelerated Graphics Port)バスなどを介してグラフィクスコントローラと
通信する機能を有するようにしてもよい。
使用されるLCD103を制御するコントローラである。このグラフィクスコントローラ
204は、OSまたはアプリケーションプログラムによってVRAM205に書き込まれ
た表示データに対応する映像信号を、LCD103に出力する。
また、サウスブリッジ206は、USBデバイス208、209を制御するためのUSB
コントローラ207と、HDD210およびODD211を制御するためのIDEコント
ローラ(不図示)とを内蔵している。本実施形態に係るコンピュータ100において、U
SBコントローラ207としては、USB2.0規格に対応したUSBコントローラであ
るEHCIホストコントローラが使用される。なお、USBデバイス208、209とし
ては、例えば、USBキーボード、USBメモリ、USB光ディスクドライブ、USBフ
レキシブルディスクドライブ、USB2デバッグデバイス(USB2 Debug Device)などが
ある。
憶装置である。この磁気ディスク記憶媒体には、OSを含む各種ソフトウェアおよび各種
データが格納される。ODD211は、DVDタイトルのようなビデオコンテンツが格納
されたDVDや音楽データが格納されたCDなどの記憶媒体を駆動するためのドライブユ
ニットである。
105およびタッチパッド106を制御するためのキーボードコントローラ(KBC)と
が集積された1チップマイクロコンピュータである。EC/KBC213は、コンピュー
タ100の電源がオンされているかオフされているかに関わらず、電源回路221からの
電力によって常時電源がオンされている。このEC/KBC213は、ユーザによる電源
ボタン104の操作に応答して、電源回路221と協働してコンピュータ100の電源を
オン/オフする。
たバッテリ222からの電力、またはACアダプタ223を介して供給される外部電源か
らの電力を用いて、各デバイスに電力を供給する。
230によって実行されるUARTエミュレーション処理の例について説明する。なお、
以下では、非UARTデバイスとしてUSB2デバッグデバイスが用いられる例を想定し
ている。このUSB2デバッグデバイスは、特別なUSB2デバイスであり、USB2デ
バッグデバイスに対応したEHCIホストコントローラを用いると、通常のUSB2デバ
イスとは異なるレジスタを用いて通信が可能となるデバイスである。
例を示している。このセットアップ画面300は、UARTエミュレーション処理を有効
にするか否かをユーザに指定させるための画面である。このセットアップ画面300上に
は、“USB2 Debug Device UART Emulation”という設定項目が表示される。ユーザによっ
て“USB2 Debug Device UART Emulation”=“Enabled”に設定されると、UARTエミュ
レーション処理の実行が許可され、コンピュータ100のパワーオン後、UARTエミュ
レーション処理の実行がBIOS230によって開始されることになる。すなわち、ユー
ザによって“USB2 Debug Device UART Emulation”=“Enabled”に設定された場合には、
仮想UARTデバイスとして非UARTデバイスを安定して使用できるようにする機能が
BIOS230に組み込まれる。
れると、UARTエミュレーション処理の実行が禁止される。この場合、BIOS230
は、UARTエミュレーション処理を実行しない。したがって、“USB2 Debug Device UA
RT Emulation”=“Disabled”に設定されている場合、コンピュータ100のパワーオン
後、BIOS230は、従来と同様の処理を行ってOSを起動する。
てBIOS230がOSを起動するまでの、BIOS230によって実行される処理の例
を説明する。
30が実行される。BIOS230は、まず、予め設定されている情報に基づいて、UA
RTエミュレーションが有効であるか否かを判別する(ステップS401)。この情報は
、例えば図3に示したセットアップ画面300を介してユーザにより設定された情報とす
ることができる。この情報は、UARTエミュレーション処理を行うか否か(すなわちU
ARTエミュレーションが有効か否か)を示すものであり、例えばBIOS−ROM20
9に格納されている。
230は、従来と同様、ハードウェアの初期化などを行ったあと、OSを起動する(ステ
ップS405)。この場合、UARTエミュレーション処理は行われない。
BIOS230は、USB2デバッグデバイスが接続されるUSBポートをディセーブル
(Disable)する(ステップS402)。これにより、ディセーブルされたUSBポート
に対してUSBデバイスが接続された場合でも、接続されたことをOSに認識させないよ
うにすることができる。このUSBポートのディセーブル機能は、例えばインテル社のI
/Oコントローラハブ9(ICH9)(サウスブリッジ206に対応)に内蔵されている
EHCIホストコントローラにより実装されている。また、ICH9はUSB2デバッグ
デバイスにも対応している。なお、ステップS402の処理は省略されてもよいが、この
処理を行うことで、非UARTデバイスであるUSB2デバッグデバイスをOSに認識さ
せないようにすることがより確実になる。
対応する場合には、EHCIホストコントローラがUSB2デバッグデバイスに非対応で
あるように、PCIデバイスコンフィギュレーションのケーパビリティポインタ(capabi
lity pointer)を書き換える(ステップS403)。ステップS402の処理を行った場
合であっても、USB2デバッグデバイス用に用意されたMMIO(メモリマップドIO
)からのUSB2デバッグデバイスへのアクセスは可能であるので、例えばWindow
s(登録商標) VistaのようなOSはUSB2デバッグデバイス対応のECHIホ
ストコントローラを検出してしまうため、このステップS403の処理が必要となる。O
Sは、PCIデバイスコンフィギュレーションのケーパビリティポインタを参照して、E
HCIホストコントローラがUSB2デバッグデバイスに対応しているか否かを検出する
。したがって、ケーパビリティポインタを書き換えることによって、EHCIホストコン
トローラは、USB2デバッグデバイスに非対応であるかのように、OSに対して振舞う
ことができる。
404)、その後、その他のハードウェアの初期化などを行ったあと、OSを起動する(
ステップS405)。
404の既存のUARTエミュレーション処理の例を説明する。
の仮想化は、メインメモリ202の一部分がハードウェアベースのUARTの構造および
挙動を提供するように、そのメインメモリ202の一部分をマッピングすることで実現さ
れる。
(Advanced Configuration and Power Interface)から報告されるハードウェア情報を変
更して、仮想UARTの存在をOSに認識させる(ステップS502)。
ARTとして動作することになり、エミュレートされた仮想UARTを介して、コンピュ
ータ100と、コンピュータ100に接続された非UARTデバイスとの間で、データが
伝送されるようになる。
例について説明したが、このようなデバイスとしては、その他に、ディスクドライブ、ソ
リッドステートドライブ、ディスプレイデバイスなど様々なハードウェアが挙げられる。
これらのデバイスを仮想UARTデバイスとして使用する場合、コンピュータ100は、
これらのデバイスを制御するコントローラを備えている必要がある。
るために、1つのUARTをエミュレートする例を示したが、複数の仮想UARTデバイ
スを用いるために、複数のUARTをエミュレートしてもよい。この場合、OSは、エミ
ュレートされた複数の仮想UARTを介して、当該UARTに接続された仮想UARTデ
バイスに同時にアクセスすることができる。
Tを、OSのデバッグポートとして使用することもできるし、BIOSのデバッグポート
として使用することもできる。
に限定されるものではなく、その要旨を逸脱しない範囲で構成要素を変形して具体化でき
る。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種
々の発明を形成できる。例えば、実施形態に示される全構成要素からいくつかの構成要素
を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい
。
…LCD(表示装置)、104…電源ボタン、105…キーボード、106…タッチパッ
ド、107…接続ポート、108…接続ポート、201…CPU、202…メインメモリ
、203…ノースブリッジ、206…サウスブリッジ、207…USBコントローラ、2
08…USBデバイス、209…USBデバイス、212…BIOS−ROM、213…
EC/KBC、230…BIOS
Claims (10)
- 接続される非UARTデバイスを仮想UARTデバイスとして使用するための情報処理
装置であって、
前記非UARTデバイスを制御するコントローラが前記非UARTデバイスに対応する
場合、前記コントローラが前記非UARTデバイスに非対応であるように、PCIデバイ
スコンフィギュレーションのケーパビリティポインタを書き換える手段と、
1つまたは複数のUARTを仮想化する手段と、
ハードウェア情報を変更して、前記仮想化された1つまたは複数のUARTの存在を前
記情報処理装置で使用されるOSに認識させる手段と
を具備することを特徴とする情報処理装置。 - 前記非UARTデバイスが接続されるポートをディセーブルする手段
をさらに具備することを特徴とする請求項1記載の情報処理装置。 - 前記非UARTデバイスはUSB2デバッグデバイスであり、前記コントローラはEH
CIホストコントローラである
ことを特徴とする請求項1または2記載の情報処理装置。 - 前記仮想化された1つまたは複数のUARTは、OSのデバッグポートとして使用され
る
ことを特徴とする請求項3記載の情報処理装置。 - 前記仮想化された1つまたは複数のUARTは、BIOSのデバッグポートとして使用
される
ことを特徴とする請求項3記載の情報処理装置。 - 情報処理装置に接続される非UARTデバイスを仮想UARTデバイスとして使用する
ためのUARTのエミュレーション方法であって、
前記非UARTデバイスを制御するコントローラが前記非UARTデバイスに対応する
場合、前記コントローラが前記非UARTデバイスに非対応であるように、PCIデバイ
スコンフィギュレーションのケーパビリティポインタを書き換えるステップと、
1つまたは複数のUARTを仮想化するステップと、
ハードウェア情報を変更して、前記仮想化された1つまたは複数のUARTの存在を前
記情報処理装置で使用されるOSに認識させるステップと
を具備することを特徴とするエミュレーション方法。 - 前記非UARTデバイスが接続されるポートをディセーブルするステップ
をさらに具備することを特徴とする請求項6記載のエミュレーション方法。 - 前記非UARTデバイスはUSB2デバッグデバイスであり、前記コントローラはEH
CIホストコントローラである
ことを特徴とする請求項6または7記載のエミュレーション方法。 - 前記仮想化された1つまたは複数のUARTは、OSのデバッグポートとして使用され
る
ことを特徴とする請求項8記載のエミュレーション方法。 - 前記仮想化された1つまたは複数のUARTは、BIOSのデバッグポートとして使用
される
ことを特徴とする請求項8記載のエミュレーション方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008330656A JP4410294B1 (ja) | 2008-12-25 | 2008-12-25 | 情報処理装置およびエミュレーション方法 |
US12/498,260 US7818161B2 (en) | 2008-12-25 | 2009-07-06 | Apparatus and method for UART emulation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008330656A JP4410294B1 (ja) | 2008-12-25 | 2008-12-25 | 情報処理装置およびエミュレーション方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4410294B1 true JP4410294B1 (ja) | 2010-02-03 |
JP2010152681A JP2010152681A (ja) | 2010-07-08 |
Family
ID=41739246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008330656A Active JP4410294B1 (ja) | 2008-12-25 | 2008-12-25 | 情報処理装置およびエミュレーション方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7818161B2 (ja) |
JP (1) | JP4410294B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012009013A (ja) * | 2010-06-21 | 2012-01-12 | Intel Corp | 部分仮想化マシンに基づく統一格納装置 |
CN110489206A (zh) * | 2019-07-05 | 2019-11-22 | 北京中电华大电子设计有限责任公司 | 一种具有禁止程序调试功能的仿真器 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102281254B (zh) * | 2010-06-10 | 2015-04-08 | 南陵县生产力促进中心 | 服务器串口设计系统及方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0635795A (ja) | 1992-07-14 | 1994-02-10 | Fujitsu General Ltd | パーソナルコンピュータのオプションカード |
US5446869A (en) | 1993-12-30 | 1995-08-29 | International Business Machines Corporation | Configuration and RAM/ROM control of PCI extension card residing on MCA adapter card |
EP0788057B1 (en) * | 1996-01-31 | 2003-05-02 | Compaq Computer Corporation | Computer system with controllerless modem |
JP2001027920A (ja) | 1999-07-15 | 2001-01-30 | Nec Eng Ltd | バスブリッジ回路及びそのパワーマネージメント方法 |
JP4612761B2 (ja) | 2000-04-28 | 2011-01-12 | キヤノン株式会社 | 電子機器、電子機器の制御方法、および電子機器の制御プログラムを格納したコンピュータ読取可能な記憶媒体 |
US7372859B2 (en) | 2003-11-19 | 2008-05-13 | Honeywell International Inc. | Self-checking pair on a braided ring network |
JP4052265B2 (ja) | 2004-03-05 | 2008-02-27 | 日本電気株式会社 | 情報処理装置とデバイスドライバのロード方法並びにプログラム |
US20060245533A1 (en) | 2005-04-28 | 2006-11-02 | Arad Rostampour | Virtualizing UART interfaces |
-
2008
- 2008-12-25 JP JP2008330656A patent/JP4410294B1/ja active Active
-
2009
- 2009-07-06 US US12/498,260 patent/US7818161B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012009013A (ja) * | 2010-06-21 | 2012-01-12 | Intel Corp | 部分仮想化マシンに基づく統一格納装置 |
CN110489206A (zh) * | 2019-07-05 | 2019-11-22 | 北京中电华大电子设计有限责任公司 | 一种具有禁止程序调试功能的仿真器 |
CN110489206B (zh) * | 2019-07-05 | 2023-05-12 | 北京中电华大电子设计有限责任公司 | 一种具有禁止程序调试功能的仿真器 |
Also Published As
Publication number | Publication date |
---|---|
US20100169070A1 (en) | 2010-07-01 |
JP2010152681A (ja) | 2010-07-08 |
US7818161B2 (en) | 2010-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080288766A1 (en) | Information processing apparatus and method for abortting legacy emulation process | |
JP4510359B2 (ja) | 多機能半導体記憶装置、及びホスト・コンピュータを起動させる方法 | |
US20070043889A1 (en) | Information processing apparatus and access method | |
JP4982512B2 (ja) | 情報処理装置及び情報制御方法 | |
JP2007052727A (ja) | 情報処理装置およびアクセス方法 | |
US20060206700A1 (en) | Information processing apparatus and activation controlling method | |
US9753739B2 (en) | Operating system management of second operating system | |
US7908417B2 (en) | Motherboard system, storage device for booting up thereof and connector | |
US20060212550A1 (en) | Information processing apparatus and activation method | |
US8156263B2 (en) | Information processing apparatus and storage device control method | |
CN113703799A (zh) | 计算设备及其bios更新方法和介质 | |
JP4410294B1 (ja) | 情報処理装置およびエミュレーション方法 | |
US20090327769A1 (en) | Information processing apparatus and wake-up control method | |
US9727731B2 (en) | Setting method, program, and information processing apparatus | |
WO2014155528A1 (ja) | 電子機器および制御方法 | |
US20070118717A1 (en) | Information processing apparatus and memory address space assignment method | |
US8713222B2 (en) | Information processing apparatus and power supply controlling method | |
JPH11194847A (ja) | コンピュータシステムおよび初期化制御装置 | |
JP2007206839A (ja) | 電子機器及び動作制御方法 | |
US20090083535A1 (en) | Information processing apparatus | |
JP2012089064A (ja) | 電子機器、電子機器の制御方法 | |
JP5085493B2 (ja) | 情報処理装置及びそのブート制御方法 | |
US10429988B2 (en) | Touch screen support by emulating a legacy device | |
JP4703757B2 (ja) | 情報処理装置 | |
JP5106589B2 (ja) | 情報処理装置及び電源供給制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091112 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4410294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |