JP5106589B2 - 情報処理装置及び電源供給制御方法 - Google Patents
情報処理装置及び電源供給制御方法 Download PDFInfo
- Publication number
- JP5106589B2 JP5106589B2 JP2010164226A JP2010164226A JP5106589B2 JP 5106589 B2 JP5106589 B2 JP 5106589B2 JP 2010164226 A JP2010164226 A JP 2010164226A JP 2010164226 A JP2010164226 A JP 2010164226A JP 5106589 B2 JP5106589 B2 JP 5106589B2
- Authority
- JP
- Japan
- Prior art keywords
- controller
- plug
- esata
- usb
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Sources (AREA)
Description
、電源ボタン104、キーボード105、タッチパッド106、組み込みコントローラ/キーボードコントローラ(EC/KBC)415、電源回路421、バッテリ422、及びACアダプタ423等を備えている。
表示データに対応する映像信号を、LCD103に出力する。
08に対して択一的に接続可能である。なお、USBデバイス411及びeSATAデバイス412は、コンピュータ100に設けられた不図示のコネクタを介して対応するコントローラ407、408にも接続することが可能である。
図5は、本実施形態に係るコンピュータ100において、eSATA/USBコンボコネクタ410に接続された外部デバイスを判別して、当該外部デバイスに対応するコントローラ407、408のバッファ電源をオン/オフする動作の一例を示している。また、以下において、USBデバイス411を第1の外部デバイス、USBコントローラ407を第1のコントローラと称して説明し、eSATAデバイス412を第2の外部デバイス、eSATAコントローラ408を第2のコントローラと称して説明する。
101 本体ユニット
102 ディスプレイユニット
103 LCD
104 電源ボタン
105 キーボード
106 タッチパッド
201 コンボコネクタ
202 開口部
401 CPU
402 メインメモリ
403 ノースブリッジ
406 サウスブリッジ
407 第1のコントローラ
408 第2のコントローラ
410 コンボコネクタ
411 第1の外部デバイス
412 第2の外部デバイス
413 HDD
414 ODD
415 BIOS−ROM
416 EC/KBC
430 BIOS
Claims (8)
- 筐体と、
前記筐体外部から第1のプラグを介して接続されるデバイスを制御する第1のコントローラと、
前記筐体外部から前記第1のプラグとは異なる形状の第2のプラグを介して接続されるデバイスを制御する第2のコントローラと、
前記筐体に設けられ、前記第1のプラグ及び前記第2のプラグのうち、いずれか一方のプラグが択一的に接続可能であり、前記第1のプラグが接続された場合、該第1のプラグを第1配線を介して前記第1のコントローラに接続し、一方、前記第2のプラグが接続された場合、該第2のプラグを第2配線を介して前記第2のコントローラに接続するプラグ共用コネクタと、
前記プラグ共用コネクタを介して、該デバイスが前記第1のプラグ、前記プラグ共用コネクタおよび前記第1配線を介して前記第1のコントローラに接続されている場合、前記第2のコントローラの少なくとも一部の電源をオフし、一方、該デバイスが前記第2のプラグ、前記プラグ共用コネクタおよび前記第2配線を介して前記第2のコントローラに接続されている場合、前記第1のコントローラの少なくとも一部の電源をオフする制御部と
を具備する情報処理装置。 - 前記制御部は、
前記プラグ共用コネクタを介していずれのデバイスも前記コントローラに接続されていない場合、前記第1のコントローラ及び前記第2のコントローラの電源をオンにする
請求項1に記載の情報処理装置。 - 前記第1のコントローラはUSBコントローラであり、
前記第2のコントローラはeSATAコントローラであり、
前記プラグ共用コネクタはUSB規格のプラグとeSATA規格のプラグが択一的に接続可能なコンボコネクタである
請求項1または2いずれかに記載の情報処理装置。 - 筐体と、
前記筐体外部から第1のプラグを介して接続されるデバイスを制御する第1のコントローラと、
前記筐体外部から前記第1のプラグとは異なる形状の第2のプラグを介して接続されるデバイスを制御する第2のコントローラと、
前記筐体に設けられ、前記第1のプラグ及び前記第2のプラグのうち、いずれか一方のプラグが択一的に接続可能であり、前記第1のプラグが接続された場合、該第1のプラグを第1配線を介して前記第1のコントローラに接続し、一方、前記第2のプラグが接続された場合、該第2のプラグを第2配線を介して前記第2のコントローラに接続するプラグ共用コネクタと、
前記プラグ共用コネクタを介してそれぞれのコントローラに前記デバイスが接続されたことを判別する制御部と
を備える情報処理装置において用いられる電源供給制御方法であって、
前記制御部は、
前記コントローラへのデバイスの接続を判別し、
前記第1のコントローラに、該デバイスが前記第1のプラグ、前記プラグ共用コネクタおよび前記第1配線を介して接続されていると判別した場合、前記第2のコントローラの少なくとも一部の電源をオフし、
一方、前記第2のコントローラに、該デバイスが前記第2のプラグ、前記プラグ共用コネクタおよび前記第2配線を介して接続されていると判別した場合、前記第1のコントローラの少なくとも一部の電源をオフする
ことを特徴とする電源供給制御方法。 - 前記制御部がデバイスの接続を判別する際、前記プラグ共用コネクタを介していずれのデバイスも前記コントローラに接続されていない場合、前記第1のコントローラ及び前記第2のコントローラの電源をオンにする
請求項4に記載の電源供給制御方法。 - 前記第1のコントローラはUSBコントローラであり、
前記第2のコントローラはeSATAコントローラであり、
前記プラグ共用コネクタはUSB規格のプラグとeSATA規格のプラグが択一的に接続可能なコンボコネクタである
請求項4または5いずれかに記載の情報処理装置。 - 筐体と、
前記筐体の内部に設けられ、前記筐体外部のUSBデバイスを制御するUSBコントローラと、
前記筐体の内部に設けられ、前記筐体外部のeSATAデバイスを制御するeSATAコントローラと、
前記筐体に前記USBデバイス及び前記eSATAデバイスのうち、接続されたいずれか一方のデバイスを、対応するコントローラに択一的に接続可能に設けられ、前記USBデバイスを第1の配線を介して前記USBコントローラに接続するか、又は前記eSATAデバイスを第2の配線を介して前記eSATAコントローラに接続するUSB/eSATAコンボコネクタと、
前記USB/eSATAコンボコネクタへのデバイスの接続/接続解除を判別し、前記USBデバイスが前記USB/eSATAコンボコネクタ、前記第1の配線を介して前記USBコントローラに接続されている場合、前記eSATAコントローラのバッファ電源をオフし、前記第eSATAデバイスが前記USB/eSATAコンボコネクタ、前記第2の配線を介して前記eSATAコントローラに接続されている場合、前記第USBコントローラのバッファ電源をオフし、いずれのデバイスも前記コンボコネクタに接続されていない場合、前記USBコントローラ及び前記eSATAコントローラのバッファ電源をオンするCPUと
を具備する情報処理装置。 - CPUと、筐体と、前記筐体の内部に設けられ、前記筐体外部のUSBデバイスを制御するUSBコントローラと、前記筐体の内部に設けられ、前記筐体外部のeSATAデバイスを制御するeSATAコントローラと、前記筐体に前記USBデバイス及び前記eSATAデバイスのうち、接続されたいずれか一方のデバイスを、対応するコントローラに択一的に接続可能に設けられ、前記USBデバイスを第1の配線を介して前記USBコントローラに接続するか、又は前記eSATAデバイスを第2の配線を介して前記eSATAコントローラに接続するUSB/eSATAコンボコネクタとを備える情報処理装置において用いられる電源供給制御方法であって、
前記USB/eSATAコンボコネクタへのデバイスの接続/接続解除を前記CPUが判別し、
前記USBデバイスが前記USB/eSATAコンボコネクタ、前記第1の配線を介して前記USBコントローラに接続されている場合、前記eSATAコントローラのバッファ電源を前記CPUがオフし、
前記第eSATAデバイスが前記USB/eSATAコンボコネクタ、前記第2の配線を介して前記eSATAコントローラに接続されている場合、前記第USBコントローラのバッファ電源を前記CPUがオフし、
いずれのデバイスも前記コンボコネクタに接続されていない場合、前記USBコントローラ及び前記eSATAコントローラのバッファ電源を前記CPUがオンする
ことを特徴とする電源供給制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010164226A JP5106589B2 (ja) | 2010-07-21 | 2010-07-21 | 情報処理装置及び電源供給制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010164226A JP5106589B2 (ja) | 2010-07-21 | 2010-07-21 | 情報処理装置及び電源供給制御方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009072885 Division | 2009-03-24 | 2009-03-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010231824A JP2010231824A (ja) | 2010-10-14 |
JP5106589B2 true JP5106589B2 (ja) | 2012-12-26 |
Family
ID=43047493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010164226A Expired - Fee Related JP5106589B2 (ja) | 2010-07-21 | 2010-07-21 | 情報処理装置及び電源供給制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5106589B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012089064A (ja) * | 2010-10-22 | 2012-05-10 | Toshiba Corp | 電子機器、電子機器の制御方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01205222A (ja) * | 1988-02-10 | 1989-08-17 | Nec Eng Ltd | コネクタ共用化装置 |
JP2006159753A (ja) * | 2004-12-09 | 2006-06-22 | Canon Inc | 情報処理装置 |
TWM335829U (en) * | 2008-02-01 | 2008-07-01 | Taiwin Electronics Co Ltd | Connector socket |
-
2010
- 2010-07-21 JP JP2010164226A patent/JP5106589B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010231824A (ja) | 2010-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI676895B (zh) | 擴充座組配技術 | |
JP4982512B2 (ja) | 情報処理装置及び情報制御方法 | |
US8612652B2 (en) | Systems, methods, and media for disabling graphic processing units | |
US9304544B2 (en) | System and display control method for external device | |
JP2009009532A (ja) | 情報処理装置 | |
US20060236015A1 (en) | Information processing apparatus and operation control method | |
JP2009110428A (ja) | 情報処理装置および制御方法 | |
JP2009151488A (ja) | 情報処理装置 | |
US20100228889A1 (en) | Information processing apparatus and storage device control method | |
US20060212550A1 (en) | Information processing apparatus and activation method | |
JP2006301771A (ja) | 情報処理装置および動作制御方法 | |
JP5191562B1 (ja) | 電子機器システム | |
US8713222B2 (en) | Information processing apparatus and power supply controlling method | |
JP2003195985A (ja) | 電子機器システム、電子機器、周辺装置及び電源制御方法 | |
JP5106589B2 (ja) | 情報処理装置及び電源供給制御方法 | |
JP2013007974A (ja) | 電子機器、電子機器の制御方法、電子機器の制御プログラム | |
JP2012089064A (ja) | 電子機器、電子機器の制御方法 | |
JP2007206839A (ja) | 電子機器及び動作制御方法 | |
JP2006339908A (ja) | 情報処理装置、およびサウンド出力特性調整方法 | |
JP4410294B1 (ja) | 情報処理装置およびエミュレーション方法 | |
JP2009080568A (ja) | 情報処理装置 | |
US20110129103A1 (en) | Electronic apparatus | |
US20150058501A1 (en) | Information processing apparatus and information processing method | |
WO2014097658A1 (ja) | 設定方法、プログラム、および情報処理装置 | |
JP5085493B2 (ja) | 情報処理装置及びそのブート制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121002 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |