JP5106589B2 - 情報処理装置及び電源供給制御方法 - Google Patents

情報処理装置及び電源供給制御方法 Download PDF

Info

Publication number
JP5106589B2
JP5106589B2 JP2010164226A JP2010164226A JP5106589B2 JP 5106589 B2 JP5106589 B2 JP 5106589B2 JP 2010164226 A JP2010164226 A JP 2010164226A JP 2010164226 A JP2010164226 A JP 2010164226A JP 5106589 B2 JP5106589 B2 JP 5106589B2
Authority
JP
Japan
Prior art keywords
controller
plug
esata
usb
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010164226A
Other languages
English (en)
Other versions
JP2010231824A (ja
Inventor
哲成 市村
純 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010164226A priority Critical patent/JP5106589B2/ja
Publication of JP2010231824A publication Critical patent/JP2010231824A/ja
Application granted granted Critical
Publication of JP5106589B2 publication Critical patent/JP5106589B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)

Description

本発明は、情報処理装置及び電源供給制御方法に関する。
一般に、パーソナルコンピュータ(PC)のような情報処理装置は、USB(Universal Serial Bus)ケーブルが接続可能なUSBコネクタを備えている。このUSBコネクタは、一般に、金属製のハウジング(いわゆるシェル)と、このハウジング内に設けられた端子部とを有する。一方、USBケーブルの先端には、USBコネクタのハウジング内に差込可能なプラグ(すなわち端子部)が設けられている。
このような情報処理装置にはまた、eSATAインターフェースと呼ばれ、外部機器との間のデータ転送速度が最大150MB/秒と高速な通信を可能にするインターフェースも設けられている。
さらに、近年では、このようなUSBコネクタと、eSATAインターフェース用コネクタ(以下、eSATAコネクタと呼ぶ)との両方に対応したデュアルインターフェースの機器が提案されている。
特許文献1では、ケーブルを接続固定した状態でUSBインターフェースとeSATAインターフェースとを必要に応じて選択可能とした記憶装置が提案されている。
また、特許文献2では、USBインターフェースとSATAインターフェースとを自動的に切り替える保存装置が提案されている。
特開2008−165489号公報 特開2008−192123号公報
上述したように、USBコネクタとeSATAコネクタとの共用コネクタ(以下、eSATA/USBコンボコネクタと呼ぶ)を用いて、eSATAデバイスとUSBデバイスとが同時に接続されることはない。すなわち、eSATA/USBコンボコネクタでは、eSATAデバイスとUSBデバイスとは、択一的に使用可能である。
しかしながら、eSATAデバイス用のeSATAコントローラ及びUSBデバイス用のUSBコントローラは、対応するデバイスが接続されていない場合でも、電源が供給されているため、電力が無駄に消費されている。
本発明は、上述の事情を鑑みてなされたものであり、異なるインターフェースに対応する共用コネクタを介して外部機器と通信を行うことができ、かつそれらインターフェースに対応するコントローラへの電源供給を制御して、省電力を図ることが可能な情報処理装置及び電源制御方法を提供することを目的とする。
上述の課題を解決するため、本発明の一態様によれば、筐体と、前記筐体外部から第1のプラグを介して接続されるデバイスを制御する第1のコントローラと、前記筐体外部から前記第1のプラグとは異なる形状の第2のプラグを介して接続されるデバイスを制御する第2のコントローラと、前記筐体に設けられ、前記第1のプラグ及び前記第2のプラグのうち、いずれか一方のプラグが択一的に接続可能であり、前記第1のプラグが接続された場合、該第1のプラグを第1配線を介して前記第1のコントローラに接続し、一方、前記第2のプラグが接続された場合、該第2のプラグを第2配線を介して前記第2のコントローラに接続するプラグ共用コネクタと、前記プラグ共用コネクタを介して、該デバイスが前記第1のプラグ、前記プラグ共用コネクタおよび前記第1配線を介して前記第1のコントローラに接続されている場合、前記第2のコントローラの少なくとも一部の電源をオフし、一方、該デバイスが前記第2のプラグ、前記プラグ共用コネクタおよび前記第2配線を介して前記第2のコントローラに接続されている場合、前記第1のコントローラの少なくとも一部の電源をオフする制御部とを具備する情報処理装置が提供される。
また、本発明の別の態様によれば、CPUと、筐体と、前記筐体の内部に設けられ、前記筐体外部のUSBデバイスを制御するUSBコントローラと、前記筐体の内部に設けられ、前記筐体外部のeSATAデバイスを制御するeSATAコントローラと、前記筐体に前記USBデバイス及び前記eSATAデバイスのうち、接続されたいずれか一方のデバイスを、対応するコントローラに択一的に接続可能に設けられ、前記USBデバイスを第1の配線を介して前記USBコントローラに接続するか、又は前記eSATAデバイスを第2の配線を介して前記eSATAコントローラに接続するUSB/eSATAコンボコネクタとを備える情報処理装置において用いられる電源供給制御方法であって、前記USB/eSATAコンボコネクタへのデバイスの接続/接続解除を前記CPUが判別し、前記USBデバイスが前記USB/eSATAコンボコネクタ、前記第1の配線を介して前記USBコントローラに接続されている場合、前記eSATAコントローラのバッファ電源を前記CPUがオフし、前記第eSATAデバイスが前記USB/eSATAコンボコネクタ、前記第2の配線を介して前記eSATAコントローラに接続されている場合、前記第USBコントローラのバッファ電源を前記CPUがオフし、いずれのデバイスも前記コンボコネクタに接続されていない場合、前記USBコントローラ及び前記eSATAコントローラのバッファ電源を前記CPUがオンする電源供給制御方法が提供される。
本発明によれば、異なるインターフェースに対応する共用コネクタを介して外部機器と通信を行うことができ、かつそれらインターフェースに対応するコントローラへの電源供給を制御して、省電力を図ることが可能な情報処理装置及び電源制御方法を提供することができる。
本発明の一実施形態に係る情報処理装置を示す前面斜視図。 本発明の一実施形態に係る情報処理装置を示す後面斜視図。 図2中で示された情報処理装置のF3線で囲まれた領域を拡大して示す斜視図。 図1及び図2の情報処理装置のシステム構成を示すブロック図。 図1の情報処理装置において、コネクタに接続された外部デバイスを判別して、当該外部デバイスに対応するコントローラのバッファ電源をオン/オフする動作の一例を示すフローチャート。
以下、図面を参照しながら、本発明の実施形態について説明する。
まず、図1乃至図3を参照して、本発明の一実施形態に係る情報処理装置の構成について説明する。この情報処理装置は、例えばバッテリ駆動可能なノートブック型パーソナルコンピュータ100(以下、コンピュータ100と省略する)として実現される。
図1は、ディスプレイユニットを開いた状態におけるコンピュータ100の前面斜視図である。コンピュータ100は、本体ユニット101とディスプレイユニット102とから構成される。ディスプレイユニット102には、LCD(Liquid Crystal Display)103から構成される表示装置が組み込まれている。LCD103の表示部は、ディスプレイユニット102のほぼ中央に配置されている。
ディスプレイユニット102は、本体ユニット101に支持されており、本体ユニット101の上面が露出される開放位置と本体ユニット101の上面を覆う閉塞位置との間を本体ユニット101に対して回動自在に取り付けられている。本体ユニット101は、薄い箱形の筐体を有しており、本体ユニット101の上面には、コンピュータ100をパワーオン/オフするための電源ボタン104、キーボード105、及びタッチパッド106等が配置されている。また、前述した筐体の内部には、マザーボードである回路基盤等が収容されている。
図2は、ディスプレイユニットを開いた状態におけるコンピュータ100の後面斜視図であり、図3は、図2中で示されたコンピュータ100において、F3の線で囲まれた領域を拡大して示す斜視図である。
図2及び図3に示されるように、本体ユニット101には、コネクタ201が搭載されている。なお、本明細書において、コネクタとは、いわゆるソケットのコネクタであり、ケーブルのプラグ(すなわち、ケーブルの端子部)を受けるものを意味する。
また、図2及び図3に示すように、コネクタ201は、例えば前述の回路基板に実装され、筐体内に収容されている。筐体の周壁には、コネクタ201に対向する開口部202が設けられている。コネクタ201は、この開口部202を通じて筐体の外部に露出され、USBケーブル204のプラグ205が外部から差込可能(すなわち、USBケーブル204が接続可能)になっている。
このコネクタ201は、USBケーブル204及びeSATAケーブル207の両方が択一的に接続可能なeSATA/USBコンボコネクタである。従って、コネクタ201は、USBケーブル204と同様に、eSATAケーブル207のプラグ208が外部から差込可能(すなわち、eSATAケーブル207が接続可能)になっている。
図4は、本実施形態に係るコンピュータ100のシステム構成を示すブロック図である。
図4に示されるように、コンピュータ100は、CPU401、メインメモリ402、ノースブリッジ403、グラフィクスコントローラ404、LCD103、VRAM405、サウスブリッジ406、USBコントローラ407、eSATAコントローラ408、IDEコントローラ409、eSATA/USBコンボコネクタ(図2及び図3のコネクタ201に対応)410、USBデバイス411、eSATAデバイス412、ハードディスクドライブ(HDD)413、光ディスクドライブ(ODD)414、BIOSROM415
、電源ボタン104、キーボード105、タッチパッド106、組み込みコントローラ/キーボードコントローラ(EC/KBC)415、電源回路421、バッテリ422、及びACアダプタ423等を備えている。
CPU401は、コンピュータ100の動作全般を制御するプロセッサである。CPU401は、メインメモリ402にロードされたOS及び各種アプリケーションプログラムを実行する。このOS及び各種アプリケーションプログラムは、HDD413に搭載される磁気ディスク記憶媒体(ハードディスク)等に記憶されており、こうした記憶媒体からメインメモリ402にロードされる。
また、CPU401は、BIOS−ROM415に格納されたBIOSプログラム430(以下、BIOSと呼ぶ)も実行する。BIOS−ROM415は、プログラム書き換え可能なように、フラッシュEEPROMのような不揮発性メモリの形態をとる。
BIOS430は、コンピュータ100の各種ハードウェアコンポーネントを制御するプログラムであり、コンピュータ100の起動時に、BIOS−ROM415から読み出される。BIOS430は、本実施形態に係る電源供給制御動作をコンピュータ100に実行させるプログラムも格納している。
ノースブリッジ403は、CPU401のローカルバスと、サウスブリッジ406とを接続するブリッジデバイスである。ノースブリッジ403は、メインメモリ402をアクセス制御するメモリコントローラを備えている。また、ノースブリッジ403は、AGP(Accelerated Graphics Port)バス等を介してグラフィクスコントローラ404と通信する機能を有する。
グラフィクスコントローラ404は、コンピュータ100のディスプレイモニタとして使用されるLCD103を制御するコントローラである。このグラフィクスコントローラ404は、OS又はアプリケーションプログラムによってVRAM405に書き込まれた
表示データに対応する映像信号を、LCD103に出力する。
サウスブリッジ406は、LPC(Low Pin Count)バス及びPCI(Peripheral Component Interconnect)バス上の各デバイスを制御する。また、サウスブリッジ406は、USBデバイス411を制御するためのUSBコントローラ407と、eSATAデバイスを制御するためのeSATAコントローラ409と、HDD413及びODD414を制御するためのIDEコントローラ408とを内蔵している。
eSATA/USBコンボコネクタ410は、前述したように、USBデバイス411及びeSATAデバイス412のうちいずれか一方を、対応するコントローラ407、4
08に対して択一的に接続可能である。なお、USBデバイス411及びeSATAデバイス412は、コンピュータ100に設けられた不図示のコネクタを介して対応するコントローラ407、408にも接続することが可能である。
HDD413は、ハードディスクコントローラ及び磁気ディスク記憶媒体を有する記憶装置である。この磁気ディスク記憶媒体には、OSを含む各種ソフトウェア及び各種データが格納される。ODD414は、DVDタイトルのようなビデオコンテンツが格納されたDVDや音楽データが格納されたCDなどの記憶媒体を駆動するためのドライブユニットである。
EC/KBC416は、電力管理のための組み込みコントローラ(EC)と、キーボード105及びタッチパッド106を制御するためのキーボードコントローラ(KBC)とが集積された1チップマイクロコンピュータである。EC/KBC416は、コンピュータ100の電源がオンされているかオフされているかに関わらず、電源回路421からの電力によって常時電源がオンされている。このEC/KBC416は、ユーザによる電源ボタン104の操作に応答して、電源回路421と協働してコンピュータ100の電源をオン/オフする。
電源回路421は、EC/KBC416の制御の下、本体ユニット101内に設けられたバッテリ422からの電力、又はACアダプタ423を介して供給される外部電源からの電力を用いて、各デバイスに電力を供給する。
以下では、上述の構成をとるコンピュータ100における動作について説明する。
図5は、本実施形態に係るコンピュータ100において、eSATA/USBコンボコネクタ410に接続された外部デバイスを判別して、当該外部デバイスに対応するコントローラ407、408のバッファ電源をオン/オフする動作の一例を示している。また、以下において、USBデバイス411を第1の外部デバイス、USBコントローラ407を第1のコントローラと称して説明し、eSATAデバイス412を第2の外部デバイス、eSATAコントローラ408を第2のコントローラと称して説明する。
コンピュータ100がパワーオンされると(ステップS501)、最初にCPU401によってBIOS430が実行される。なお、以下の説明では、コンピュータ100のOSが起動する前の状態と、コンピュータ100のOSが起動した後の状態の両方が含まれる。
次いで、BIOS430は、USBコントローラ407(第1のコントローラ)のバッファ電源をオンし(ステップS502)、eSATAコントローラ408(第2のコントローラ)のバッファ電源をオンする(ステップS503)。
次いで、(コンピュータ100のOSが起動している場合、該OSを経由して)BIOS430は、USBデバイス411(第1の外部デバイス)が接続されているか否かを判別する(ステップS504)。
第1の外部デバイスが接続されていると判別されれば(ステップS504のYES)、(コンピュータ100のOSが起動している場合、該OSを経由して)BIOS430は、第2のコントローラのバッファ電源をオフする(ステップS505)。次に、(コンピュータ100のOSが起動している場合、該OSを経由して)BIOS430は、第1の外部デバイスが接続解除されているか否かを判別する(ステップS506)。
第1の外部デバイスが接続解除されていると判別されれば(ステップS506のYES)、本動作はステップS503に戻って、前述した処理を繰り返す。
一方、第1の外部デバイスが接続解除されていないと判別されれば(ステップS506のNO)、本動作はステップS507に進む。
ステップS504において、第1の外部デバイスが接続されていないと判別されれば(ステップS504のNO)、(コンピュータ100のOSが起動している場合、該OSを経由して)BIOS430は、eSATAデバイス(第2の外部デバイス)が接続されているか否かを判別する(ステップS507)。
第2の外部デバイスが接続されていると判別されれば(ステップS507のYES)、(コンピュータ100のOSが起動している場合、該OSを経由して)BIOS430は、第1のコントローラのバッファ電源をオフする(ステップS508)。次に、(コンピュータ100のOSが起動している場合、該OSを経由して)BIOS430は、第2の外部デバイスが接続解除されているか否かを判別する(ステップS509)。
第2の外部デバイスが接続解除されていると判別されれば(ステップS509のYES)、本動作はステップS502に戻って、前述した処理を繰り返す。
一方、第2の外部デバイスが接続解除されていないと判別されれば(ステップS509のNO)、本動作はステップS504に進む。
また、ステップS507において、第2の外部デバイスが接続されていないと判別されれば(ステップS507のNO)、本動作はステップS504に進む。
以上のフローにおいて、ステップS502とステップS503とが実行される順番は、逆であってもよい。また、ステップS504〜ステップS506までの一連のステップと、ステップS507〜ステップS509までの一連のステップとが実行される順番は、逆であってもよい。
以上をまとめると、第1の外部デバイスがコンボコネクタに接続されており、かつ第2の外部デバイスがコンボコネクタに接続されていない場合、第2のコントローラのバッファ電源がオフされる。また、第2の外部デバイスがコンボコネクタに接続されており、かつ第1の外部デバイスがコンボコネクタに接続されていない場合、第1のコントローラのバッファ電源がオフされる。
従って、本実施形態によれば、外部デバイスがコンボコネクタに接続されていない側のコントローラにおいてバッファ電源がオフされるので、省電力を図ることが可能となる。
また、第1の外部デバイスがコンボコネクタに接続されておらず、かつ第2の外部デバイスがコンボコネクタに接続されていない場合、第1のコントローラ及び第2のコントローラのバッファ電源がオンされる。
以上、本発明の好適な実施形態について説明したが、本発明は、上記実施形態そのままに限定されるものではなく、その要旨を逸脱しない範囲で構成要素を変形して具体化できる。
例えば、本実施形態では、USBデバイスとeSATAデバイスとを択一的に接続可能なコンボコネクタについて説明したが、コンボコネクタはこれに限定されるものではない。すなわち、同形状のコネクタが複数のインターフェースに対応していれば、そのような形態のコネクタを備える情報処理装置等も本発明の範囲に含まれるものである。
100 情報処理装置
101 本体ユニット
102 ディスプレイユニット
103 LCD
104 電源ボタン
105 キーボード
106 タッチパッド
201 コンボコネクタ
202 開口部
401 CPU
402 メインメモリ
403 ノースブリッジ
406 サウスブリッジ
407 第1のコントローラ
408 第2のコントローラ
410 コンボコネクタ
411 第1の外部デバイス
412 第2の外部デバイス
413 HDD
414 ODD
415 BIOS−ROM
416 EC/KBC
430 BIOS

Claims (8)

  1. 筐体と、
    前記筐体外部から第1のプラグを介して接続されるデバイスを制御する第1のコントローラと、
    前記筐体外部から前記第1のプラグとは異なる形状の第2のプラグを介して接続されるデバイスを制御する第2のコントローラと、
    前記筐体に設けられ、前記第1のプラグ及び前記第2のプラグのうち、いずれか一方のプラグが択一的に接続可能であり、前記第1のプラグが接続された場合、該第1のプラグを第1配線を介して前記第1のコントローラに接続し、一方、前記第2のプラグが接続された場合、該第2のプラグを第2配線を介して前記第2のコントローラに接続するプラグ共用コネクタと、
    前記プラグ共用コネクタを介して、該デバイスが前記第1のプラグ、前記プラグ共用コネクタおよび前記第1配線を介して前記第1のコントローラに接続されている場合、前記第2のコントローラの少なくとも一部の電源をオフし、一方、該デバイスが前記第2のプラグ、前記プラグ共用コネクタおよび前記第2配線を介して前記第2のコントローラに接続されている場合、前記第1のコントローラの少なくとも一部の電源をオフする制御部と
    を具備する情報処理装置。
  2. 前記制御部は、
    前記プラグ共用コネクタを介していずれのデバイスも前記コントローラに接続されていない場合、前記第1のコントローラ及び前記第2のコントローラの電源をオンにする
    請求項1に記載の情報処理装置。
  3. 前記第1のコントローラはUSBコントローラであり、
    前記第2のコントローラはeSATAコントローラであり、
    前記プラグ共用コネクタはUSB規格のプラグとeSATA規格のプラグが択一的に接続可能なコンボコネクタである
    請求項1または2いずれかに記載の情報処理装置。
  4. 筐体と、
    前記筐体外部から第1のプラグを介して接続されるデバイスを制御する第1のコントローラと、
    前記筐体外部から前記第1のプラグとは異なる形状の第2のプラグを介して接続されるデバイスを制御する第2のコントローラと、
    前記筐体に設けられ、前記第1のプラグ及び前記第2のプラグのうち、いずれか一方のプラグが択一的に接続可能であり、前記第1のプラグが接続された場合、該第1のプラグを第1配線を介して前記第1のコントローラに接続し、一方、前記第2のプラグが接続された場合、該第2のプラグを第2配線を介して前記第2のコントローラに接続するプラグ共用コネクタと、
    前記プラグ共用コネクタを介してそれぞれのコントローラに前記デバイスが接続されたことを判別する制御部と
    を備える情報処理装置において用いられる電源供給制御方法であって、
    前記制御部は、
    前記コントローラへのデバイスの接続を判別し、
    前記第1のコントローラに該デバイスが前記第1のプラグ、前記プラグ共用コネクタおよび前記第1配線を介して接続されていると判別した場合、前記第2のコントローラの少なくとも一部の電源をオフし、
    一方、前記第2のコントローラに該デバイスが前記第2のプラグ、前記プラグ共用コネクタおよび前記第2配線を介して接続されていると判別した場合、前記第1のコントローラの少なくとも一部の電源をオフする
    ことを特徴とする電源供給制御方法。
  5. 前記制御部がデバイスの接続を判別する際、前記プラグ共用コネクタを介していずれのデバイスも前記コントローラに接続されていない場合、前記第1のコントローラ及び前記第2のコントローラの電源をオンにする
    請求項4に記載の電源供給制御方法。
  6. 前記第1のコントローラはUSBコントローラであり、
    前記第2のコントローラはeSATAコントローラであり、
    前記プラグ共用コネクタはUSB規格のプラグとeSATA規格のプラグが択一的に接続可能なコンボコネクタである
    請求項4または5いずれかに記載の情報処理装置。
  7. 筐体と、
    前記筐体の内部に設けられ、前記筐体外部のUSBデバイスを制御するUSBコントローラと、
    前記筐体の内部に設けられ、前記筐体外部のeSATAデバイスを制御するeSATAコントローラと、
    前記筐体に前記USBデバイス及び前記eSATAデバイスのうち、接続されたいずれか一方のデバイスを、対応するコントローラに択一的に接続可能に設けられ、前記USBデバイスを第1の配線を介して前記USBコントローラに接続するか、又は前記eSATAデバイスを第2の配線を介して前記eSATAコントローラに接続するUSB/eSATAコンボコネクタと、
    前記USB/eSATAコンボコネクタへのデバイスの接続/接続解除を判別し、前記USBデバイスが前記USB/eSATAコンボコネクタ、前記第1の配線を介して前記USBコントローラに接続されている場合、前記eSATAコントローラのバッファ電源をオフし、前記第eSATAデバイスが前記USB/eSATAコンボコネクタ、前記第2の配線を介して前記eSATAコントローラに接続されている場合、前記第USBコントローラのバッファ電源をオフし、いずれのデバイスも前記コンボコネクタに接続されていない場合、前記USBコントローラ及び前記eSATAコントローラのバッファ電源をオンするCPUと
    を具備する情報処理装置。
  8. CPUと、筐体と、前記筐体の内部に設けられ、前記筐体外部のUSBデバイスを制御するUSBコントローラと、前記筐体の内部に設けられ、前記筐体外部のeSATAデバイスを制御するeSATAコントローラと、前記筐体に前記USBデバイス及び前記eSATAデバイスのうち、接続されたいずれか一方のデバイスを、対応するコントローラに択一的に接続可能に設けられ、前記USBデバイスを第1の配線を介して前記USBコントローラに接続するか、又は前記eSATAデバイスを第2の配線を介して前記eSATAコントローラに接続するUSB/eSATAコンボコネクタとを備える情報処理装置において用いられる電源供給制御方法であって、
    前記USB/eSATAコンボコネクタへのデバイスの接続/接続解除を前記CPUが判別し、
    前記USBデバイスが前記USB/eSATAコンボコネクタ、前記第1の配線を介して前記USBコントローラに接続されている場合、前記eSATAコントローラのバッファ電源を前記CPUがオフし、
    前記第eSATAデバイスが前記USB/eSATAコンボコネクタ、前記第2の配線を介して前記eSATAコントローラに接続されている場合、前記第USBコントローラのバッファ電源を前記CPUがオフし、
    いずれのデバイスも前記コンボコネクタに接続されていない場合、前記USBコントローラ及び前記eSATAコントローラのバッファ電源を前記CPUがオンする
    ことを特徴とする電源供給制御方法。
JP2010164226A 2010-07-21 2010-07-21 情報処理装置及び電源供給制御方法 Expired - Fee Related JP5106589B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010164226A JP5106589B2 (ja) 2010-07-21 2010-07-21 情報処理装置及び電源供給制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010164226A JP5106589B2 (ja) 2010-07-21 2010-07-21 情報処理装置及び電源供給制御方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009072885 Division 2009-03-24 2009-03-24

Publications (2)

Publication Number Publication Date
JP2010231824A JP2010231824A (ja) 2010-10-14
JP5106589B2 true JP5106589B2 (ja) 2012-12-26

Family

ID=43047493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010164226A Expired - Fee Related JP5106589B2 (ja) 2010-07-21 2010-07-21 情報処理装置及び電源供給制御方法

Country Status (1)

Country Link
JP (1) JP5106589B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089064A (ja) * 2010-10-22 2012-05-10 Toshiba Corp 電子機器、電子機器の制御方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01205222A (ja) * 1988-02-10 1989-08-17 Nec Eng Ltd コネクタ共用化装置
JP2006159753A (ja) * 2004-12-09 2006-06-22 Canon Inc 情報処理装置
TWM335829U (en) * 2008-02-01 2008-07-01 Taiwin Electronics Co Ltd Connector socket

Also Published As

Publication number Publication date
JP2010231824A (ja) 2010-10-14

Similar Documents

Publication Publication Date Title
TWI676895B (zh) 擴充座組配技術
JP4982512B2 (ja) 情報処理装置及び情報制御方法
US8612652B2 (en) Systems, methods, and media for disabling graphic processing units
US9304544B2 (en) System and display control method for external device
JP2009009532A (ja) 情報処理装置
US20060236015A1 (en) Information processing apparatus and operation control method
JP2009110428A (ja) 情報処理装置および制御方法
JP2009151488A (ja) 情報処理装置
US20100228889A1 (en) Information processing apparatus and storage device control method
US20060212550A1 (en) Information processing apparatus and activation method
JP2006301771A (ja) 情報処理装置および動作制御方法
JP5191562B1 (ja) 電子機器システム
US8713222B2 (en) Information processing apparatus and power supply controlling method
JP2003195985A (ja) 電子機器システム、電子機器、周辺装置及び電源制御方法
JP5106589B2 (ja) 情報処理装置及び電源供給制御方法
JP2013007974A (ja) 電子機器、電子機器の制御方法、電子機器の制御プログラム
JP2012089064A (ja) 電子機器、電子機器の制御方法
JP2007206839A (ja) 電子機器及び動作制御方法
JP2006339908A (ja) 情報処理装置、およびサウンド出力特性調整方法
JP4410294B1 (ja) 情報処理装置およびエミュレーション方法
JP2009080568A (ja) 情報処理装置
US20110129103A1 (en) Electronic apparatus
US20150058501A1 (en) Information processing apparatus and information processing method
WO2014097658A1 (ja) 設定方法、プログラム、および情報処理装置
JP5085493B2 (ja) 情報処理装置及びそのブート制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121002

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees