JP2006159753A - 情報処理装置 - Google Patents

Abstract

【課題】 複数のインタフェースと、上記複数のインタフェースのそれぞれに応じた通信制御部とを備える情報処理装置において、消費電力の制御を行い、ユーザの利便性を保ちつつ、消費電力を低減することができる情報処理装置を提供することを目的とするものである。

【解決手段】 複数のインタフェースと、上記複数のインタフェースのそれぞれに応じた通信制御部とを備える情報処理装置において、インタフェースの接続状態に応じて、電力供給状態を制御する電源制御手段を有する情報処理装置である。

【選択図】 図１

Description

本発明は、複数のインタフェースを備えた情報処理装置において、インタフェースの接続状態に応じて、消費電力の制御を行う情報処理装置に関する。

近年、ＰＣ（パーソナルコンピュータ）の高機能化が進み、様々な業種のユーザのニーズに対応したソフトウェアが開発され、市場での普及が大きく拡大している。

また、これと同時に、ＰＣと接続する周辺機器にも、高機能化が進んでいる。たとえば、出力装置のプリンタにおいて、年々解像度が高くなり、また、より高画質を実現するために、画像処理方法は、より複雑な処理になっている。

このようなＰＣおよび周辺機器には、ユーザが購入後すぐに利用できるように、市場で普及されているインタフェースであって、ユーザが使用する可能性が高いと思われるインタフェースが、予め準備されている。

しかし、ＰＣ間や、ＰＣと周辺機器との間におけるデータ転送技術は、近年のＰＣおよび周辺機器の高機能化とともに、より大きなデータをより速く転送できるように、日々発展を続けている。その大きな要因は、ＰＣの扱うデータの肥大化である。ＰＣが一般ユーザに使われはじめた当初、扱うデータは、テキスト等の文字が主体のものであった。ところが、近年のマルチメディア化に伴い、画像データ、音声データ、動画データ等、大きなデータを扱うようになっている。このために、データ転送技術は、発展が望まれ、発展を続けてきた。そして、今後も、市場では高速なデータ転送が求められると考えられる。

この一例として、ＳＣＳＩインタフェースを挙げる。ＳＣＳＩインタフェースで一番初めに承認された規格ＳＣＳＩ−１は、ＡＮＳＩが１９８６年に、ＡＮＳＩ Ｘ３．１３１−１９８６で標準化した。

このＳＣＳＩ−１は、５ＭＢ／ｓの転送速度であったが、その後、１９９４年にＳＣＳＩ−２が承認され、１０ＭＢ／ｓとなり、その後に、ＦａｓｔＷｉｄｅＳＣＳＩ、ＵｌｔｒａＳＣＳＩで、２０ＭＢ／ｓになり、Ｕｌｔｒａ２ＳＣＳＩ、ＷｉｄｅＵｌｔｒａＳＣＳＩで４０ＭＢ／ｓ、ＷｉｄｅＵｌｔｒａ２ＳＣＳＩで、８０ＭＢ／ｓになり、ＷｉｄｅＵｌｔｒａ３ＳＣＳＩで、１６０ＭＢ／ｓになった。

このような転送速度の向上の動きは、ＳＣＳＩだけではなく、ＵＳＢやＩＥＥＥ１３９４でも同様に行われている。

上記のように、ＰＣ、周辺機器、インタフェースの向上が進む状況であるが、高機能のインタフェースを搭載すると同時に、低速のインタフェースを備えていることが多い。それは、多くのユーザが、設備を一度に入れ替えることはせず、装置の機能が、利用上で不便や不都合が生じ、より高機能な装置が必要になる状況においてのみ、装置を入れ替えるということが多いためである。この様なニーズを取り込むために、ＰＣでは、ＵＳＢ、１３９４等の高機能なインタフェースと同時に、ＲＳ２３２Ｃ、セントロニクス等の低速なインタフェースを備え、また、周辺機器においても、上記と同様に、複数のインタフェースを備える状況にある。

たとえば、プリンタでは、以前から使用されているセントロニクスを装備すると同時に、ＵＳＢ、１３９４等のインタフェースを備える製品がある。

また、インタフェースを複数備え、インタフェースの接続状態に応じて、制御を切り替える構成が知られている（たとえば、特許文献１参照）。
特開平１１−２３７９３６号公報

しかし、上記のような複数のインタフェースをもつ周辺機器には、次のような問題がある。

昨今、全世界的に消費電力の低減を推進する動きが広がっている。国家レベルで規制を設け、消費電力が規制値をオーバしている電化製品には、販売の認可を与えない等の制限を設ける場合もある。

このような消費電力抑制の環境のなかで、複数のインタフェースを備える周辺機器においては、各インタフェース部に電力を供給しているので、無駄な電力を消費し、不利である。ユーザの利便性のために、複数のインタフェースを備えている製品が、場合によっては、消費電力が規制値をオーバしていることを理由に、販売できないこともあり得る。

本発明は、複数のインタフェースと、上記複数のインタフェースのそれぞれに応じた通信制御部とを備える情報処理装置において、消費電力の制御を行い、ユーザの利便性を保ちつつ、消費電力を低減することができる情報処理装置を提供することを目的とするものである。

本発明は、複数のインタフェースと、上記複数のインタフェースのそれぞれに応じた通信制御部とを備える情報処理装置において、インタフェースの接続状態に応じて、電力供給状態を制御する電源制御手段を有する情報処理装置である。

本発明によれば、複数のインタフェースと、上記複数のインタフェースのそれぞれに応じた通信制御部とを備える情報処理装置において、インタフェースの接続状態に応じて、電力供給状態を制御することによって、消費電力の制御を行い、ユーザの利便性を保ちつつ消費電力を低減することができる。

発明を実施するための最良の形態は、次の実施例である。

図１は、本発明の実施例１である画像形成装置１０を示すブロック図である。

画像形成装置１０は、ＣＰＵ１１と、ＲＯＭ１２と、ＲＡＭ１３と、画像形成部１４と、ＩＥＥＥ１３９４通信制御部１５と、ＵＳＢ通信制御部１６と、ＬＡＮ通信制御部１７と、電源制御部１８とを有する。

また、画像形成装置１０は、接続しているインタフェースに応じて、電力供給を変更し、消費電流制御を行う装置であり、接続しているインタフェースを認識したときに、電源制御部１８が、接続されていないインタフェース部の電力を遮断する。

ホスト部ＨＣは、画像形成装置１０に命令や画像データを送受信するホスト部である。

ＣＰＵ１１は、画像形成装置１０を制御する。ＲＯＭ１２は、プリンタの制御を行うプログラムを格納している。ＲＡＭ１３は、データの読み書き可能なメモリである。

画像形成部１４は、画像形成を行い、実施例１において、具体的には、メディアに色材を転写することによって画像を形成するユニットである。ＩＥＥＥ１３９４通信制御部１５は、ＩＥＥＥ１３９４ケーブルで、ホスト部ＨＣと接続し、画像データを転送することによって、画像形成装置１０で印刷をすることができる。

ＵＳＢ通信制御部１６は、ＵＳＢケーブルで、ホスト部ＨＣとつなぎ、画像データを転送することによって、画像形成装置１０で印刷することができる。ＬＡＮ通信制御部１７は、ＬＡＮケーブルでホスト部ＨＣとつなぎ、画像データを転送することによって、画像形成装置１０で印刷することができる。

ホスト部ＨＣと、画像形成装置１０とは、インタフェースで接続される。実施例１の場合、ＵＳＢケーブルによって接続されている。このインタフェースを使用して、ホスト部ＨＣからの命令や、画像データの転送が行われる。

各部１１〜１７は、内部バスによって接続されている。この内部バスを使用して、ＣＰＵ１１が画像形成装置１０を制御するための命令、各部１１〜１７間における画像データ等の転送が行われる。また、各通信制御部１５〜１７は、インタフェースの接続状態を認識すると、電源制御信号を介して、電源制御部１８に伝達する。

電源制御部１８は、インタフェースの接続状態によって、インタフェースの通信制御部１５、１６、１７の電源を制御する。電源制御部１８は、電源制御信号によって、各通信制御部１５〜１７に接続されている。つまり、電源制御部１８は、インタフェースの接続状態を認識し、接続状態に応じた電力供給を決定し、各通信制御部１５〜１７の電力制御を行う。電力制御信号は、Ｌｏｗ／Ｈｉｇｈという単純な信号でもよく、デジタル的な信号を用いてもよい。また、この電源切替ラインの代わりに、直接電源ラインが接続され、この電源ラインを通電、遮断するように制御するようにしてもよい。

図２は、電源制御部１８を回路で実現した例を示す図である。

電源制御部１８の入力信号１５ａ、１６ａ、１７ａは、各通信制御部１５〜１７から電源制御部１８に、各インタフェースの接続状態を伝える信号である。また、出力信号１５ｂ、１６ｂ、１７ｂは、電源制御部１８から各通信制御部１５〜１７に電力のＯＮ／ＯＦＦを伝える信号である。初期化信号は、接続状態が変化したことを、ＣＰＵ１１に伝達するために出力する信号である。

ＩＥＥＥ１３９４通信制御部１５からの入力信号を、１５ａとし、ＵＳＢ通信制御部１６からの入力信号を、１６ａとし、ＬＡＮ通信制御部１７からの入力信号を、１７ａとする。また、ＩＥＥＥ１３９４通信制御部１５への出力信号を、ＵＳＢ通信制御信号１５ｂとし、ＬＡＮ通信制御部１６への出力信号を、１６ｂとし、１７への出力信号を、１７ｂとする。

インタフェースの通信において、初期化信号が必要である場合、インタフェースの接続が変更された場合にも備えて、ＣＰＵ１１へつながる初期化信号を備える。

図３は、電源制御部１８の真理値表である。

ここでは、入力信号が１であるときに、インタフェースが接続状態であり、入力信号が０であるときに、未接続状態である。出力信号が１であるときに、ＯＮ（供給）の信号であり、出力信号が０であるときに、ＯＦＦ（遮断）の信号であるとする。

次に、図３に示す真理値表の各状態について説明する。

図３（１）は、入力信号１５ａ〜１７ａが０（未接続状態）である場合を示し、どのインタフェースが接続されても動作できるように、各通信制御部に電源を供給する必要がある。そのため、出力信号出力信号１５ｂ〜１７ｂを、１（ＯＮ：電源供給）にする。

図３（２）は、入力信号１５ａが１（接続状態）である場合を示し、他のインタフェースに供給する電力を遮断するために、出力信号１５ｂを１（ＯＮ：電源供給）にし、出力信号１６ｂ、１７ｂを０（ＯＦＦ：電源遮断）にする。

図３（３）は、入力信号１６ａが１（接続状態）である場合を示し、他のインタフェースに供給する電力を遮断するために、出力信号１６ｂを１（ＯＮ：電源供給）にし、出力信号１５ｂ、１７ｂを０（ＯＦＦ：電源遮断）にする。

図３（４）は、入力信号１７ａが１（接続状態）である場合を示し、他のインタフェースに供給する電力を遮断するために、出力信号１７ｂを１（ＯＮ：電源供給）にし、出力信号１５ｂ、１６ｂを０（ＯＦＦ：電源遮断）にする。

図３（５）は、入力信号１５ａ、１６ａが１（接続状態）である場合を示し、他のインタフェースに供給する電力を遮断するために、出力信号１５ｂ、１６ｂを１（ＯＮ：電源供給）にし、出力信号１７ｂを０（ＯＦＦ：電源遮断）にする。

図３（６）は、入力信号１６ａ、１７ａが１（接続状態）である場合を示し、他のインタフェースに供給する電力を遮断するために、出力信号１６ｂ、１７ｂを１（ＯＮ：電源供給）にし、出力信号１５ｂを０（ＯＦＦ：電源遮断）にする。

図３（７）は、入力信号１５ａ、１７ａが１（接続状態）である場合を示し、他のインタフェースに供給する電力を遮断するために、出力信号１５ｂ、１７ｂを１（ＯＮ：電源供給）にし、出力信号１６ｂを０（ＯＦＦ：電源遮断）にする。

図３（８）は、入力信号１５ａ〜１７ａが１（接続状態）である場合を示し、どのインタフェースが接続されても動作できるように、各通信制御部に電源を供給しておく。このために、出力信号１５ｂ〜１７ｂを１（ＯＮ：電源供給）にする。

電源制御部１８の上記機能として、ある範囲内の時間差で連続してインタフェースが接続されたときに、それら接続されたインタフェースが使用できるように、上記電源遮断の制御に猶予時間を与える機能を備え、これによって、ユーザの利便性を高める。

また、パネル等の操作部を介して、所定の操作を受けたときに、電源が遮断された通信制御部を復帰させる機能を備えると、ユーザの利便性を高める。

本発明の実施例２は、実施例１における制御を、ソフト的に実行する実施例である。

実施例１は、図３に示すように、インタフェースの接続状態を電源制御部が判断し、その判断に従って、電源部またはＣＰＵが制御する実施例である。一方、実施例２は、電源制御部が、接続状態を示すだけであり、電源をどのように制御するかについては、ＣＰＵが判断する。実施例２は、ソフト的な制御が複雑になるが、電源を柔軟に制御することができる。

実施例２における電源制御部１８ａが実行する処理動作について説明する。

図４は、実施例２における電源制御部１８ａの処理手順を示すフローチャートである。

電源が投入されると、Ｓ４０１では、電源制御部１８ａが、各インタフェース通信制御部１５〜１７に、電源を供給する。Ｓ４０２では、インタフェース接続状態の情報を取得し、その接続状態の情報に基づいて、Ｓ４０３で、インタフェースが接続しているかどうかを判断し、Ｓ４０３で、インタフェースが接続されていると判断すると、Ｓ４０４に進み、未使用のインタフェース通信制御部の電源を遮断し、Ｓ４０５に進む。

Ｓ４０３においてインタフェースが未接続であると判断すると、Ｓ４０４で、実行せずに、Ｓ４０５に進む。Ｓ４０５では、インタフェースの接続状態が変化するまで待ち、インタフェースの接続状態が変化したら、Ｓ４０１に戻り、同様の処理を実行する。

電源投入当初にインタフェースが接続されている場合において、電源制御部１８ａと各インタフェース通信制御部との処理動作を説明する。

図５は、実施例２において、電源制御部１８ａの処理手順の例を示すフローチャート１である。

この例では、ＵＳＢが既に接続されているとする。電源が投入されると、Ｓ５０１では、各インタフェース通信制御部１５〜１７に電源を供給する信号を出す。各インタフェース通信制御部１５〜１７は、Ｓ５５１、Ｓ５６１、Ｓ５７１で、電源供給される。次に、各インタフェース通信制御部１５〜１７は、Ｓ５５２、Ｓ５６２、Ｓ５７２で、インタフェースの接続状態を認識し、接続状態を電源制御部１８ａに伝達する。電源制御部１８ａは、Ｓ５０２で、インタフェースの接続状態の情報を取得する。電源制御部１８ａは、Ｓ５０２で取得した情報に基づいて、Ｓ５０３で、インタフェースが接続されているかどうかを判断する。

Ｓ５０３で、インタフェースが接続されていると判断すると、Ｓ５０４に進み、未使用のインタフェース通信制御部１５、１７の電源を遮断し、Ｓ５０５に進む。その後に、Ｓ５０５で、インタフェースの接続状態が変化するまで待つ。

Ｓ５０３において、インタフェースが接続されていないと判断すると、Ｓ５０５に進み、Ｓ５０５で、インタフェースの接続状態が変化するまで待つ。

接続されていたＵＳＢが抜かれ、Ｓ５６３で、インタフェースが非接続されたことを、ＵＳＢ通信制御部１６が認識すると、電源制御部１８ａに、割り込みを入れる。電源制御部１８ａは、Ｓ５０１−２で、各インタフェース制御部１５〜１７に、電源供給し、Ｓ５０２に戻り、同様の処理を行う。

また、ＩＥＥＥ１３９４通信制御部１５において、Ｓ５５１−２で、電源が供給された後にＳ５５２に戻り、インタフェース制御部１６において、Ｓ５６１−２で、電源が供給された後に、Ｓ５６２に戻り、また、インタフェース制御部１７において、Ｓ５７１−２で、電源が供給された後に、Ｓ５７２に戻る。

次に、電源投入当初にインタフェースが接続されていない場合、電源制御部１８ａと各インタフェース通信制御部１５〜１７とにおける処理動作について説明する。

図６は、実施例２において、電源制御部１８ａの処理手順の例を示すフローチャート２である。

この例では、画像形成装置の電源起動後に、ＵＳＢが接続されるとする。

電源が投入されると、Ｓ６０１では、各インタフェース通信制御部１５〜１７に電源を供給する信号を出す。各インタフェース通信制御部１５〜１７は、Ｓ６５１、Ｓ６６１、Ｓ６７１で、電源供給される。次に、各インタフェース通信制御部１５〜１７が、Ｓ６５２、Ｓ６６２、Ｓ６７２で、インタフェースの接続状態を認識し、接続状態を電源制御部１８ａに伝達する。電源制御部１８ａは、Ｓ６０２で、インタフェースの接続状態の情報を取得する。この場合、すべてのインタフェースが未接続であるので、そのままＳ６０５に進む。その後に、Ｓ６０５で、インタフェースの接続状態が変化するまで待つ。

ＵＳＢが接続され、ＵＳＢ通信制御部１６が、Ｓ６６３で、インタフェースが接続されたことを認識すると、電源制御部１８ａに割り込みを入れる。電源制御部１８ａは、Ｓ６０１−２で、各インタフェース制御部１５〜１７に電源供給し、Ｓ５０２における処理と同様の処理を行う。また、ＩＥＥＥ１３９４通信制御部１５は、Ｓ６５１−２で、電源が供給された後に、Ｓ５５２へ進み、ＵＳＢ通信制御部１６は、Ｓ６６１−２で、電源が供給された後に、Ｓ５６２へ進み、また、インタフェース制御部１７は、Ｓ６７１−２で、電源が供給された後に、Ｓ５７２に進み、同様の処理を行う。

本発明の実施例３は、ＰＣＩ Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔに従って電力制御する方法である。

ＰＣＩデバイスのパワーマネジメント制御について、簡単に説明する。

ＰＣＩデバイスでは、パワーマネジメント制御方法の仕様として、ＰＣＩ Ｂｕｓ Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ Ｉｎｔｅｒｆａｃｅ Ｓｐｅｃｉｆｉｃａｔｉｏｎがある。この仕様では、ＰＣＩファンクション・パワーマネジメント・ステートが定義され、ＰＣＩバス上におけるデバイスのパワーマネジメント制御の運用が規定されている。

ＰＣＩファンクション・パワーマネジメント・ステートは、Ｄ０〜Ｄ３のシステムステートが定義されている。Ｄ０は、動作状態であり、Ｄ３は、オフ状態と同等の動作停止状態であり、Ｄ１、Ｄ２は、その中間のステートである。消費電力は、Ｄ０＞Ｄ２＞Ｄ３である。

また、Ｄ３のステータスにおいて、ソフトウェア的なアクセスによって、復帰可能なモードであるＤ３ｈｏｔが定義され、ソフト的には復帰せず、ハード的なリセットによって復帰するＤ３ｃｏｌｄが定義されている。

図７は、本発明の実施例３である画像形成装置３０の構成を示すブロック図である。

画像形成装置３０は、ＣＰＵ１１ａと、ＲＯＭ１２と、ＲＡＭ１３と、画像形成部１４と、ＩＥＥＥ１３９４通信制御部１５と、ＵＳＢ通信制御部１６と、ＬＡＮ通信制御部１７とを有する。

ＣＰＵ１１ａを除く各ブロックの役割は、図１に示す実施例１におけるブロックと同様である。

図８は、本発明の実施例３の処理動作を示すフローチャートである。

電源が投入されると、ＣＰＵ１１ａは、Ｓ８０１で、各インタフェース通信制御部１５〜１７を初期化する。次に、Ｓ８０２で、インタフェース接続状態の情報を取得し、この取得した情報に基づいて、Ｓ８０３で、インタフェースが接続しているかどうかを判断する。Ｓ８０３で、インタフェースが接続されていると判断すると、Ｓ８０４に進み、未使用のインタフェース通信制御部を、Ｄ３ｃｏｌｄにし、Ｓ８０５に進む。Ｓ８０３で、インタフェースが未接続であると判断すると、Ｓ８０４は実行せずに、Ｓ８０５に進む。Ｓ８０５で、インタフェースの接続状態が変化するまで待ち、インタフェースの接続状態が変化したら、Ｓ８０１に戻り、同様の処理を行う。

次に、実施例３において、電源投入当初に、インタフェースが接続されている場合におけるＣＰＵ１１ａの処理動作について説明する。

図９は、実施例３において、ＣＰＵ１１ａの処理手順の例を示すフローチャート１である。この例では、既にＵＳＢが接続されているとする。

電源が投入されると、Ｓ９０１で、各インタフェース通信制御部１５〜１７を初期化する。各インタフェース通信制御部１５〜１７は、Ｓ９５１、Ｓ９６１、Ｓ９７１で、初期化され、各インタフェース通信制御部１５〜１７が、Ｓ９５２、Ｓ９６２、Ｓ９７２で、インタフェースの接続状態を認識し、接続状態をＣＰＵ１１ａに伝達する。ＣＰＵ１１ａは、Ｓ９０２で、インタフェースの接続状態の情報を取得する。ＣＰＵ１１ａは、Ｓ９０２で取得した情報に基づいて、Ｓ９０３で、インタフェースが接続しているかどうかを判断する。

Ｓ９０３で、インタフェースが接続されていると判断すると、Ｓ９０４に進み、未使用のインタフェース通信制御部１５、１７の電源を遮断し、Ｓ９０５に進み、その後に、Ｓ９０５で、インタフェースの接続状態が変化するまで待つ。

Ｓ９０３で、インタフェースが接続されていないと判断すると、Ｓ９０５に進み、その後Ｓ９０５で、インタフェースの接続状態が変化するまで待つ。

接続されていたＵＳＢが抜かれ、ＵＳＢ通信制御部１６は、Ｓ９６３で、インタフェースが非接続されたことを認識すると、ＣＰＵ１１ａに割り込みを入れる。ＣＰＵ１１ａは、Ｓ９０１−２で、各インタフェース制御部１５〜１７を初期化し、その後に、Ｓ９０２に戻り、同様の処理を行う。また、ＩＥＥＥ１３９４通信制御部１５は、Ｓ９５１−２で、初期化された後に、Ｓ９５２に戻り、ＵＳＢ通信制御部１６は、Ｓ９６１−２で、初期化された後に、Ｓ９６２に戻り、また、ＬＡＮ通信制御部１７は、Ｓ９７１−２で、初期化された後に、Ｓ９７２に戻る。

次に、電源投入当初にインタフェースが接続されていない場合、ＣＰＵ１１ａと各インタフェース通信制御部１５〜１７との処理動作について、説明する。

図１０は、実施例３において、ＣＰＵ１１ａの処理手順の例を示すフローチャート２である。

この例では、画像形成装置３０の電源起動後に、ＵＳＢが接続されるとする。電源が投入されると、Ｓ１００１で、各インタフェース通信制御部１５〜１７を初期化する。各インタフェース通信制御部１５〜１７は、Ｓ１０５１、Ｓ１０６１、Ｓ１０７１で、初期化され、各インタフェース通信制御部１５〜１７は、Ｓ１０５２、Ｓ１０６２、Ｓ１０７２で、インタフェースの接続状態を認識し、接続状態をＣＰＵ１１ａに伝達する。ＣＰＵ１１ａは、Ｓ１００２で、インタフェースの接続状態の情報を取得する。この場合すべてのインタフェースが未接続なのでそのままＳ１００５に進む。その後、Ｓ１００５で、インタフェースの接続状態が変化するまで待つ。

ＵＳＢが接続され、Ｓ１０６３で、インタフェースが接続されたことを、ＵＳＢ通信制御部１６が認識すると、ＣＰＵ１１ａに割り込みを入れる。ＣＰＵ１１ａは、Ｓ１００１−２で、各インタフェース制御部１５〜１７を初期化し、その後に、Ｓ９０２と同様の処理を行う。

また、ＩＥＥＥ１３９４通信制御部１５は、Ｓ１０５１−２で、初期化された後に、Ｓ９５２へ行進み、ＵＳＢ通信制御部１６は、Ｓ１０６１−２で、初期化された後に、Ｓ９６２へ進み、ＬＡＮ通信制御部１７は、Ｓ１０７１−２で、初期化された後に、Ｓ９７２に進み、同様の処理を行う。

なお、上記実施例は、ホスト部ＨＣに接続された画像形成装置であるが、画像形成装置に限らず、その他の周辺機器等、画像形成装置以外の情報処理装置に適用することができる。つまり、複数のインタフェースが接続できる情報処理装置であり、接続しているインタフェースによって電力供給を変更し消費電力制御を行う情報処理装置に、上記実施例を適用するようにしてもよい。

つまり、上記実施例では、インタフェースが接続されている状態で、情報処理装置を起動した場合、接続しているインタフェースを使用するために必要な構成部には、電力を供給するが、他の使用していないインタフェースを制御する通信制御部には、電力を供給しない。

また、上記実施例では、インタフェースが接続されていない状態で、情報処理装置を起動した場合、どのインタフェースを、ユーザが使用するのかが不明であるので、全てのインタフェースを使用するために必要な構成部に、電力を供給する。インタフェースの接続状態が変化した場合、上記各場合に応じた電力供給を行う。

本発明の実施例１である画像形成装置１０を示すブロック図である。 電源制御部１８を回路で実現した例を示す図である。 電源制御部１８の真理値表である。 実施例２における電源制御部１８ａの処理手順を示すフローチャートである。 実施例２において、電源制御部１８ａの処理手順の例を示すフローチャート１である。 実施例２において、電源制御部１８ａの処理手順の例を示すフローチャート２である。 本発明の実施例３である画像形成装置３０の構成を示すブロック図である。 本発明の実施例３の処理動作を示すフローチャートである。 実施例３において、ＣＰＵ１１ａの処理手順の例を示すフローチャート１である。 実施例３において、ＣＰＵ１１ａの処理手順の例を示すフローチャート２である。

符号の説明

１０、３０…画像形成装置、
１１、１１ａ…ＣＰＵ、
１２…ＲＯＭ、
１３…ＲＡＭ、
１４…画像形成部、
１５…ＩＥＥＥ１３９４通信制御部、
１６…ＵＳＢ通信制御部、
１７…ＬＡＮ通信制御部、
１８、１８ａ…電源制御部、
ＨＣ…ホスト部。

Claims (10)

1. 複数のインタフェースと、上記複数のインタフェースのそれぞれに応じた通信制御部とを備える情報処理装置において、
   インタフェースの接続状態に応じて、電力供給状態を制御する電源制御手段を有することを特徴とする情報処理装置。
2. 請求項１において、
   上記電源制御手段は、上記インタフェースの接続状態が変化することによって、電力供給状態を変更する手段であることを特徴とする情報処理装置。
3. 請求項１または請求項２において、
   上記電源制御手段は、インタフェースの接続状態が変化することによって、電力供給状態を変更すると同時に、初期化信号を出力する手段であることを特徴とする情報処理装置。
4. 請求項１〜請求項３のいずれか１項において、
   上記電源制御手段は、接続しているインタフェースの通信制御部には、電源を供給し、接続していないインタフェースの通信制御部には、電源を遮断する手段であることを特徴とする情報処理装置。
5. 請求項４において、
   上記電源制御手段は、電源を遮断された通信制御部が存在する場合、接続しているインタフェースが非接続となったときに、全てのインタフェースの通信制御部に電源を供給する手段であることを特徴とする情報処理装置。
6. 請求項４または請求項５において、
   上記電源制御手段は、全てのインタフェースが接続されていないときに、全てのインタフェースの通信制御部に電源を供給する手段であることを特徴とする情報処理装置。
7. 請求項６において、
   上記電源制御手段は、全てのインタフェースが接続されていない状態で、所定のインタフェースを接続したときに、他の接続していないインタフェースの通信制御部の電源を遮断する手段であることを特徴とする情報処理装置。
8. 請求項４〜請求項７のいずれか１項において、
   上記電源制御手段は、所定の範囲内の時間差で、連続してインタフェースを接続したときに、それら接続されたインタフェースの全てが有効になるように電源を供給するために、所定の時間内は、電源遮断の制御を行わない手段であることを特徴とする情報処理装置。
9. 請求項４〜請求項８のいずれか１項において、
   上記電源制御手段は、操作部を介して、所定の操作を受けたときに、電源が遮断された通信制御部を復帰させる手段であることを特徴とする情報処理装置。
10. 請求項１〜請求項９のいずれか１項において、
    上記電源制御手段は、ＰＣＩ Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔに従い上記の電力制御を実現する手段であることを特徴とする情報処理装置。

Images