JP2010073895A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010073895A
JP2010073895A JP2008239798A JP2008239798A JP2010073895A JP 2010073895 A JP2010073895 A JP 2010073895A JP 2008239798 A JP2008239798 A JP 2008239798A JP 2008239798 A JP2008239798 A JP 2008239798A JP 2010073895 A JP2010073895 A JP 2010073895A
Authority
JP
Japan
Prior art keywords
substrate
time
semiconductor device
developer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008239798A
Other languages
English (en)
Inventor
Naoki Iwata
直樹 岩田
Masaki Nakamura
正樹 中村
Kazuhiro Mizutani
和弘 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008239798A priority Critical patent/JP2010073895A/ja
Publication of JP2010073895A publication Critical patent/JP2010073895A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】半導体ウェハに含まれるデポ物を除去でき、アルミ配線等を腐食させない、デポ物の除去方法を提供する。
【解決手段】半導体ウェハ2の上に形成されたアルミニウム膜3を、プラズマガスの下でドライエッチングする工程と、ドライエッチングする工程に基づき形成された基板1に現像液を供給する工程と、基板1を第1の時間回転した後、第1の時間以下の第2の時間静止する、第1パドル処理を複数回行う工程とを具備する。第1パドル処理は、アルミニウム膜3をドライエッチングするときに生成する反応生成物5を選択的に除去する。
【選択図】図1

Description

本発明は、半導体装置の製造方法に関し、特にアルミニウム膜をドライエッチングした後の反応生成物の除去方法に関する。
半導体ウェハにアルミ配線及びアルミ電極(以降、アルミ配線等と称する)を形成する場合、ドライエッチングが多用されている。アルミニウム膜のドライエッチングは、アルミニウム膜上にレジストを塗布してパターンニングした後、プラズマガスの下でアルミニウム膜のエッチングを行う方法である。しかし、アルミニウム膜をドライエッチングする際に、エッチングガスと、レジストと、アルミニウム膜との反応生成物(以降、デポ物と称する)が、レジスト及びアルミニウム膜の開口部の側壁に堆積してしまうことがある。そこで、ドライエッチング後の半導体ウェハは、現像液で処理され、デポ物の除去が行われている。
特許文献1には、ドライエッチングによるホール内及びその近傍に付着しているポリマーの除去に関し、処理液(ポリマー除去液)の供給方法に関する技術が開示されている。この処理液供給方法は、3つの工程を具備することを特徴とする。第1の工程は、表面にポリマーが付着しているウェハを静止させた状態で、ウェハ全面の上に処理液を供給する工程である。第2の工程は、ウェハを静止させた状態で所定時間放置する工程である。第3の工程は、ウェハを回転させることにより、ウェハ上の処理液及び処理れたポリマーを振り切る工程である。このような処理液供給方法は、ポリマーを除去する処理液の使用量を低減できる、というものである。
特許文献2には、電子部品をレジスト現像する際に、少量の現像液でも回路パターンの転写バラツキを抑えることが出来る電子部品の製造方法に関する技術が開示されている。この電子部品の製造方法は、被処理物(半導体ウェハ)の一面に現像液を供給する工程と、被処理物を間欠回転させる工程とを含んでいることを特徴としている。
特開2001−118828号公報 特開2002−246288号公報
半導体装置の製造において、アルミニウム膜のドライエッチングで生成してしまうデポ物は、現像液によって除去することが可能である。デポ物が多い場合は、半導体ウェハを現像液に浸す時間を長くすれば、半導体ウェハに含まれるデポ物の多くを除去することが出来る。しかし、現像液はアルミニウムを腐食させる性質があるため、半導体ウェハを現像液に浸す時間を長くして、半導体ウェハに含まれるデポ物の多くを除去しようとすると、ドライエッチングにより形成したアルミ配線等まで腐食してしまう。従って、半導体ウェハに含まれる多くのデポ物を除去でき、アルミ配線等を腐食させない、デポ物の除去方法が求められている。
以下に、発明を実施するための最良の形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための最良の形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明の半導体装置の製造方法は、半導体ウェハ(2)の上に形成されたアルミニウム膜(3)を、プラズマガスの下でドライエッチングする工程と、ドライエッチングする工程に基づき形成された基板(1)に現像液を供給する工程と、基板(1)を第1の時間回転した後、第1の時間以下の第2の時間静止する、第1パドル処理を複数回行う工程とを具備する。このような半導体装置の製造方法は、第1パドル処理によって、アルミニウム膜(3)をドライエッチングするときに生成する反応生成物(5)を選択的に除去することが出来る。
本発明の半導体装置の製造方法は、アルミ配線等を腐食させずに、半導体ウェハに含まれるデポ物を選択的に除去することが出来る。
以下、添付図面を参照して本発明の実施の形態による半導体装置の製造方法を説明する。本発明の半導体装置の製造方法は、アルミニウム膜のドライエッチングで生成してしまうデポ物の除去に関わる。その他の製造工程については、周知の技術を用いることが出来る。
図1は、本発明の第1の実施の形態による半導体装置の製造方法を示すフローチャートである。図1を参照すると、本発明の第1の実施の形態は、現像液を基板1に供給する工程(ステップS10)と、第1パドル処理を複数回行う工程(ステップS20)と、基板1を洗浄する工程(ステップS30)とを備える。各工程毎に本発明の第1の実施の形態を説明する。尚、本発明の各工程は半導体製造装置によって自動で行われることが好ましい。
現像液を基板1に供給する工程(ステップS10)を説明する。まず、現像液が供給される基板1の詳細を説明する。図2は、基板1のアルミ薄膜3がドライエッチングされる工程の断面図である。図2の(a)を参照すると、基板1は、半導体ウェハ2(トランジスタなどの素子及び配線を含んでいても良い)と、半導体ウェハ2の上に形成されているアルミ薄膜3と、アルミ薄膜3の上に形成されているレジスト4とを含む。尚、アルミ薄膜3及びレジスト4の形成方法は、周知の方法を用いることが出来る。図2の(b)を参照して、アルミ薄膜3の上のレジスト4は、フォトリソグラフィによって所望のパターンに形成される。次に、アルミ薄膜3は、パターニングされたレジスト4をマスクとし、プラズマガスのドライエッチングによって部分的に除去される(図2の(c))。その後、レジスト4は現像液で除去される(図2の(d))。基板1は、図2の(c)におけるドライエッチングによって、エッチングガスと、アルミ薄膜3と、レジスト4との反応生成物(デポ物)5が、アルミ薄膜3及びレジスト4の開口部の側壁に堆積している。本発明の半導体装置の製造方法は、基板1に堆積したデポ物5を適切に除去することが可能である。
図3は、デポ物5を基板1から除去する装置10の構成図である。装置10は、ステージ11と、モータ部12と、現像液用ノズル13と、純水用ノズル14とを含む。ステージ11は、基板1が設置される部位である。モータ部12は、ステージ11の回転を制御する。尚、本明細書中では、モータ部12の回転制御についての言及は省略する。現像液用ノズル13は、所望のタイミングでステージ11上の基板1に現像液を供給する。現像液は、デポ物5を溶解し、アルミ薄膜3をも腐食させる液体であり、TMAH(テトラメチルアンモニウムハイドロオキサイド)が例示される。純水用ノズル14は、所望のタイミングでステージ11上の基板1を洗浄するための純水を供給する。
図1を参照して、前述したデポ物5を含む図2の(d)の状態の基板1は、装置10のステージ11に設置される。ステージ11に設置された基板1は、1500rpmで回転させられる(ステップS11)。
現像液は、現像液用ノズル13から、1500rpmで回転する基板1へ供給され始める。現像液が供給されると、基板1の回転数は落とされ始める。現像液は、5秒程度かけて供給される(ステップS12)。
基板1に供給された現像液が基板1の表面に行き渡ると、回転している基板1は停止される(ステップS13)。
次に、第1パドル処理を複数回行う工程を説明する。パドル処理は、一定時間、低速回転(5〜50rpm程度の範囲であり、好ましくは10rpm程度)した後、一定時間、静止する工程である。本発明においては、パドル処理における低速回転の開始から、一定時間の静止が終わるまでの処理時間は、10秒程度である。尚、この処理時間をパドル処理時間と称する。そして、第1パドル処理は、10秒程度のパドル処理時間において、回転時間が静止時間以上となるパドル処理である。第1パドル処理は、アルミ配線等を腐食することなく、デポ物5を除去することが出来る。
第1パドル処理がアルミ配線等を腐食することなくデポ物5を除去する詳細を説明する。図4は、パドル処理時間と、デポ物5の除去性又はアルミ腐食性との関係を示した図である。図4を参照すると、横軸は、パドル処理時間における静止時間の割合を示す。右側に行くに従って、静止時間の割合が増加する。縦軸の一つは、デポ物5の除去性を示す。上に行くに従って、デポ物5が除去され易いことを示す。縦軸のもう一つは、アルミ腐食性を示す。上に行くに従って、アルミ薄膜3が腐食され易いことを示す。横軸において、静止時間の割合が少ない場合は、アルミ薄膜3は腐食され難く、デポ物5は除去され易い。一方、静止時間の割合が多い場合は、アルミ薄膜3は腐食し易く、デポ物5は除去し難い。つまり、静止時間の割合が50%以下となるパドル処理、即ち第1パドル処理、を行えば、アルミ薄膜3の腐食を抑制し、デポ物5を選択的に除去することが可能となる。特に、静止時間の割合が少なければ、アルミ薄膜3の腐食は殆ど起こらない。尚、デポ物5が多く堆積した場合は、第1パドル処理を複数回行うことで、より効果的にデポ物5を除去することが出来る。
図1を参照して、現像液が表面に行き渡って停止している基板1は、10rpm程度の低速回転が5秒以上10秒未満でなされた後、5秒以下静止される、合わせて10秒程度の第1パドル処理がなされる。そして、第1パドル処理は、少なくとも2回以上、複数回行われる(ステップS20)。尚、第1パドル処理の回数は、デポ物5の多さに基づいて、任意に変更することが好ましい。
次に、基板1を洗浄する工程(ステップS30)を説明する。第1パドル処理を複数回行われて停止している基板1は、500rpmで回転させられる(ステップS31)。
純水は、純水用ノズル14から、500rpmで回転する基板1へ20秒程度供給される。純水は、基板1の表面の現像液及びデポ物5を洗い流す(ステップS32)。
純水の供給が止められた後、基板1は、4000rpmで20秒程度回転させられる。この回転によって、基板1は乾燥させられる(ステップS33)。その後、基板1の回転は停止され、デポ物5の除去は終了する(ステップS34)。尚、ステップS10からステップS30までの処理を複数回行ってもよい。
本発明の第1の実施の形態による半導体装置の製造方法は、一定時間低速回転した後、回転している時間以下の一定時間静止する、第1パドル処理を行うことで、アルミ配線等を腐食することなく、デポ物5を選択的に除去することが出来る。従って、本発明の第1の実施の形態による半導体装置の製造方法は、アルミ配線等が侵食されることがなく且つデポ物5を含まない信頼性の高い半導体装置を製造することが可能である。
次に、本発明の第2の実施の形態を説明する。図5は、本発明の第2の実施の形態による半導体装置の製造方法を示すフローチャートである。本発明の第2の実施の形態は、レジスト4の除去と、デポ物5の除去とを連続して行うというものである。図5を参照すると、本発明の第2の実施の形態は、現像液を基板1に供給する工程(ステップA10)と、第2パドル処理を回行う工程(ステップA20)と、基板1を洗浄する工程(ステップA30)と、現像液を基板1に供給する工程(ステップA40)と、第1パドル処理を複数回行う工程(ステップA50)と、基板1を洗浄する工程(ステップA60)とを備える。尚、ステップA40と、ステップA50と、ステップA60とは、第1の実施の形態のステップS10と、ステップS20と、ステップS30と同じである。ステップA10と、ステップA20と、ステップA30が第1の実施の形態と異なるステップである。各工程毎に本発明の第2の実施の形態を説明する。尚、本発明の第2の実施の形態において使用する装置は、図3に示した装置10である。
図2の(c)に示した状態のレジスト4とデポ物5とを含む基板1は、装置10のステージ11に設置される。ステージ11に設置された基板1は、1500rpmで回転させられる(ステップA11)。
現像液は、現像液用ノズル13から、1500rpmで回転する基板1へ供給され始める。現像液が供給されると、基板1の回転数は落とされ始める。現像液は、5秒程度かけて供給される(ステップA12)。
基板1に供給された現像液が基板1の表面に行き渡ると、回転している基板1は停止される(ステップA13)。
次に、第2パドル処理を行う工程を説明する。第2パドル処理は、一定時間、低速回転(5〜50rpm程度の範囲であり、好ましくは10rpm程度)した後、回転時間よりも長い一定時間、静止する工程である。第2パドル処理における処理時間は、第1パドル処理と同様に10秒程度であることが好ましい。図5を参照して、現像液が表面に行き渡って停止している基板1は、10rpm程度の低速回転が5秒未満なされた後、5秒以上10秒未満静止される、合わせて10秒程度の第2パドル処理がなされる。第2パドル処理は、複数回行われてもよい。この第2パドル処理によって、レジスト4は除去される(ステップA20)。尚、図4を参照すると、第2パドル処理は、静止時間の割合が多いため、デポ物5を除去し難い。よって、この時点ではデポ物5は除去されておらず、基板1は図2の(d)の状態となる。
次に、基板1を洗浄する工程(ステップA30)を説明する。第2パドル処理を複数回行われて停止している基板1は、500rpmで回転させられる(ステップA31)。
純水は、純水用ノズル14から、500rpmで回転する基板1へ20秒程度供給される。純水は、基板1の表面の現像液及びデポ物5を洗い流す(ステップA32)。
純水の供給が止められた後、基板1は、4000rpmで20秒程度回転させられる。この回転によって、基板1は乾燥させられる(ステップA33)。その後、基板1の回転は停止される(ステップA34)。
その後、ステップA40からステップA60を行う。ステップA40からステップA60までの工程は、第1の実施の形態と同じであるため、説明を省略する。尚、ステップA40からステップA60の工程までを複数回行ってもよい。
本発明の第2の実施の形態による半導体装置の製造方法は、一定時間、低速回転した後、回転時間よりも長い一定時間、静止する第2パドル処理と、一定時間、低速回転した後、回転時間よりも短い一定時間、静止する第1パドル処理とを組み合わせている。つまり、本発明の第2の実施の形態は、レジスト4の除去と、デポ物5の除去とを連続して行うことが可能であり、製造効率をより向上させることが可能である。
図1は、本発明の第1の実施の形態による半導体装置の製造方法を示すフローチャートである。 図2は、基板1のアルミ薄膜3がドライエッチングされる工程の断面図である。 図3は、デポ物5を基板1から除去する装置10の構成図である。 図4は、パドル処理時間と、デポ物の除去性又はアルミ腐食性との関係を示した図である。 図5は、本発明の第2の実施の形態による半導体装置の製造方法を示すフローチャートである。
符号の説明
1 基板
2 半導体ウェハ
3 アルミ薄膜
4 レジスト
5 反応生成物(デポ物)
10 装置
11 ステージ
12 モータ部
13 現像液用ノズル
14 純水用ノズル

Claims (6)

  1. 半導体ウェハの上に形成されたアルミニウム膜を、プラズマガスの下でドライエッチングする工程と、
    前記ドライエッチングする工程に基づき形成された基板に現像液を供給する工程と、
    前記基板を第1の時間回転した後、前記第1の時間以下の第2の時間静止する、第1パドル処理を複数回行う工程と
    を具備し、
    前記第1パドル処理は、前記ドライエッチングする工程に基づき生成する反応生成物を除去する
    半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法であって、
    前記第1の時間は、5秒以上10秒未満であり、
    前記第2の時間は、5秒以下である
    半導体装置の製造方法。
  3. 請求項1又は2に記載の半導体装置の製造方法であって、
    前記第1の時間における回転は、5rpm以上50rpm以下である
    半導体装置の製造方法。
  4. 請求項1乃至3の何れか一項に記載の半導体装置の製造方法であって、
    前記現像液を供給する工程は、
    前記基板を1500rpmで回転する工程と、
    回転している前記基板に前記現像液を供給し、前記現像液を基板の表面に行き渡らせる工程と、
    前記基板の回転を停止する工程と
    を備える
    半導体装置の製造方法。
  5. 請求項1乃至4の何れか一項に記載の半導体装置の製造方法であって、
    前記ドライエッチングする工程の後に、前記アルミニウム膜をマスクするレジストを含む前記基板に前記現像液を供給する工程と、
    前記レジストを含む前記基板を第3の時間回転した後、前記第3の時間以上の第4の時間静止する、第2パドル処理を行う工程と、
    前記レジストを含む前記基板を洗浄する工程と
    を更に備える
    半導体装置の製造方法。
  6. 請求項5に記載の半導体装置の製造方法であって、
    前記第3の時間は、5秒以下であり、
    前記第2の時間は、5秒以上10秒未満であり、
    前記第3の時間における回転は、5rpm以上50rpm以下である
    半導体装置の製造方法。
JP2008239798A 2008-09-18 2008-09-18 半導体装置の製造方法 Pending JP2010073895A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008239798A JP2010073895A (ja) 2008-09-18 2008-09-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008239798A JP2010073895A (ja) 2008-09-18 2008-09-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010073895A true JP2010073895A (ja) 2010-04-02

Family

ID=42205411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008239798A Pending JP2010073895A (ja) 2008-09-18 2008-09-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010073895A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016203834A1 (ja) * 2015-06-19 2016-12-22 富士フイルム株式会社 パターン形成方法、及び、電子デバイスの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118828A (ja) * 1999-10-18 2001-04-27 Seiko Epson Corp 処理液供給方法
JP2002305177A (ja) * 2001-02-01 2002-10-18 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2006080263A (ja) * 2004-09-09 2006-03-23 Matsushita Electric Ind Co Ltd 電子デバイスの洗浄方法
JP2008072059A (ja) * 2006-09-15 2008-03-27 Nec Lcd Technologies Ltd 薬液及びそれを用いた基板処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118828A (ja) * 1999-10-18 2001-04-27 Seiko Epson Corp 処理液供給方法
JP2002305177A (ja) * 2001-02-01 2002-10-18 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2006080263A (ja) * 2004-09-09 2006-03-23 Matsushita Electric Ind Co Ltd 電子デバイスの洗浄方法
JP2008072059A (ja) * 2006-09-15 2008-03-27 Nec Lcd Technologies Ltd 薬液及びそれを用いた基板処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016203834A1 (ja) * 2015-06-19 2016-12-22 富士フイルム株式会社 パターン形成方法、及び、電子デバイスの製造方法

Similar Documents

Publication Publication Date Title
JP7454773B2 (ja) 自己律速型で有限溶解度の反応を使用した湿式原子層エッチングのための処理システム及びプラットフォーム
JP2007220956A (ja) 基板処理方法及び基板処理装置
JP2009081247A (ja) ルテニウム膜のエッチング方法
JP2008072059A (ja) 薬液及びそれを用いた基板処理方法
US11243469B2 (en) Substrate processing apparatus and substrate processing method
JP2007305864A (ja) 現像方法及びそれを用いた半導体装置の製造方法
JP2001083712A (ja) レジスト用剥離液組成物
JP2006203041A (ja) 半導体装置の製造方法及びスピン塗布装置
JP2010073895A (ja) 半導体装置の製造方法
JP2003177556A (ja) フォトレジスト剥離剤組成物および剥離方法
JP4919409B2 (ja) 半導体装置製造方法
JP2007273806A (ja) 半導体基板の洗浄方法および洗浄装置
JP2005159295A (ja) 基板処理装置及び処理方法
JPH1174180A (ja) 半導体素子の製造方法
JP2005159294A (ja) 基板処理方法及びそれに用いる薬液
JP4183604B2 (ja) 現像装置および現像方法
JP2002141269A (ja) 基板処理装置および基板処理方法
JP2007095960A (ja) 基板洗浄方法、半導体装置の製造方法、表示装置、基板洗浄装置および基板現像処理装置
JP3040749B2 (ja) 残留物の除去方法
JP2006073854A (ja) フォトレジスト液の塗布方法、フォトレジストパターンの形成方法、半導体装置の製造方法
JP2002222789A (ja) 基板の処理方法および半導体装置の製造方法
JP6057842B2 (ja) 半導体装置の製造方法
JP2005236106A (ja) フォトレジストパターンの形成方法
KR102260325B1 (ko) 집적회로 소자 제조 장치
JP4433836B2 (ja) 有機物除去方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121203

A02 Decision of refusal

Effective date: 20130329

Free format text: JAPANESE INTERMEDIATE CODE: A02