JP2010073315A - 平面型表示装置並びにスペーサ - Google Patents

Abstract

【課題】スペーサに沿った画素の相対的な輝度変化を低減し得る構成、構造を有する平面型表示装置を提供する。
【解決手段】平面型表示装置は、基板２０上に蛍光体領域２２及びアノード電極２４が設けられたアノードパネルＡＰと、支持体１０上に２次元マトリクス状に配列された電子放出領域ＥＡを備えたカソードパネルＣＰとが、外周部で接合されて成り、カソードパネルＣＰとアノードパネルＡＰとによって挟まれた空間ＳＰが真空に保持されており、スペーサ４０がアノードパネルＡＰとカソードパネルＣＰとの間に配置されており、スペーサ４０は、（Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材４１、（Ｂ）スペーサ基材４１の側面上に形成され、通過する電子のエネルギーを減衰させるエネルギー減衰層４４、並びに、（Ｃ）エネルギー減衰層４４の上に形成された帯電防止膜４３から構成されている。
【選択図】 図１

Description

本発明は、平面型表示装置において使用されるスペーサ、並びに、係るスペーサが組み込まれた平面型表示装置に関する。

現在主流の陰極線管（ＣＲＴ）に代わる画像表示装置として、平面型（フラットパネル形式）の表示装置が種々検討されている。このような平面型の表示装置として、液晶表示装置（ＬＣＤ）、エレクトロルミネッセンス表示装置（ＥＬＤ）、プラズマ表示装置（ＰＤＰ）を例示することができる。また、電子放出素子を備えたカソードパネルを組み込んだ平面型表示装置の開発も進められている。ここで、電子放出素子として、冷陰極電界電子放出素子、金属／絶縁膜／金属型素子（ＭＩＭ素子とも呼ばれる）、表面伝導型電子放出素子が知られており、これらの冷陰極電子源から構成された電子放出素子を備えたカソードパネルを組み込んだ平面型表示装置は、高解像度、高速応答性、高輝度のカラー表示、及び、低消費電力の観点から注目を集めている。

電子放出素子としての冷陰極電界電子放出素子を組み込んだ平面型表示装置である冷陰極電界電子放出表示装置（以下、『表示装置』と略称する場合がある）は、一般に、複数の冷陰極電界電子放出素子（以下、『電界放出素子』と略称する場合がある）を備えたカソードパネルと、電界放出素子から放出された電子との衝突により励起されて発光する蛍光体領域を有するアノードパネルとが、高真空に維持された空間を介して対向配置され、カソードパネルとアノードパネルとが周縁部において接合部材を介して接合された構成を有する。ここで、カソードパネルは、２次元マトリクス状に配列された各サブピクセルに対応した電子放出領域を有し、各電子放出領域には、１又は複数の電界放出素子が設けられている。電界放出素子として、スピント型、扁平型、エッジ型、平面型等を挙げることができる。

一例として、スピント型電界放出素子を有する代表的な表示装置の模式的な一部端面図を図１に示し、カソードパネルＣＰ及びアノードパネルＡＰを分解したときのカソードパネルＣＰとアノードパネルＡＰの一部分の模式的な分解斜視図を図３に示す。この表示装置を構成するスピント型電界放出素子は、支持体１０に形成されたカソード電極１１と、支持体１０及びカソード電極１１上に形成された絶縁層１２と、絶縁層１２上に形成されたゲート電極１３と、ゲート電極１３及び絶縁層１２に設けられた開口部１４（ゲート電極１３に設けられた第１開口部１４Ａ、及び、絶縁層１２に設けられた第２開口部１４Ｂ）と、開口部１４の底部に位置するカソード電極１１上に形成された円錐形の電子放出部１５から構成されている。また、絶縁層１２上には層間絶縁層１６が形成されており、層間絶縁層１６上には収束電極１７が形成されている。

この表示装置において、カソード電極１１は列方向（Ｙ方向）に延びる帯状であり、ゲート電極１３は、Ｙ方向とは異なる行方向（Ｘ方向）に延びる帯状である。一般に、カソード電極１１とゲート電極１３とは、これらの両電極１１，１３の射影像が互いに直交する方向に形成されている。帯状のカソード電極１１と帯状のゲート電極１３とが重複する重複領域が、電子放出領域ＥＡである。そして、係る電子放出領域ＥＡが、カソードパネルＣＰの有効領域ＥＦ（平面型表示装置としての実用上の機能である表示機能を果たす中央の表示領域であり、無効領域ＮＦが、この有効領域ＥＦの外側に位置し、有効領域ＥＦを額縁状に包囲している）内に、通常、２次元マトリクス状に配列されている。

一方、アノードパネルＡＰは、基板２０上に所定のパターンを有する蛍光体領域２２（具体的には、赤色発光蛍光体領域２２Ｒ、緑色発光蛍光体領域２２Ｇ、及び、青色発光蛍光体領域２２Ｂ）が形成され、蛍光体領域２２がアノード電極２４で覆われた構造を有する。尚、これらの蛍光体領域２２の間は、カーボン等の光吸収性材料から成る光吸収層（ブラックマトリックス）２３で埋め込まれており、表示画像の色濁り、光学的クロストークの発生を防止している。また、蛍光体領域２２のそれぞれは隔壁２１によって囲まれており、隔壁２１の平面形状は格子形状（井桁形状）である。尚、図中、参照番号１４０は行方向（Ｘ方向）に延びるスペーサを表し、参照番号２５はスペーサ保持部を表し、参照番号２６は接合部材を表す。但し、図１においては、スペーサを、参照番号１４０の代わりに、参照番号４０で示している。また、図３においては、隔壁やスペーサの図示を省略した。

１サブピクセルは、カソードパネル側の電子放出領域ＥＡと、電子放出領域ＥＡに対向（対面）したアノードパネル側の蛍光体領域２２とによって構成されている。有効領域ＥＦには、画素（ピクセル）が、例えば数十万〜数百万個ものオーダーにて配列されている。カラー表示の表示装置においては、１画素（１ピクセル）は、赤色発光サブピクセル、緑色発光サブピクセル、及び、青色発光サブピクセルの組から構成されている。そして、アノードパネルＡＰとカソードパネルＣＰとを、電子放出領域ＥＡと蛍光体領域２２とが対向するように配置し、周縁部において接合部材２６を介して接合した後、排気し、封止することによって、表示装置を作製することができる。アノードパネルＡＰとカソードパネルＣＰと接合部材２６とによって囲まれた空間ＳＰは高真空（例えば、１×１０^-3Ｐａ以下）となっている。従って、アノードパネルＡＰとカソードパネルＣＰとの間にスペーサ１４０を配置しておかないと、大気圧によって表示装置が損傷を受けてしまう。尚、スペーサ１４０は、スペーサ基材１４１、及び、スペーサ基材１４１の側面に形成された帯電防止膜１４３から構成されている。但し、図１においては、スペーサ基材１４１、帯電防止膜１４３を、代替的に、参照番号４１，４３で示している。

従来のスペーサ１４０を構成するスペーサ基材１４１は、ムライトやアルミナ、チタン酸バリウム等のセラミックス、あるいは、ガラス等の高抵抗剛性材料から成る。スペーサ１４０は、その両端が、それぞれ、アノード電極２４と、収束電極１７とに接している。従って、スペーサ１４０の両端間には、アノード電極２４に印加される電圧と、収束電極１７に印加される電圧との電位差（電圧）が加わる。尚、表示装置の形式によっては、スペーサ１４０のカソードパネル側はゲート電極１３と接する。この場合には、スペーサ１４０の両端間には、アノード電極に印加される電圧と、ゲート電極に印加される電圧との電位差（電圧）が加わる。従って、スペーサ１４０に過大な電流が流れないように、スペーサ１４０は基本的に高抵抗であることが必要とされる。また、スペーサ１４０の両端における電位差（電圧）が、スペーサ１４０の両端間で均等に分圧される必要がある。従って、スペーサ基材１４１を構成する高抵抗剛性材料の比抵抗は、所定の範囲内の値であり、且つ、できるだけ均一であることが好ましい。例えば、特表２００３−５２４２８０号公報等には、高抵抗剛性材料として、種々のセラミックス材料が開示されている。また、スペーサ基材１４１には、例えば、チタン酸化物が含まれており、スペーサ基材の電気抵抗値の制御を容易なものとしている。

図１０の（Ａ）及び（Ｂ）に、スペーサ１４０の近傍に位置する画素における電子ビームの軌道を模式的に示す。図１０の（Ａ）に示すように、電子放出部１５から放出された電子は、蛍光体領域２２に向かう。そして、アノードパネルＡＰにおけるアノード電極２４を通過し、蛍光体領域２２に衝突した電子の一部は、蛍光体領域２２によって後方に散乱される。以下、この電子を『後方散乱電子』と呼ぶ。後方散乱電子の一部はスペーサ１４０の側面に衝突する（図１０の（Ｂ）参照）。スペーサ１４０の側面に電子が衝突すると、その表面から２次電子が放出される。スペーサ１４０に衝突する電子とスペーサ１４０から放出される２次電子の量に差がある場合には、スペーサ１４０が帯電して電子の軌道に影響を与える。そのため、２次電子放出係数が１に近い材料から成る帯電防止膜１４３、例えばＣｒＯ_xから成る帯電防止膜１４３が、スペーサ基材１４１の側面上に設けられている。帯電防止膜１４３を構成する材料（２次電子放出係数が１に近い材料）として、その他、グラファイト等の半金属、酸化物、ホウ化物、炭化物、硫化物、及び、窒化物等が知られており、例えば、特表２００４−５００６８８号公報等に種々の材料が開示されている。

特表２００３−５２４２８０号公報 特表２００４−５００６８８号公報

ところで、このような帯電防止膜１４３にあっては、後方散乱電子の衝突によって、屡々、電気抵抗値に不所望の変化が生じる。また、スペーサ基材１４１の電気抵抗値に不所望の変化が生じる場合があるが、帯電防止膜１４３を通過し、スペーサ基材１４１中に侵入した後方散乱電子がチタン酸化物等の金属酸化物を還元することが、この原因の１つと推定されている。そして、このような帯電防止膜１４３やスペーサ基材１４１の電気抵抗値に不所望の変化が生じると、スペーサ１４０の近傍の電子放出領域から出射された電子ビームの軌道に変化が生じ、その結果、スペーサ１４０に沿った画素と、その他の部分に位置する画素との間で、相対的な輝度変化が生じるといった問題がある。

従って、本発明の目的は、スペーサに沿った画素の相対的な輝度変化を低減し得る構成、構造を有する平面型表示装置、並びに、平面型表示装置において使用されるスペーサを提供することにある。

上記の目的を達成するための本発明の第１の態様〜第６の態様に係る平面型表示装置は、基板上に蛍光体領域及びアノード電極が設けられたアノードパネルと、支持体上に２次元マトリクス状に配列された電子放出領域を備えたカソードパネルとが、外周部で接合されて成り、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持されており、スペーサがアノードパネルとカソードパネルとの間に配置された平面型表示装置である。また、上記の目的を達成するための本発明の第１の態様〜第６の態様に係るスペーサは、基板上に蛍光体領域及びアノード電極が設けられたアノードパネルと、支持体上に２次元マトリクス状に配列された電子放出領域を備えたカソードパネルとが、外周部で接合されて成り、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持されている平面型表示装置において使用され、アノードパネルとカソードパネルとの間に配置されるスペーサである。

そして、本発明の第１の態様に係る平面型表示装置におけるスペーサ、あるいは、本発明の第１の態様に係るスペーサ（以下、これらを総称して、『本発明の第１の態様に係るスペーサ等』と呼ぶ場合がある）は、
（Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材、
（Ｂ）スペーサ基材の側面上に形成され、通過する電子のエネルギーを減衰させるエネルギー減衰層、並びに、
（Ｃ）エネルギー減衰層上に形成された帯電防止膜、
から構成されている。

また、本発明の第２の態様に係る平面型表示装置におけるスペーサ、あるいは、本発明の第２の態様に係るスペーサ（以下、これらを総称して、『本発明の第２の態様に係るスペーサ等』と呼ぶ場合がある）は、
（Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材、
（Ｂ）スペーサ基材の側面上に形成された、シリコン酸化物（ＳｉＯ_X）から成る下地層、並びに、
（Ｃ）下地層上に形成された、シリコンから成る帯電防止膜、
から構成されている。

また、本発明の第３の態様に係る平面型表示装置におけるスペーサ、あるいは、本発明の第３の態様に係るスペーサ（以下、これらを総称して、『本発明の第３の態様に係るスペーサ等』と呼ぶ場合がある）は、
（Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材、
（Ｂ）スペーサ基材の側面上に形成された、シリコン窒化物（ＳｉＮ_Y）から成る下地層、並びに、
（Ｃ）下地層上に形成された、シリコンから成る帯電防止膜、
から構成されている。

また、本発明の第４の態様に係る平面型表示装置におけるスペーサ、あるいは、本発明の第４の態様に係るスペーサ（以下、これらを総称して、『本発明の第４の態様に係るスペーサ等』と呼ぶ場合がある）は、
（Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材、
（Ｂ）スペーサ基材の側面上に形成された、シリコン酸窒化物（ＳｉＯ_XＮ_Y）から成る下地層、並びに、
（Ｃ）下地層上に形成された、シリコンから成る帯電防止膜、
から構成されている。

また、本発明の第５の態様に係る平面型表示装置におけるスペーサ、あるいは、本発明の第５の態様に係るスペーサ（以下、これらを総称して、『本発明の第５の態様に係るスペーサ等』と呼ぶ場合がある）は、
（Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材、
（Ｂ）スペーサ基材の側面上に形成された、酸化アルミニウム（Ａｌ₂Ｏ₃）から成る下地層、並びに、
（Ｃ）下地層上に形成された、シリコンから成る帯電防止膜、
から構成されている。

また、本発明の第６の態様に係る平面型表示装置におけるスペーサ、あるいは、本発明の第７の態様に係るスペーサ（以下、これらを総称して、『本発明の第６の態様に係るスペーサ等』と呼ぶ場合がある）は、
（Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材、
（Ｂ）スペーサ基材の側面上に形成された、電子の衝突によって導電性が変化しない材料から成る下地層、並びに、
（Ｃ）下地層上に形成された、スペーサ基材の２次電子放出係数の値よりも小さな２次電子放出係数の値を有する材料から構成された帯電防止膜、
から構成されている。

ここで、２次電子放出係数は、平面型表示装置の動作時電圧に基づき加速された電子がスペーサの側面に入射角４５度で衝突したときの値（例えば、後述するアノード電圧Ｖ_Aが５キロボルト乃至１５キロボルトの条件における値）とする。２次電子放出係数の値δは、スペーサへの入射電子量をＩ₀、吸収電子量をＩ₁としたとき、
δ＝｜Ｉ₀−Ｉ₁｜／｜Ｉ₀｜
で求めることができる。また、下地層は、電子の衝突によって導電性が変化しない材料から構成されているが、具体的には、平面型表示装置の動作時電圧において（例えば、アノード電圧Ｖ_Aが５キロボルト乃至１５キロボルトの条件において）、電子の衝突量をクーロン換算したとき、４クーロン／ｃｍ²に相当する電子が衝突した場合であっても、電子衝突前の初期電気抵抗値と比較して、電気抵抗値の低下が３％以内、望ましくは２％以内である材料を指す。具体的には、実際に平面型表示装置を作製し、実測にて下地層の電気抵抗値を測定すればよい。

本発明の第１の態様に係るスペーサ等においては、エネルギー減衰層の厚さを、４×１０^-9ｍ以上、２×１０^-7ｍ以下とすることが好ましい。また、このような好ましい形態を含む本発明の第１の態様に係るスペーサ等においては、エネルギー減衰層は帯電防止膜を通過した電子のエネルギーの５０％以上を吸収する構成とすること望ましい。更には、このような好ましい形態、構成を含む本発明の第１の態様に係るスペーサ等においては、帯電防止膜の厚さを、１×１０^-9ｍ以上、１×１０^-8ｍ以下とすることが望ましい。例えば、エネルギー減衰層をＳｉＯ_Xから構成する場合、エネルギー減衰層の厚さを２０ｎｍ以上とすれば、帯電防止膜を通過した電子のエネルギーの５０％以上が確実にエネルギー減衰層によって吸収される。エネルギー減衰層が電子のエネルギーを吸収する吸収率（エネルギーの減衰率）は、モンテカルロシミュレーションから算出することができ、吸収率は、更に、電子のエネルギー減衰やスペーサ基材に到達する電子の数の減少割合から求めることができる。

本発明の第２の態様〜第６の態様に係るスペーサ等においては、下地層の厚さを、４×１０^-9ｍ以上、２×１０^-7ｍ以下とすることが好ましい。また、このような好ましい形態を含む本発明の第２の態様〜本発明の第６の態様に係るスペーサ等においては、帯電防止膜の厚さを、１×１０^-9ｍ以上、１×１０^-8ｍ以下とすることが望ましい。

以上に説明した好ましい形態、構成を含む本発明の第１の態様〜第６の態様に係るスペーサ等において、スペーサ基材には還元物質が含まれているが、ここで、還元物質とは、高温のＨ₂ガス等の還元性ガス雰囲気下あるいは高温のＮ₂ガス等の不活性ガス雰囲気下において、還元作用により酸素脱離が進行し、その程度によって電気抵抗値が変化する物質を指し、還元物質を含んだスペーサ基材は電気抵抗値の制御が容易となる。還元物質の同定は、ＥＤＸ法（エネルギー分散型Ｘ線分光法）、ＲＢＳ法（ラザフォード後方散乱分析法）等といった方法に基づき行うことができる。尚、最表面状態観察の場合には、ＸＰＳ法やＳＩＭＳ法、ＡＥＳ法にて同定することが可能である。

また、以上に説明した好ましい形態、構成を含む本発明の第２の態様〜第５の態様に係るスペーサ等において、帯電防止膜を構成するシリコンは、アモルファスシリコンから構成することもできるし、多結晶シリコンあるいは単結晶シリコンから構成することもできる。尚、シリコン（Ｓｉ）から成る帯電防止膜の最表面には自然酸化膜が形成されている場合があるが、この場合であっても、帯電防止膜はシリコン（Ｓｉ）から成るとする。ここで、シリコンの２次電子放出係数は、加速電圧３ｋｅＶにおいて、１±０．５の範囲内にある。

以上に説明した好ましい形態、構成を含む本発明の第２の態様〜第５の態様に係るスペーサ等において、Ｓｉから成る帯電防止膜それ自体は電子の透過を阻止する能力は無いが、Ｓｉから成る帯電防止膜とスペーサ基材の表面との間に、ＳｉＯ_X、ＳｉＮ_Y、ＳｉＯ_XＮ_Y、Ａｌ₂Ｏ₃といった材料から成る下地層を形成することで、帯電防止膜を通過した電子のエネルギーの少なくとも一部が下地層によって吸収され、スペーサ基材に到達する電子の量を減少させることができる結果、あるいは又、帯電防止膜を通過した電子のエネルギーが下地層によって減衰され、スペーサ基材に到達する電子のエネルギーを減衰させることができる結果、電子の衝突に起因したスペーサ基材の特性の変化（具体的には、電気抵抗値の変化）を抑制することができる。また、帯電防止膜を構成するシリコンは、電子の衝突によっても、電気抵抗値の変化が少ない。以上に説明した好ましい形態、構成を含む本発明の第２の態様〜第６の態様に係るスペーサ等において、下地層の厚さは、帯電防止膜を通過した電子のエネルギーの少なくとも５０％が下地層によって吸収されるような厚さとすることが望ましい。更には、以上に説明した好ましい形態、構成を含む本発明の第１の態様〜第６の態様に係るスペーサ等において、エネルギー減衰層あるいは下地層は、スペーサ基材の側面の９５％以上を被覆していることが望ましい。

以上に説明した好ましい形態、構成を含む本発明の第１の態様〜第６の態様に係る平面型表示装置におけるスペーサ、あるいは、本発明の第１の態様〜第６の態様に係るスペーサ（以下、これらを総称して、単に、『本発明のスペーサ等』と呼ぶ場合がある）において、帯電防止膜やエネルギー減衰層、下地層は、電子ビーム蒸着法や熱フィラメント蒸着法を含む真空蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法といった各種物理的気相成長法（ＰＶＤ法）；各種化学的気相成長（ＣＶＤ）法等、周知の方法により形成（成膜）することができる。

本発明のスペーサ等において、スペーサ基材を構成するセラミックス材料として、ムライト等のケイ酸アルミニウム化合物やアルミナ等の酸化アルミニウム、チタン酸バリウム、チタン酸ジルコン酸鉛、ジルコニア（酸化ジルコニウム）、コーディオライト、硼珪酸塩バリウム、珪酸鉄、ガラスセラミックス材料を挙げることができる。また、還元物質として、チタン酸化物やクロム酸化物、マグネシウム酸化物、鉄酸化物、バナジウム酸化物、ニッケル酸化物、モリブデン酸化物、ニオブ酸化物、タングステン酸化物といった金属酸化物；金や白金等の貴金属；チタン炭化物、タングステン炭化物、ニッケル炭化物等の金属炭化物；モリブデン酸アンモニウム等の金属塩を挙げることができる。更には、これらの混合物であってもよい。即ち、還元物質は、単一の種類の材料から成る形態であってもよいし、複数の種類の材料から成る形態であってもよい。

本発明のスペーサ等において、スペーサ基材の第１端面（頂面）及び第２端面（底面）には端部電極層が形成されている形態とすることができる。ここで、スペーサ基材の第１端面（頂面）に形成された端部電極層はアノード電極に接し、スペーサ基材の第２端面（底面）に形成された端部電極層は、電極、例えば、後述する収束電極に接する。スペーサは、例えば、アノードパネルに設けられた隔壁と隔壁との間に挟み込んで固定すればよく、あるいは又、例えば、アノードパネル及び／又はカソードパネルにスペーサ保持部を形成し、スペーサ保持部によって固定すればよい。

以上に説明した好ましい形態、構成を含む本発明の第１の態様〜第６の態様に係る平面型表示装置、あるいは、本発明の第１の態様〜第６の態様に係るスペーサ（以下、これらを総称して、単に、『本発明』と呼ぶ場合がある）において、１列のスペーサは、１本のスペーサから構成されていてもよいし、複数のスペーサから構成されていてもよい。

スペーサ基材は、例えば、
（ａ）セラミックス粉末を分散質とし、バインダーを添加してグリーンシート用スラリーを調製し、
（ｂ）グリーンシート用スラリーを成形（賦形）して、グリーンシートを得た後、
（ｃ）グリーンシートを焼成する、
ことにより製造することができる。

スペーサ基材を構成するセラミックス材料は、グリーンシート用スラリー内のセラミックス粉末が焼結されることにより形成される。グリーンシート用スラリーの分散質となるセラミックス粉末を構成する材料として、上述したセラミックスを挙げることができる。尚、必要に応じて、グリーンシート用スラリーに上述した還元物質（導電性付与材料）を分散質として加えてもよい。還元物質は、グリーンシート用スラリー内にあっては、必ずしも導電性を示さなくてもよい。還元物質は、グリーンシートの焼成の際に化学的組成が変化するものであってもよいし、焼成により化学的組成が変化しないものであってもよい。具体的には、グリーンシートを焼成することにより、グリーンシート内の還元物質も焼成されるが、焼成された還元物質が導電性を示すものであればよい。また、グリーンシート用スラリーに添加されるバインダーを構成する材料として、有機系バインダー材料（例えば、アクリル系エマルジョンやポリビニルアルコール（ＰＶＡ）、ポリエチレングリコール）あるいは無機系バインダー材料（例えば、水ガラス）を挙げることができる。

平面型表示装置において、カソードパネルを構成する支持体、あるいは又、アノードパネルを構成する基板は、これらの基板が相互に対向する面が絶縁性部材から構成されていればよく、ガラス基板、表面に絶縁被膜が形成されたガラス基板、石英基板、表面に絶縁被膜が形成された石英基板、表面に絶縁被膜が形成された半導体基板を挙げることができるが、製造コスト低減の観点からは、ガラス基板、あるいは、表面に絶縁被膜が形成されたガラス基板を用いることが好ましい。ガラス基板として、高歪点ガラス、低アルカリガラス、ソーダガラス（Ｎａ₂Ｏ・ＣａＯ・ＳｉＯ₂）、硼珪酸ガラス（Ｎａ₂Ｏ・Ｂ₂Ｏ₃・ＳｉＯ₂）、フォルステライト（２ＭｇＯ・ＳｉＯ₂）、鉛ガラス（Ｎａ₂Ｏ・ＰｂＯ・ＳｉＯ₂）、無アルカリガラスを例示することができる。

平面型表示装置において、電子放出領域を構成する電子放出素子として、冷陰極電界電子放出素子（電界放出素子）、金属／絶縁膜／金属型素子（ＭＩＭ素子）、表面伝導型電子放出素子を挙げることができる。また、平面型表示装置として、冷陰極電界電子放出素子を備えた平面型表示装置（冷陰極電界電子放出表示装置）、ＭＩＭ素子が組み込まれた平面型表示装置、表面伝導型電子放出素子が組み込まれた平面型表示装置を挙げることができる。

ここで、平面型表示装置を、電界放出素子を備えた冷陰極電界電子放出表示装置とする場合、電界放出素子は、
（ａ）支持体上に形成されたカソード電極、
（ｂ）支持体及びカソード電極上に形成された絶縁層、
（ｃ）絶縁層上に形成されたゲート電極、
（ｄ）カソード電極とゲート電極の重複する重複領域に位置するゲート電極及び絶縁層の部分に設けられ、底部にカソード電極が露出した開口部、及び、
（ｅ）開口部の底部に露出したカソード電極上に設けられ、カソード電極及びゲート電極への電圧の印加によって電子放出が制御される電子放出部、
から成る。

電界放出素子の型式は特に限定されず、スピント型電界放出素子（円錐形の電子放出部が、開口部の底部に位置するカソード電極の上に設けられた電界放出素子）や、扁平型電界放出素子（略平面の電子放出部が、開口部の底部に位置するカソード電極の上に設けられた電界放出素子）を挙げることができる。カソードパネルにおいて、ゲート電極の射影像とカソード電極の射影像とは直交することが、冷陰極電界電子放出表示装置の構造の簡素化といった観点から好ましい。ここで、ゲート電極は行方向（Ｘ方向）に延び、カソード電極は列方向（Ｙ方向）に延びる構成とすることができる。カソードパネルにおいて、ゲート電極とカソード電極とが重複する重複領域が電子放出領域を構成し、電子放出領域が２次元マトリクス状に配列されており、各電子放出領域には、１又は複数の電界放出素子が設けられている。

そして、冷陰極電界電子放出表示装置にあっては、実表示作動時、ゲート電極及びカソード電極に印加された電圧によって生じた強電界が電子放出部に加わる結果、量子トンネル効果により電子放出部から電子が放出される。そして、この電子は、アノードパネルに設けられたアノード電極によってアノードパネルへと引き付けられ、蛍光体領域に衝突する。そして、蛍光体領域への電子の衝突の結果、蛍光体領域が発光し、画像として認識することができる。

冷陰極電界電子放出表示装置において、カソード電極はカソード電極制御回路に接続され、ゲート電極はゲート電極制御回路に接続され、アノード電極はアノード電極制御回路に接続されている。尚、これらの制御回路は周知の回路から構成することができる。実表示作動時、アノード電極制御回路からアノード電極に印加される電圧（アノード電圧）Ｖ_Aは、通常、一定であり、例えば、５キロボルト〜１５キロボルトとすることができる。あるいは又、アノードパネルとカソードパネルとの間の距離をｄ₀（但し、０．５ｍｍ≦ｄ₀≦１０ｍｍ）としたとき、Ｖ_A／ｄ₀（単位：キロボルト／ｍｍ）の値は、０．５以上２０以下、好ましくは１以上１０以下、一層好ましくは４以上８以下を満足することが望ましい。冷陰極電界電子放出表示装置の実表示作動時、例えば、カソード電極に印加する電圧Ｖ_C及びゲート電極に印加する電圧Ｖ_Gに関しては、階調制御方式として電圧変調方式やパルス幅変調方式を採用することができる。

電界放出素子は、一般に、以下の方法で製造することができる。
（１）支持体上にカソード電極を形成する工程、
（２）全面（支持体及びカソード電極上）に絶縁層を形成する工程、
（３）絶縁層上にゲート電極を形成する工程、
（４）カソード電極とゲート電極との重複領域におけるゲート電極及び絶縁層の部分に開口部を形成し、開口部の底部にカソード電極を露出させる工程、
（５）開口部の底部に位置するカソード電極上に電子放出部を形成する工程。

あるいは又、電界放出素子は、以下の方法で製造することもできる。
（１）支持体上にカソード電極を形成する工程、
（２）カソード電極上に電子放出部を形成する工程、
（３）全面（支持体及び電子放出部上、あるいは、支持体、カソード電極及び電子放出部上）に絶縁層を形成する工程、
（４）絶縁層上にゲート電極を形成する工程、
（５）カソード電極とゲート電極との重複領域におけるゲート電極及び絶縁層の部分に開口部を形成し、開口部の底部に電子放出部を露出させる工程。

収束電極（フォーカス電極）が備えられている場合、ゲート電極及び絶縁層上には更に層間絶縁層が設けられ、層間絶縁層上に収束電極が設けられている構造、あるいは又、ゲート電極の上方に収束電極が設けられている構造とすることができる。ここで、収束電極とは、開口部から放出され、アノード電極へ向かう放出電子の軌道を収束させ、以て、輝度の向上や隣接画素間の光学的クロストークの防止を可能とするための電極である。アノード電極とカソード電極との間の電位差が数キロボルト以上のオーダーであって、アノード電極とカソード電極との間の距離が比較的長い、所謂高電圧タイプの冷陰極電界電子放出表示装置において、収束電極は特に有効である。収束電極には、収束電極制御回路から相対的に負電圧（例えば、０ボルト）が印加される。収束電極は、必ずしも、カソード電極とゲート電極とが重複する重複領域に設けられた電子放出部あるいは電子放出領域のそれぞれを取り囲むように個別に形成されている必要はなく、例えば、電子放出部あるいは電子放出領域の所定の配列方向に沿って延在させてもよいし、電子放出部あるいは電子放出領域の全てを１つの収束電極で取り囲む構成としてもよく（即ち、収束電極を、有効領域の全体を覆う薄い１枚のシート状の構造としてもよく）、これによって、複数の電子放出部あるいは電子放出領域に共通の収束効果を及ぼすことができる。尚、収束電極及び層間絶縁層には、開口部（第３開口部）が設けられている。

ここで、有効領域とは、平面型表示装置としての実用上の機能である表示機能を果たす中央の表示領域であり、無効領域は、この有効領域の外側に位置し、有効領域を額縁状に包囲している。

ゲート電極、カソード電極、収束電極、端部電極層の構成材料として、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、鉄（Ｆｅ）、白金（Ｐｔ）、亜鉛（Ｚｎ）等の金属を含む各種金属；これらの金属元素を含む合金（例えばＭｏＷ）あるいは化合物（例えば、ＴｉＷ；ＴｉＮやＷＮ等の窒化物；ＷＳｉ₂、ＭｏＳｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂等のシリサイド）；シリコン（Ｓｉ）等の半導体；ダイヤモンド等の炭素薄膜；ＩＴＯ（酸化インジウム−錫）、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。ゲート電極やカソード電極、収束電極、端部電極層を、これらの材料の単層構造あるいは積層構造とすることができる。また、これらの電極や端部電極層の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった真空蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法を含む各種ＰＶＤ法；各種ＣＶＤ法；スクリーン印刷法、インクジェット印刷法、メタルマスク印刷法を含む各種印刷法；メッキ法（電気メッキ法や無電解メッキ法）；リフトオフ法；ゾル−ゲル法等を挙げることができるし、これらの方法とエッチング法との組合せを挙げることもできる。ここで、形成方法を適切に選択することで、直接、パターニングされた帯状のカソード電極やゲート電極、収束電極を形成することが可能である。

スピント型電界放出素子にあっては、電子放出部を構成する材料として、モリブデン、モリブデン合金、タングステン、タングステン合金、チタン、チタン合金、ニオブ、ニオブ合金、タンタル、タンタル合金、クロム、クロム合金、及び、不純物を含有するシリコン（ポリシリコンやアモルファスシリコン）から成る群から選択された少なくとも１種類の材料を挙げることができる。スピント型電界放出素子の電子放出部は、スパッタリング法や真空蒸着法といった各種ＰＶＤ法、各種ＣＶＤ法によって形成することができる。

扁平型電界放出素子にあっては、電子放出部を構成する材料として、カソード電極を構成する材料よりも仕事関数Φの小さい材料から構成することが好ましく、どのような材料を選択するかは、カソード電極を構成する材料の仕事関数、ゲート電極とカソード電極との間の電位差、要求される放出電子電流密度の大きさ等に基づいて決定すればよい。あるいは又、電子放出部を構成する材料として、係る材料の２次電子利得δがカソード電極を構成する導電性材料の２次電子利得δよりも大きくなるような材料から、適宜、選択してもよい。扁平型電界放出素子にあっては、特に好ましい電子放出部の構成材料として、炭素、より具体的にはアモルファスダイヤモンドやグラファイト、カーボン・ナノチューブ構造体（カーボン・ナノチューブ及び／又はグラファイト・ナノファイバー）、ＺｎＯウィスカー、ＭｇＯウィスカー、ＳｎＯ₂ウィスカー、ＭｎＯウィスカー、Ｙ₂Ｏ₃ウィスカー、ＮｉＯウィスカー、ＩＴＯウィスカー、Ｉｎ₂Ｏ₃ウィスカー、Ａｌ₂Ｏ₃ウィスカーを挙げることができる。尚、電子放出部を構成する材料は、必ずしも導電性を備えている必要はない。

第１開口部（ゲート電極に形成された開口部）あるいは第２開口部（絶縁層に形成された開口部）の平面形状（支持体表面と平行な仮想平面で開口部を切断したときの形状）は、円形、楕円形、矩形、多角形、丸みを帯びた矩形、丸みを帯びた多角形等、任意の形状とすることができる。第１開口部の形成は、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができ、あるいは又、ゲート電極の形成方法に依っては、第１開口部を、直接、形成することもできる。第２開口部の形成も、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができる。収束電極及び層間絶縁層に設けられた第３開口部の形成も同様の方法で行うことができる。

電界放出素子においては、電界放出素子の構造に依存するが、１つの開口部内に１つの電子放出部が存在してもよいし、１つの開口部内に複数の電子放出部が存在してもよいし、ゲート電極に複数の第１開口部を設け、係る第１開口部と連通する１つの第２開口部を絶縁層に設け、絶縁層に設けられた１つの第２開口部内に１又は複数の電子放出部が存在してもよい。

電界放出素子において、カソード電極と電子放出部との間に抵抗体薄膜を形成してもよい。抵抗体薄膜を形成することによって、電界放出素子の動作安定化、電子放出特性の均一化、カソード電極とゲート電極との間のリーク電流の抑制を図ることができる。抵抗体薄膜を構成する材料として、シリコンカーバイド（ＳｉＣ）やＳｉＣＮといったカーボン系抵抗体材料、ＳｉＮ、アモルファスシリコン等の半導体抵抗体材料、酸化ルテニウム（ＲｕＯ₂）、酸化タンタル、窒化タンタル等の高融点金属酸化物や高融点金属窒化物を例示することができる。抵抗体薄膜の形成方法として、スパッタリング法、各種ＣＶＤ法や、スクリーン印刷法といった各種印刷法を例示することができる。１つの電子放出部当たりの電気抵抗値は、概ね１×１０⁵〜１×１０¹¹Ω、好ましくは数ＭΩ〜数十ギガΩとすればよい。

絶縁層、層間絶縁層の構成材料として、ＳｉＯ₂、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＳｉＯＮ、ＳＯＧ（スピンオングラス）、低融点ガラス、ガラスペーストといったＳｉＯ₂系材料；ＳｉＮ系材料；ポリイミド等の絶縁性樹脂を、単独あるいは、適宜、組み合わせて使用することができる。絶縁層、層間絶縁層の形成には、各種ＣＶＤ法、塗布法、スパッタリング法、スクリーン印刷法といった各種印刷法等の公知のプロセスが利用できる。

平面型表示装置において、アノード電極と蛍光体領域の構成例として、
（１）基板上に、アノード電極を形成し、アノード電極の上に蛍光体領域を形成する構成
（２）基板上に、蛍光体領域を形成し、蛍光体領域上にアノード電極を形成する構成
を挙げることができる。尚、（１）の構成において、蛍光体領域の上に、アノード電極と導通した所謂メタルバック膜を形成してもよい。また、（２）の構成において、アノード電極の上にメタルバック膜を形成してもよい。尚、メタルバック膜をアノード電極と兼ねることもできる。

アノード電極は、全体として１つのアノード電極から構成されていてもよいし、複数のアノード電極ユニットから構成されていてもよい。後者の場合、アノード電極ユニットとアノード電極ユニットとはアノード電極抵抗体層によって電気的に接続されていることが好ましい。アノード電極抵抗体層を構成する材料として、カーボン、シリコンカーバイド（ＳｉＣ）やＳｉＣＮといったカーボン系材料；ＳｉＮ系材料；酸化ルテニウム（ＲｕＯ₂）、酸化タンタル、窒化タンタル、酸化クロム、酸化チタン等の高融点金属酸化物や高融点金属窒化物；アモルファスシリコン等の半導体材料；ＩＴＯを挙げることができる。また、ＳｉＣ抵抗膜上に抵抗値の低いカーボン薄膜を積層するといった複数の膜の組み合わせにより、安定した所望のシート抵抗値を実現することも可能である。アノード電極抵抗体層のシート抵抗値として、１×１０^-1Ω／□乃至１×１０¹⁰Ω／□、好ましくは１×１０³Ω／□乃至１×１０⁸Ω／□を例示することができる。アノード電極ユニットの数［ＵＮ］は２以上であればよく、例えば、直線上に配列された蛍光体領域の列の総数を［ｕｎ］列としたとき、［ＵＮ］＝［ｕｎ］とし、あるいは、［ｕｎ］＝ｕ・［ＵＮ］（ｕは２以上の整数であり、好ましくは１０≦ｕ≦１００、一層好ましくは２０≦ｕ≦５０）としてもよいし、一定の間隔をもって配置されたスペーサの数に１を加えた数とすることができるし、ピクセルの数あるいはサブピクセルの数と一致した数、あるいは、ピクセルの数あるいはサブピクセルの数の整数分の一とすることもできる。また、各アノード電極ユニットの大きさは、アノード電極ユニットの位置に拘わらず同じとしてもよいし、アノード電極ユニットの位置に依存して異ならせてもよい。全体として１つのアノード電極の上にアノード電極抵抗体層を形成してもよい。このように、アノード電極を有効領域のほぼ全面に亙って形成する代わりに、より小さい面積を有するアノード電極ユニットに分割した形で形成すれば、アノード電極ユニットと電子放出領域との間の静電容量を減少させることができる。その結果、放電の発生を低減することができ、放電に起因したアノード電極や電子放出領域の損傷の発生を効果的に減少させることができる。

アノード電極をアノード電極ユニットから構成する場合であって隔壁（後述する）が形成されている場合、アノード電極ユニットは、各蛍光体領域上から隔壁側面上に亙り形成されている形態とすることができる。尚、アノード電極ユニットは、各蛍光体領域上から隔壁側面の途中まで形成されている形態であってもよい。

アノード電極（アノード電極ユニットを包含する）は、導電材料層を用いて形成すればよい。導電材料層の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった真空蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法といった各種ＰＶＤ法；各種ＣＶＤ法；スクリーン印刷法を含む各種印刷法；メタルマスク印刷法；リフトオフ法；ゾル−ゲル法等を挙げることができる。即ち、導電材料層を形成し、リソグラフィ技術及びエッチング技術に基づき、この導電材料層をパターニングしてアノード電極を形成することができる。あるいは又、アノード電極のパターンを有するマスクやスクリーンを介して導電材料を各種ＰＶＤ法や各種印刷法に基づき形成することによって、アノード電極を得ることもできる。尚、アノード電極抵抗体層も、アノード電極と同様の、あるいは、類似した方法で形成することができる。即ち、抵抗体材料からアノード電極抵抗体層を形成し、リソグラフィ技術及びエッチング技術に基づきこのアノード電極抵抗体層をパターニングしてもよいし、あるいは、アノード電極抵抗体層のパターンを有するマスクやスクリーンを介して抵抗体材料の各種ＰＶＤ法や各種印刷法に基づく形成により、アノード電極抵抗体層を得ることができる。基板上（あるいは基板上方）におけるアノード電極の平均厚さ（後述するように隔壁を設ける場合、隔壁の頂面上におけるアノード電極の平均厚さ）として、３×１０^-8ｍ（３０ｎｍ）乃至１×１０^-6ｍ（１μｍ）、好ましくは５×１０^-8ｍ（５０ｎｍ）乃至５×１０^-7ｍ（０．５μｍ）を例示することができる。

アノード電極の構成材料として、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、鉄（Ｆｅ）、白金（Ｐｔ）、亜鉛（Ｚｎ）等の金属；これらの金属元素を含む合金あるいは化合物（例えばＴｉＮ等の窒化物や、ＷＳｉ₂、ＭｏＳｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂等のシリサイド）；シリコン（Ｓｉ）等の半導体；ダイヤモンドやグラファイト等の炭素薄膜；ＩＴＯ（酸化インジウム−錫）、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。尚、アノード電極抵抗体層を形成する場合、アノード電極抵抗体層の電気抵抗値を変化させない導電材料からアノード電極を構成することが好ましく、例えば、アノード電極抵抗体層をシリコンカーバイド（ＳｉＣ）から構成した場合、アノード電極をモリブデン（Ｍｏ）やアルミニウム（Ａｌ）から構成することが好ましい。

蛍光体領域は、単色の蛍光体粒子から構成されていても、３原色の蛍光体粒子から構成されていてもよい。蛍光体領域の配列様式は、例えば、ドット状である。具体的には、平面型表示装置がカラー表示の場合、蛍光体領域の配置、配列として、デルタ配列、ストライプ配列、ダイアゴナル配列、レクタングル配列を挙げることができる。即ち、直線上に配列された蛍光体領域の１列は、全てが赤色発光蛍光体領域で占められた列、緑色発光蛍光体領域で占められた列、及び、青色発光蛍光体領域で占められた列から構成されていてもよいし、赤色発光蛍光体領域、緑色発光蛍光体領域、及び、青色発光蛍光体領域が順に配置された列から構成されていてもよい。ここで、蛍光体領域とは、アノードパネル上において１つの輝点を生成する蛍光体の領域であると定義する。また、１画素（１ピクセル）は、１つの赤色発光蛍光体領域、１つの緑色発光蛍光体領域、及び、１つの青色発光蛍光体領域の集合から構成され、１サブピクセルは、１つの蛍光体領域（１つの赤色発光蛍光体領域、あるいは、１つの緑色発光蛍光体領域、あるいは、１つの青色発光蛍光体領域）から構成される。尚、隣り合う蛍光体領域の間の隙間がコントラスト向上を目的とした光吸収層（ブラックマトリックス）で埋め込まれていてもよい。

蛍光体領域は、発光性結晶粒子から調製された発光性結晶粒子組成物を使用し、例えば、赤色の感光性の発光性結晶粒子組成物（赤色発光蛍光体スラリー）を全面に塗布し、露光、現像して、赤色発光蛍光体領域を形成し、次いで、緑色の感光性の発光性結晶粒子組成物（緑色発光蛍光体スラリー）を全面に塗布し、露光、現像して、緑色発光蛍光体領域を形成し、更に、青色の感光性の発光性結晶粒子組成物（青色発光蛍光体スラリー）を全面に塗布し、露光、現像して、青色発光蛍光体領域を形成する方法にて形成することができる。あるいは又、スクリーン印刷法やインクジェット印刷法、フロート塗布法、沈降塗布法、蛍光体フィルム転写法等により各蛍光体領域を形成してもよい。基板上における蛍光体領域の平均厚さは、限定するものではないが、３μｍ乃至２０μｍ、好ましくは５μｍ乃至１０μｍであることが望ましい。発光性結晶粒子を構成する蛍光体材料は、従来公知の蛍光体材料の中から、適宜、選択して用いることができる。カラー表示の場合、色純度がＮＴＳＣで規定される３原色に近く、３原色を混合した際の白バランスがとれ、残光時間が短く、３原色の残光時間がほぼ等しくなる蛍光体材料を組み合わせることが好ましい。

蛍光体領域からの光を吸収する光吸収層が、隣り合う蛍光体領域の間、あるいは、後述する隔壁と基板との間に形成されていることが、表示画像のコントラスト向上といった観点から好ましい。ここで、光吸収層は、所謂ブラックマトリックスとして機能する。光吸収層を構成する材料として、蛍光体領域からの光を９０％以上吸収する材料を選択することが好ましい。このような材料として、カーボン、金属薄膜（例えば、クロム、ニッケル、アルミニウム、モリブデン等、あるいは、これらの合金）、金属酸化物（例えば、酸化クロム）、金属窒化物（例えば、窒化クロム）、耐熱性有機樹脂、ガラスペースト、黒色顔料や銀等の導電性粒子を含有するガラスペースト等の材料を挙げることができ、具体的には、感光性ポリイミド樹脂、酸化クロムや、酸化クロム／クロム積層膜を例示することができる。尚、酸化クロム／クロム積層膜においては、クロム膜が基板と接する。光吸収層は、例えば、真空蒸着法やスパッタリング法とエッチング法との組合せ、真空蒸着法やスパッタリング法、スピンコーティング法とリフトオフ法との組合せ、各種印刷法、リソグラフィ技術等、使用する材料に依存して、適宜、選択された方法にて形成することができる。

蛍光体領域から反跳した電子、あるいは、蛍光体領域から放出された２次電子が他の蛍光体領域に入射し、所謂光学的クロストーク（色濁り）が発生することを防止するために、隔壁を設けることが好ましい。隔壁の形成方法として、スクリーン印刷法、ドライフィルム法、感光法、キャスティング法、サンドブラスト形成法を例示することができる。ここで、スクリーン印刷法とは、隔壁を形成すべき部分に対応するスクリーンの部分に開口が形成されており、スクリーン上の隔壁形成用材料をスキージを用いて開口を通過させ、基板上に隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。ドライフィルム法とは、基板上に感光性フィルムをラミネートし、露光及び現像によって隔壁形成予定部位の感光性フィルムを除去し、除去によって生じた開口に隔壁形成用材料を埋め込み、焼成する方法である。感光性フィルムは焼成によって燃焼、除去され、開口に埋め込まれた隔壁形成用材料が残り、隔壁となる。感光法とは、基板上に感光性を有する隔壁形成用材料層を形成し、露光及び現像によってこの隔壁形成用材料層をパターニングした後、焼成（硬化）を行う方法である。キャスティング法（型押し成形法）とは、ペースト状とした有機材料あるいは無機材料から成る隔壁形成用材料を型（キャスト）から基板上に押し出すことで隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。サンドブラスト形成法とは、例えば、スクリーン印刷やメタルマスク印刷法、ロールコーター、ドクターブレード、ノズル吐出式コーター等を用いて隔壁形成用材料層を基板上に形成し、乾燥させた後、隔壁を形成すべき隔壁形成用材料層の部分をマスク層で被覆し、次いで、露出した隔壁形成用材料層の部分をサンドブラスト法によって除去する方法である。隔壁を形成した後、隔壁を研磨し、隔壁頂面の平坦化を図ってもよい。

隔壁における蛍光体領域を取り囲む部分の平面形状（隔壁側面の射影像の内側輪郭線に相当し、一種の開口領域である）として、矩形形状、円形形状、楕円形状、長円形状、三角形形状、五角形以上の多角形形状、丸みを帯びた三角形形状、丸みを帯びた矩形形状、丸みを帯びた多角形等を例示することができるし、蛍光体領域の二辺と平行に延びる直線状の形状（棒状の形状）を挙げることができる。これらの平面形状（開口領域の平面形状）が２次元マトリクス状に配列されることにより、格子状の隔壁が形成される。この２次元マトリクス状の配列は、例えば井桁様に配列されるものでもよいし、千鳥様に配列されるものでもよい。

隔壁形成用材料として、例えば、感光性ポリイミド樹脂や、酸化コバルト等の金属酸化物により黒色に着色した鉛ガラス、ＳｉＯ₂、低融点ガラスペーストを例示することができる。隔壁の表面（頂面及び側面）には、隔壁に電子ビームが衝突して隔壁からガスが放出されることを防止するための保護層（例えば、ＳｉＯ₂、ＳｉＯＮ、あるいは、ＡｌＮから成る）を形成してもよい。

カソードパネルとアノードパネルとを周縁部において接合するが、接合は接着層を接合部材として用いて行ってもよいし、あるいは、棒状あるいはフレーム状（枠状）であってガラスやセラミックス等の絶縁剛性材料から構成された枠体と接着層とから成る接合部材を用いて行ってもよい。枠体と接着層とから成る接合部材を用いる場合には、枠体の高さを、適宜、選択することにより、接着層のみから成る接合部材を使用する場合に比べ、カソードパネルとアノードパネルとの間の対向距離をより長く設定することが可能である。尚、接着層の構成材料として、Ｂ₂Ｏ₃−ＰｂＯ系フリットガラスやＳｉＯ₂−Ｂ₂Ｏ₃−ＰｂＯ系フリットガラスといったフリットガラスが一般的であるが、融点が１２０〜４００゜Ｃ程度の所謂低融点金属材料を用いてもよい。係る低融点金属材料として、Ｉｎ（インジウム：融点１５７゜Ｃ）；インジウム−金系の低融点合金；Ｓｎ₈₀Ａｇ₂₀（融点２２０〜３７０゜Ｃ）、Ｓｎ₉₅Ｃｕ₅（融点２２７〜３７０゜Ｃ）等の錫（Ｓｎ）系高温はんだ；Ｐｂ_97.5Ａｇ_2.5（融点３０４゜Ｃ）、Ｐｂ_94.5Ａｇ_5.5（融点３０４〜３６５゜Ｃ）、Ｐｂ_97.5Ａｇ_1.5Ｓｎ_1.0（融点３０９゜Ｃ）等の鉛（Ｐｂ）系高温はんだ；Ｚｎ₉₅Ａｌ₅（融点３８０゜Ｃ）等の亜鉛（Ｚｎ）系高温はんだ；Ｓｎ₅Ｐｂ₉₅（融点３００〜３１４゜Ｃ）、Ｓｎ₂Ｐｂ₉₈（融点３１６〜３２２゜Ｃ）等の錫−鉛系標準はんだ；Ａｕ₈₈Ｇａ₁₂（融点３８１゜Ｃ）等のろう材（以上の添字は全て原子％を表す）を例示することができる。

カソードパネルとアノードパネルと接合部材の三者を接合する場合、三者を同時に接合してもよいし、あるいは、第１段階でカソードパネル又はアノードパネルのいずれか一方と接合部材とを接合し、第２段階でカソードパネル又はアノードパネルの他方と接合部材とを接合してもよい。三者同時接合や第２段階における接合を高真空雰囲気中で行えば、カソードパネルとアノードパネルと接合部材とにより囲まれた空間は、接合と同時に真空となる。あるいは、三者の接合終了後、カソードパネルとアノードパネルと接合部材とによって囲まれた空間を排気し、真空とすることもできる。接合後に排気を行う場合、接合時の雰囲気の圧力は常圧／減圧のいずれであってもよく、また、雰囲気を構成する気体は、窒素ガスや周期律表０族に属するガス（例えばＡｒガス）を含む不活性ガスとすることが好ましいが、大気中で行うこともできる。

排気を行う場合、排気は、カソードパネル及び／又はアノードパネルに予め接続されたチップ管とも呼ばれる排気管を通じて行うことができる。排気管は、典型的にはガラス管、あるいは、低熱膨張率を有する金属や合金［例えば、ニッケル（Ｎｉ）を４２重量％含有した鉄（Ｆｅ）合金や、ニッケル（Ｎｉ）を４２重量％、クロム（Ｃｒ）を６重量％含有した鉄（Ｆｅ）合金］から成る中空管から構成され、カソードパネル及び／又はアノードパネルの無効領域に設けられた貫通部の周囲に、上述のフリットガラス又は低融点金属材料を用いて接合され、空間が所定の真空度に達した後、熱融着によって封じ切られ、あるいは又、圧着することにより封じられる。尚、封じる前に、平面型表示装置全体を一旦加熱してから降温させると、空間に残留ガスを放出させることができ、この残留ガスを排気により空間外へ除去することができるので好適である。

本発明において、ピクセル数をＭ×Ｎとしたとき、（Ｍ，Ｎ）として、具体的には、ＶＧＡ（６４０，４８０）、Ｓ−ＶＧＡ（８００，６００）、ＸＧＡ（１０２４，７６８）、ＡＰＲＣ（１１５２，９００）、Ｓ−ＸＧＡ（１２８０，１０２４）、Ｕ−ＸＧＡ（１６００，１２００）、ＨＤ−ＴＶ（１９２０，１０８０）、Ｑ−ＸＧＡ（２０４８，１５３６）の他、（１９２０，１０３５）、（７２０，４８０）、（１２８０，９６０）等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。

本発明の第１の態様に係るスペーサ等にあっては、スペーサ基材と帯電防止膜との間にエネルギー減衰層が形成されている。従って、スペーサに衝突し、帯電防止膜を通過した電子は、エネルギー減衰層によってそのエネルギーが減衰される結果、あるいは又、電子がエネルギー減衰層によって吸収される結果、スペーサ基材に到達する電子のエネルギーが減衰し、あるいは又、電子の量が減少する。スペーサ基材の電気抵抗値の制御のために、スペーサ基材は還元物質が含まれたセラミックス材料から成るが、スペーサ基材へ到達する電子のエネルギーが減衰し、あるいは又、スペーサ基材への電子の侵入量が減少するので、還元物質が還元され難くなり、スペーサ基材の電気抵抗値に変化が生じ難くなる。それ故、スペーサの近傍の電子放出領域から出射された電子ビームの軌道に変化が生じ難くなり、スペーサに沿った画素に、その他の部分に位置する画素との間で、相対的な輝度変化が生じるといった問題の発生を抑制することができる。

本発明の第２の態様〜第５の態様に係るスペーサ等にあっては、帯電防止膜はシリコンから成り、スペーサ基材と帯電防止膜との間に形成された下地層の材料が規定されている。シリコンは、電子の衝突によっても、電気抵抗値の変化が少ない。従って、帯電防止膜に電子が衝突しても、帯電防止膜の電気抵抗値の変化は少ない。また、帯電防止膜を通過した電子は、下地層を通過するが、電子の衝突による下地層の電気抵抗値の変化は少ないし、下地層によって電子のエネルギーが吸収され、あるいは又、下地層によって電子のエネルギーが減衰される結果、スペーサ基材に到達する電子のエネルギーが減衰し、あるいは又、スペーサ基材に到達する電子の量が減少する。スペーサ基材の電気抵抗値の制御のために、スペーサ基材は還元物質が含まれたセラミックス材料から成るが、スペーサ基材への電子の侵入量が減少し、あるいは又、スペーサ基材に到達する電子のエネルギーが減衰するので、還元物質が還元され難くなり、スペーサ基材の電気抵抗値に変化が生じ難くなる。それ故、スペーサの近傍の電子放出領域から出射された電子ビームの軌道に変化が生じ難くなり、スペーサに沿った画素に、その他の部分に位置する画素との間で、相対的な輝度変化が生じるといった問題の発生を抑制することができる。

本発明の第６の態様に係るスペーサ等にあっては、スペーサ基材と帯電防止膜との間に、電子の衝突によっても導電性が変化しない材料から成る下地層が形成されている。しかも、帯電防止膜の２次電子放出係数の値は、スペーサ基材の２次電子放出係数の値よりも小さい。従って、スペーサ全体として、電子の衝突に起因した帯電を効果的に抑制することができるし、電気抵抗値の変化を抑えることができる。それ故、スペーサの近傍の電子放出領域から出射された電子ビームの軌道に変化が生じ難くなり、スペーサに沿った画素に、その他の部分に位置する画素との間で、相対的な輝度変化が生じるといった問題の発生を抑制することができる。

以下、図面を参照して、実施例に基づき本発明を説明するが、それに先立ち、実施例１〜実施例４における平面型表示装置の共通した概要を、以下、説明する。ここで、実施例１〜実施例４における平面型表示装置は、冷陰極電界電子放出表示装置（以下、表示装置と略称する）である。実施例１〜実施例４における表示装置にあっては、帯状のゲート電極（例えば走査電極）１３は行方向（Ｘ方向）に延び、帯状のカソード電極（例えばデータ電極）１１は列方向（Ｙ方向）に延びている。尚、実施例の表示装置の模式的な一部端面図を図１に示し、スペーサの模式的な断面図を図２に示す。また、カソードパネルＣＰ及びアノードパネルＡＰを分解したときのカソードパネルＣＰとアノードパネルＡＰの一部分の模式的な分解斜視図を図３に示す。

実施例における表示装置は、基板２０上に蛍光体領域２２及びアノード電極２４が設けられたアノードパネルＡＰと、支持体１０上に行方向（Ｘ方向）及び列方向（Ｙ方向）に沿って２次元マトリクス状に配列された電子放出領域ＥＡを備えたカソードパネルＣＰとが、外周部で接合されて成る。そして、カソードパネルＣＰとアノードパネルＡＰとによって挟まれた空間ＳＰが真空に保持されており、スペーサがアノードパネルＡＰとカソードパネルＣＰとの間に配置されている。

また、実施例におけるスペーサは、基板２０上に蛍光体領域２２及びアノード電極２４が設けられたアノードパネルＡＰと、支持体１０上に行方向（Ｘ方向）及び列方向（Ｙ方向）に沿って２次元マトリクス状に配列された電子放出領域ＥＡを備えたカソードパネルＣＰとが、外周部で接合されて成り、カソードパネルＣＰとアノードパネルＡＰとによって挟まれた空間ＳＰが真空に保持されている表示装置において使用され、アノードパネルＡＰとカソードパネルＣＰとの間に配置されるスペーサである。

ここで、実施例における表示装置は、有効領域ＥＦ、及び、有効領域ＥＦを取り囲む無効領域ＮＦを有する。尚、有効領域ＥＦとは、表示装置としての実用上の画像表示機能を果たす略中央に位置する表示領域であり、この有効領域ＥＦは、額縁状に包囲する無効領域ＮＦによって囲まれている。そして、カソードパネルＣＰとアノードパネルＡＰと接合部材２６とによって挟まれた空間ＳＰは真空（圧力：例えば１０^-3Ｐａ以下）に保持されている。カソードパネルＣＰの無効領域ＮＦには、真空排気用の貫通孔（図示せず）が設けられており、この貫通孔には、真空排気後に封じ切られるチップ管とも呼ばれる排気管（図示せず）が取り付けられている。

実施例において、電子放出領域を構成する電界放出素子は、例えば、スピント型電界放出素子から構成されている。スピント型電界放出素子は、
（ａ）支持体１０上に形成された帯状のカソード電極１１、
（ｂ）支持体１０及びカソード電極１１上に形成された絶縁層１２、
（ｃ）絶縁層１２上に形成された帯状のゲート電極１３、
（ｄ）カソード電極１１とゲート電極１３の重複する重複領域に位置するゲート電極１３及び絶縁層１２の部分に設けられ、底部にカソード電極１１が露出した開口部１４（ゲート電極１３に設けられた第１開口部１４Ａ、及び、絶縁層１２に設けられた第２開口部１４Ｂ）、並びに、
（ｅ）開口部１４の底部に露出したカソード電極１１上に設けられ、カソード電極１１及びゲート電極１３への電圧の印加によって電子放出が制御される電子放出部１５、
から構成されている。ここで、電子放出部１５の形状は円錐形である。また、絶縁層１２上には層間絶縁層１６が形成されており、層間絶縁層１６上には収束電極１７が形成されている。

実施例の表示装置において、カソード電極１１（例えばデータ電極）とゲート電極１３（例えば走査電極）とは、これらの両電極１１，１３の射影像が互いに直交する方向（列方向，Ｙ方向及び行方向，Ｘ方向）に各々帯状に形成されており、これらの両電極の射影像が重複する領域（１副画素（サブピクセル）分の領域に相当し、電子放出領域ＥＡである）に、複数の電界放出素子が設けられている。尚、図面の簡素化のため、図１では、各電子放出領域ＥＡにおいて２つの電子放出部１５を図示した。そして、係る電子放出領域ＥＡが、カソードパネルＣＰの有効領域ＥＦ（実際の表示部分として機能する領域）内に、通常、上述したとおり、２次元マトリクス状に配列されている。

アノードパネルＡＰは、基板２０と、基板２０上に形成され、所定のパターンを有する蛍光体領域２２と、その上に形成されたアノード電極２４から構成されている。１副画素（１サブピクセル）は、電子放出領域ＥＡと、電子放出領域ＥＡに対面したアノードパネル側の蛍光体領域２２とによって構成されている。有効領域ＥＦには、係る副画素が、例えば数十万〜数百万個ものオーダーにて配列されている。尚、蛍光体領域２２と蛍光体領域２２との間の基板２０上には、表示画像の色濁り、光学的クロストークの発生を防止するために、光吸収層（ブラックマトリックス）２３が形成されている。アノード電極２４は、厚さ約０．３μｍのアルミニウム（Ａｌ）から成り、有効領域ＥＦを覆う薄い１枚のシート状であり、蛍光体領域２２を覆う状態で設けられている。図３においては、隔壁やスペーサ、スペーサ保持部の図示を省略した。カラー表示の表示装置の場合には、１画素（１ピクセル）は、１つの赤色発光蛍光体領域２２Ｒ、１つの緑色発光蛍光体領域２２Ｇ、及び、１つの青色発光蛍光体領域２２Ｂの集合から構成されている。各蛍光体領域２２を取り囲む格子状の隔壁２１が基板２０上に形成されている。各蛍光体領域２２は、隔壁２１によって囲まれている。格子状の隔壁２１における蛍光体領域２２を取り囲む部分の平面形状（隔壁側面の射影像の内側輪郭線に相当し、一種の開口領域である）は、矩形形状（長方形）であり、これらの平面形状（開口領域の平面形状）は２次元マトリクス状（より具体的には、井桁）に配列され、格子状の隔壁２１が形成されている。隔壁の一部は、スペーサ保持部２５として機能する。

平板状のスペーサは、行方向（Ｘ方向）に沿って複数列、配置されている。また、スペーサとスペーサとによって、数十本乃至数百本のゲート電極１３が挟まれている。スペーサの第１端面（頂面）及び第２端面（底面）はＸＹ平面と平行であり、側面はＸＺ平面と平行であり、端面はＹＺ平面と平行である。そして、スペーサはスペーサ保持部２５によって保持されている。

実施例における表示装置において、カソード電極１１はカソード電極制御回路３１に接続され、ゲート電極１３はゲート電極制御回路３２に接続され、収束電極が設けられている場合には、収束電極は収束電極制御回路（図示せず）に接続され、アノード電極２４はアノード電極制御回路３３に接続されている。表示装置の実表示作動時、アノード電極制御回路３３からアノード電極２４に印加されるアノード電圧Ｖ_Aは、通常、一定であり、例えば、５キロボルト〜１５キロボルト、具体的には、例えば、９キロボルト（例えば、ｄ₀＝２．０ｍｍ）とすることができる。一方、表示装置の実表示作動時、カソード電極１１に印加する電圧Ｖ_C及びゲート電極１３に印加する電圧Ｖ_Gに関しては、
（１）カソード電極１１に印加する電圧Ｖ_Cを一定とし、ゲート電極１３に印加する電圧Ｖ_Gを変化させる方式
（２）カソード電極１１に印加する電圧Ｖ_Cを変化させ、ゲート電極１３に印加する電圧Ｖ_Gを一定とする方式
（３）カソード電極１１に印加する電圧Ｖ_Cを変化させ、且つ、ゲート電極１３に印加する電圧Ｖ_Gも変化させる方式
のいずれを採用してもよいが、実施例における表示装置においては、上述の（２）の方式を採用する。

即ち、表示装置の実表示作動時、カソード電極１１には相対的に負電圧（Ｖ_C）がカソード電極制御回路３１から印加され、ゲート電極１３には相対的に正電圧（Ｖ_G）がゲート電極制御回路３２から印加され、収束電極が設けられている場合には、収束電極には収束電極制御回路から例えば０ボルトが印加され、アノード電極２４にはゲート電極１３よりも更に高い正電圧（アノード電圧Ｖ_A）がアノード電極制御回路３３から印加される。係る表示装置において、線順次駆動方式により画像の表示を行う場合、例えば、カソード電極１１にカソード電極制御回路３１からビデオ信号を入力し、ゲート電極１３にゲート電極制御回路３２から走査信号を入力する。尚、カソード電極１１を走査電極とし、ゲート電極１３をデータ電極とする場合には、カソード電極１１にカソード電極制御回路３１から走査信号を入力し、ゲート電極１３にゲート電極制御回路３２からビデオ信号を入力すればよい。カソード電極１１とゲート電極１３との間に電圧を印加した際に生ずる電界により、量子トンネル効果に基づき電子放出部１５から電子が放出され、この電子がアノード電極２４に引き付けられ、アノード電極２４を通過して蛍光体領域２２に衝突する。その結果、蛍光体領域２２が励起されて発光し、所望の画像を得ることができる。つまり、この表示装置の動作は、基本的に、ゲート電極１３に印加される電圧Ｖ_G、及び、カソード電極１１に印加される電圧Ｖ_Cによって制御される。カソード電極１１はカソード電極駆動ドライバによって駆動され、ゲート電極１３はゲート電極駆動ドライバによって駆動される。カソード電極制御回路３１、ゲート電極制御回路３２、アノード電極制御回路３３や駆動ドライバは周知の回路から構成することができる。

実施例１は、本発明の第１の態様、第２の態様及び第６の態様に係る平面型表示装置及びスペーサに関する。

実施例１にあっては、スペーサ４０は、本発明の第１の態様に係るスペーサ等の表現に即して表現すれば、
（Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材４１、
（Ｂ）スペーサ基材４１の側面上に形成され、通過する電子のエネルギーを減衰させるエネルギー減衰層（電子遮蔽層，電子吸収層）４４、並びに、
（Ｃ）エネルギー減衰層４４上に形成された帯電防止膜４３、
から構成されている。

また、スペーサ４０は、本発明の第２の態様に係るスペーサ等の表現に即して表現すれば、
（Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材４１、
（Ｂ）スペーサ基材４１の側面上に形成された、シリコン酸化物（ＳｉＯ_X）から成る下地層４４、並びに、
（Ｃ）下地層４４上に形成された、シリコンから成る帯電防止膜４３、
から構成されている。

更には、スペーサ４０は、本発明の第６の態様に係るスペーサ等の表現に即して表現すれば、
（Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材４１、
（Ｂ）スペーサ基材４１の側面上に形成された、電子の衝突によって導電性が変化しない材料から成る下地層４４、並びに、
（Ｃ）下地層４４上に形成された、スペーサ基材４１の２次電子放出係数の値よりも小さな２次電子放出係数の値を有する材料から構成された帯電防止膜４３、
から構成されている。

スペーサ基材４１は、アノードパネル側に第１端面４２Ａ及びカソードパネル側に第２端面４２Ｂを有する。更には、第１端面４２Ａ及び第２端面４２Ｂには、白金（Ｐｔ）から成る端部電極層４５Ａ，４５Ｂが形成されている。尚、代替的に、端部電極層４５Ａ，４５Ｂを構成する材料としてニッケル−バナジウム合金を挙げることができる。スペーサ基材４１の第１端面４２Ａに形成された端部電極層４５Ａはアノード電極２４に接し、スペーサ基材４１の第２端面４２Ｂに形成された端部電極層４５Ｂは収束電極１７に接する。実施例１において、スペーサ４０あるいはスペーサ基材４１の寸法を、長手方向（図１においてＸ方向）に１５０ｍｍ、厚さ方向（図１においてＹ方向）に１００μｍ、高さ方向（図１においてＺ方向）に２．０ｍｍとしたが、これらに限定するものではない。尚、後述する実施例２〜実施例４におけるスペーサも、同様とした。

実施例１にあっては、スペーサ基材４１は、ＴｉＯ_Z（但し、Ｚ＜２）が０．５体積％乃至２．０体積％含まれたＡｌ₂Ｏ₃から成る。また、帯電防止膜４３は、厚さ４ｎｍの多結晶シリコンから成る。更には、実施例１のスペーサ４０にあっては、エネルギー減衰層（下地層）４４は、厚さ０．１μｍのＳｉＯ_X（但し、Ｘ≦２であり、実施例１にあっては、Ｘ＝２）から成る。ＳｉＯ_Xから成るエネルギー減衰層（下地層）４４をこのような厚さとすることで、帯電防止膜４３を通過した電子のエネルギーの少なくとも５０％をエネルギー減衰層（下地層）４４によって確実に吸収（遮蔽）することができる。

ＳｉＯ_Xから成るエネルギー減衰層（下地層）４４は、表示装置の動作時電圧において（例えば、アノード電圧Ｖ_Aが５キロボルト乃至１５キロボルトの条件において）、電子の衝突量をクーロン換算したとき、４クーロン／ｃｍ²に相当する電子が衝突した場合であっても、電子衝突前の初期電気抵抗値と比較して、電気抵抗値の低下は２％以内である。また、帯電防止膜４３の２次電子放出係数の値、及び、スペーサ基材４１の２次電子放出係数の値は、加速電圧３ｋｅＶにおいて、それぞれ、１±０．５及び１．５以上である。

エネルギー減衰層（下地層）４４の厚さを２０ｎｍ及び０．２μｍとし、帯電防止膜４３の厚さを４ｎｍとし、４．５キロボルトに加速された電子が、スペーサ４０に垂直に衝突したとしたときの電子の挙動をシミュレーションした結果を、図４の（Ａ）及び（Ｂ）に示す。図４の（Ａ）及び（Ｂ）から、エネルギー減衰層（下地層）４４によって、Ａｌ₂Ｏ₃から成るスペーサ基材４１への電子の侵入が、確実に抑制されることが判る。

また、実施例１において、電子の衝突に起因した、スペーサ４０の帯電による電子ビーム軌道のズレ、及び、スペーサ４０の電気抵抗値の変化による電子ビーム軌道のズレを測定した結果を、図５の（Ａ）及び（Ｂ）に示す。ここで、図５の（Ａ）、図６の（Ａ）、図７の（Ａ）、図８の（Ａ）に示す電子の衝突に起因したスペーサ４０の帯電による電子ビーム軌道のズレとは、例えば、後方散乱電子が、スペーサ４０の最表面に形成された帯電防止膜４３に衝突した結果として生じる帯電防止膜４３の帯電に基づき、スペーサ４０の近傍の電子放出領域ＥＡから出射され、アノード電極２４に向かう電子ビームの軌道が乱される現象を指す。一方、図５の（Ｂ）、図６の（Ｂ）、図７の（Ｂ）、図８の（Ｂ）、図９に示す電子の衝突に起因したスペーサ４０の電気抵抗値の変化による電子ビーム軌道のズレとは、例えば、後方散乱電子が、スペーサ４０の最表面に形成された帯電防止膜４３に、長時間、衝突し、更には、スペーサ基材４１まで侵入した結果として生じるスペーサ４０全体の電気抵抗値の変化に基づき、スペーサ４０の近傍の電界に変化が生じ、その結果、電子放出領域ＥＡから出射され、アノード電極２４に向かう電子ビームの軌道が乱される現象を指す。

尚、図５の（Ａ）、（Ｂ）、図６の（Ａ）、（Ｂ）、図７の（Ａ）、（Ｂ）、図８の（Ａ）、（Ｂ）、及び、図９において、横軸の「スペーサに衝突する電子の量」あるいは「試験時間」は、任意の単位であり、数字は、単に相対的な値を示すに過ぎない。また、縦軸の「電子ビーム軌道の変位」は、試験開始直後の電子ビームの位置を基準として、電子ビームの位置がどの程度変化したかを示しており、任意の単位であり、数字は、単に相対的な値を示すに過ぎない。

尚、比較例１Ａとして、エネルギー減衰層（下地層）４４及び帯電防止膜４３を形成せず、スペーサ基材４１のみでスペーサを構成したもの、比較例１Ｂとして、スペーサ基材４１の側面にエネルギー減衰層（下地層）４４を形成したが、帯電防止膜４３を形成しないもの、比較例１Ｃとして、エネルギー減衰層（下地層）４４を形成せず、スペーサ基材４１の側面に帯電防止膜４３を形成したものを試作し、電子の衝突に起因した、帯電による電子ビーム軌道のズレ、及び、電気抵抗値の変化による電子ビーム軌道のズレを測定した。その結果を、比較例１Ａ、比較例１Ｂ、比較例１Ｃのそれぞれ結果を、図６の（Ａ）及び（Ｂ）、図７の（Ａ）及び（Ｂ）、並びに、図８の（Ａ）及び（Ｂ）に示す。

比較例１Ａにあっては、エネルギー減衰層（下地層）４４及び帯電防止膜４３を形成せず、スペーサ基材４１のみでスペーサを構成したので、帯電による電子ビーム軌道のズレが大きく（図６の（Ａ）参照）、しかも、電気抵抗値の変化による電子ビーム軌道のズレも大きい（図６の（Ｂ）参照）。また、比較例１Ｂにあっては、スペーサ基材４１の側面にエネルギー減衰層（下地層）４４を形成したが、帯電防止膜４３を形成しなかったので、電気抵抗値の変化による電子ビーム軌道のズレは小さいものの（図７の（Ｂ）参照）、帯電による電子ビーム軌道のズレが大きい（図７の（Ａ）参照）。更には、比較例１Ｃにあっては、エネルギー減衰層（下地層）４４を形成せず、スペーサ基材４１の側面に帯電防止膜４３を形成したので、帯電による電子ビーム軌道のズレは小さいものの（図８の（Ａ）参照）、電気抵抗値の変化による電子ビーム軌道のズレが大きい（図８の（Ｂ）参照）。

一方、実施例１のスペーサにあっては、エネルギー減衰層（下地層）４４及び帯電防止膜４３を形成しているので、帯電による電子ビーム軌道のズレが小さく（図５の（Ａ）参照）、しかも、電気抵抗値の変化による電子ビーム軌道のズレも小さい（図５の（Ｂ）参照）。

また、実施例１のスペーサにおいて、ＳｉＯ_Xから成るエネルギー減衰層（下地層）４４の厚さを４ｎｍ及び０．１μｍとしたときのスペーサの帯電による電子ビーム軌道のズレを測定した結果を図９に示す。尚、図９中、黒菱形は厚さ０．１μｍのスペーサの結果であり、白四角は厚さ４ｎｍのスペーサの結果である。図９から、エネルギー減衰層（下地層）４４の厚さを４ｎｍとしても電子ビーム軌道のズレを小さくする効果は十分にあるが、エネルギー減衰層（下地層）４４の厚さをより厚くすることで、電子ビーム軌道のズレを一層小さくすることができることが判る。

以下、実施例１の表示装置の製造方法を説明する。尚、後述する実施例２〜実施例４のスペーサあるいは表示装置も同様の方法で製造することができる。

［工程−１００］
先ず、グリーンシート用スラリーを調製する。平均粒径が１〜２μｍとなるように粉砕・分級したアルミナ粉末（アルコア インコーポレイテッド製）、チタニア粉末（関東化学株式会社製）を、体積比が９９．５：０．５乃至９８：２となるように混合し、ポリビニルブチラール系樹脂のバインダーと界面活性剤とを加えて、トルエンとエタノールの混合溶媒に分散し、ボールミルによって攪拌し、グリーンシート用スラリーを得ることができる。

［工程−１１０］
次いで、グリーンシート用スラリーから、グリーンシートを得る。実施例１では、調製したグリーンシート用スラリーをブレードコート法によって厚さ約１００μｍのシートとし、１００゜Ｃで充分に乾燥させることで、グリーンシートを得たが、これに限定するものではない。

［工程−１２０］
その後、グリーンシートを焼成し、セラミックス材料を得る。上記のシートをモリブデン製のセッターの上に載せ、１６５０゜Ｃ、窒素：水素＝１：３の雰囲気下で、約１時間焼成することにより、セラミックス材料を得たが、これに限定するものではない。

［工程−１３０］
次いで、セラミックス材料を切断することにより、スペーサ基材４１を得る。実施例１において、上述したとおり、スペーサ基材４１の寸法を、長手方向（図１においてＸ方向）に１５０ｍｍ、厚さ方向（図１においてＹ方向）に１００μｍ、高さ方向（図１においてＺ方向）に２．０ｍｍとしたが、これらに限定するものではない。

［工程−１４０］
次いで、スペーサ基材４１の両側面の上に、エネルギー減衰層４４及び帯電防止膜４３を、順次、形成（成膜）する。具体的には、リフトオフ法及びスパッタリング法に基づき端部電極層４５Ａ，４５Ｂが第１端面４２Ａ及び第２端面４２Ｂに形成されたスペーサ基材４１を、台座に載置する。ＳｉＯ₂から成るエネルギー減衰層４４を以下に条件を例示するスパッタリング法に基づき成膜し、その後、Ｓｉから成る帯電防止膜４３を以下に条件を例示するスパッタリング法に基づき成膜する。その後、一方の側面の上にエネルギー減衰層４４及び帯電防止膜４３が形成されたスペーサ基材４１を台座から取り除く。そして、同様の方法で、スペーサ基材４１の他方の側面の上にも、エネルギー減衰層４４及び帯電防止膜４３を形成する。

［エネルギー減衰層４４のスパッタリング条件］
成膜速度 ：０．００５乃至０．１ｎｍ／秒
圧力 ：５×１０^-1Ｐａ
プロセスガス ：Ａｒ
スパッタリング方法 ：ＲＦスパッタリング
［帯電防止膜４３のスパッタリング条件］
成膜速度 ：０．００２乃至０．０２ｎｍ／秒
圧力 ：５×１０^-1Ｐａ
プロセスガス ：Ａｒ
スパッタリング方法 ：ＲＦスパッタリング

［工程−１５０］
次いで、図１に示す表示装置の組立を行う。具体的には、スペーサ４０を介して、蛍光体領域２２と電子放出領域ＥＡとが対向するようにアノードパネルＡＰとカソードパネルＣＰとを配置する。アノードパネルＡＰとカソードパネルＣＰ（より具体的には、支持体１０と基板２０）とを、例えば接合部材（枠体を含む）２６を介して、周縁部において接合する。接合に際しては、接合部材２６とアノードパネルＡＰとの接合部位、及び、接合部材２６とカソードパネルＣＰとの接合部位にフリットガラスを塗布し、予備焼成にてフリットガラスを乾燥した後、アノードパネルＡＰとカソードパネルＣＰと接合部材２６とを貼り合わせ、約４５０゜Ｃで１０〜３０分の本焼成を行う。その後、アノードパネルＡＰとカソードパネルＣＰと接合部材２６とフリットガラスとによって囲まれた空間ＳＰを、貫通孔（図示せず）及びチップ管（図示せず）を通じて排気し、空間ＳＰの圧力が１０^-4Ｐａ程度に達した時点でチップ管を加熱溶融や圧接により封じ切る。このようにして、アノードパネルＡＰとカソードパネルＣＰと接合部材２６とに囲まれた空間ＳＰを真空にすることができる。その後、必要な外部回路との配線を行い、実施例１の表示装置を完成させることができる。

実施例２は、本発明の第１の態様、第３の態様及び第６の態様に係る平面型表示装置及びスペーサに関する。実施例２のスペーサは、本発明の第３の態様に係るスペーサ等の表現に即して表現すれば、
（Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材、
（Ｂ）スペーサ基材の側面上に形成された、シリコン窒化物（ＳｉＮ_Y）から成る下地層、並びに、
（Ｃ）下地層上に形成された、シリコンから成る帯電防止膜、
から構成されている。

実施例２にあっては、スペーサ基材は、実施例１と同じＴｉＯ_Z（但し、Ｚ＜２）が含まれたＡｌ₂Ｏ₃から成る。後述する実施例３〜実施例４にあっても、同様である。また、帯電防止膜も、実施例１と同様に、厚さ４ｎｍの多結晶シリコンから成る。後述する実施例３〜実施例４にあっても、同様である。

更には、実施例２のスペーサにあっては、下地層は、厚さ０．１μｍのＳｉＮ_Y（但し、Ｙ≦２）から成る。ＳｉＮ_Yから成る下地層をこのような厚さとすることで、帯電防止膜を通過した電子のエネルギーの少なくとも５０％を下地層によって確実に吸収することができる。

ＳｉＮ_Yから成るエネルギー減衰層（下地層）４４は、表示装置の動作時電圧において（例えば、アノード電圧Ｖ_Aが５キロボルト乃至１５キロボルトの条件において）、電子の衝突量をクーロン換算したとき、４クーロン／ｃｍ²に相当する電子が衝突した場合であっても、電子衝突前の初期電気抵抗値と比較して、電気抵抗値の低下は２％以内である。

実施例２におけるスペーサにおいても、電子の衝突に起因した、スペーサの帯電による電子ビーム軌道のズレ、及び、スペーサの電気抵抗値の変化による電子ビーム軌道のズレを測定した。その結果、実施例１と概ね同様の結果が得られた。

実施例３は、本発明の第１の態様、第４の態様及び第６の態様に係る平面型表示装置及びスペーサに関する。実施例３のスペーサは、本発明の第４の態様に係るスペーサ等の表現に即して表現すれば、
（Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材、
（Ｂ）スペーサ基材の側面上に形成された、シリコン酸窒化物（ＳｉＯ_XＮ_Y）から成る下地層、並びに、
（Ｃ）下地層上に形成された、シリコンから成る帯電防止膜、
から構成されている。

実施例３のスペーサにあっては、下地層は、厚さ０．１μｍのＳｉＯ_XＮ_Yから成る。ＳｉＮ_Yから成る下地層をこのような厚さとすることで、帯電防止膜を通過した電子のエネルギーの少なくとも５０％を下地層によって確実に吸収することができる。

ＳｉＯ_XＮ_Yから成るエネルギー減衰層（下地層）４４は、表示装置の動作時電圧において（例えば、アノード電圧Ｖ_Aが５キロボルト乃至１５キロボルトの条件において）、電子の衝突量をクーロン換算したとき、４クーロン／ｃｍ²に相当する電子が衝突した場合であっても、電子衝突前の初期電気抵抗値と比較して、電気抵抗値の低下は２％以内である。

実施例３におけるスペーサにおいても、電子の衝突に起因した、スペーサの帯電による電子ビーム軌道のズレ、及び、スペーサの電気抵抗値の変化による電子ビーム軌道のズレを測定した。その結果、実施例１と概ね同様の結果が得られた。

実施例４は、本発明の第１の態様、第５の態様及び第６の態様に係る平面型表示装置及びスペーサに関する。実施例４のスペーサは、本発明の第５の態様に係るスペーサ等の表現に即して表現すれば、
（Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材、
（Ｂ）スペーサ基材の側面上に形成された、酸化アルミニウム（Ａｌ₂Ｏ₃）から成る下地層、並びに、
（Ｃ）下地層上に形成された、シリコンから成る帯電防止膜、
から構成されている。

実施例４のスペーサにあっては、下地層は、厚さ０．１μｍのＡｌ₂Ｏ₃から成る。Ａｌ₂Ｏ₃から成る下地層をこのような厚さとすることで、帯電防止膜を通過した電子のエネルギーの少なくとも５０％を下地層によって確実に吸収することができる。

Ａｌ₂Ｏ₃から成るエネルギー減衰層（下地層）４４は、表示装置の動作時電圧において（例えば、アノード電圧Ｖ_Aが５キロボルト乃至１５キロボルトの条件において）、電子の衝突量をクーロン換算したとき、４クーロン／ｃｍ²に相当する電子が衝突した場合であっても、電子衝突前の初期電気抵抗値と比較して、電気抵抗値の低下は２％以内である。

実施例４におけるスペーサにおいても、電子の衝突に起因した、スペーサの帯電による電子ビーム軌道のズレ、及び、スペーサの電気抵抗値の変化による電子ビーム軌道のズレを測定した。その結果、実施例１と概ね同様の結果が得られた。

以上、本発明を、好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例にて説明した平面型表示装置、カソードパネルやアノードパネル、冷陰極電界電子放出表示装置や冷陰極電界電子放出素子、スペーサの構成、構造は例示であり、適宜、変更することができるし、アノードパネルやカソードパネル、冷陰極電界電子放出表示装置や冷陰極電界電子放出素子、スペーサの製造方法も例示であり、適宜変更することができる。更には、アノードパネルやカソードパネル、スペーサの製造において使用した各種材料も例示であり、適宜変更することができる。表示装置においては、専らカラー表示を例にとり説明したが、単色表示とすることもできる。エネルギー減衰層を構成する材料として、実施例に挙げた材料以外にも、Ｓｉと反応しない絶縁材料であれば用いることが可能である。また、本発明の第２の態様〜第５の態様に係るスペーサ等において使用される下地層の異なる材料を２層以上積層した積層構造を有する下地層とすることもできる。

電界放出素子においては、専ら１つの開口部に１つの電子放出部が対応する形態を説明したが、電界放出素子の構造に依っては、１つの開口部に複数の電子放出部が対応した形態、あるいは、複数の開口部に１つの電子放出部が対応する形態とすることもできる。あるいは又、ゲート電極に複数の第１開口部を設け、絶縁層に係る複数の第１開口部に連通した第２開口部を設け、１又は複数の電子放出部を設ける形態とすることもできる。

表面伝導型電子放出素子と通称される電子放出素子から電子放出領域を構成することもできる。この表面伝導型電子放出素子は、例えばガラスから成る支持体上に酸化錫（ＳｎＯ₂）、金（Ａｕ）、酸化インジウム（Ｉｎ₂Ｏ₃）／酸化錫（ＳｎＯ₂）、カーボン、酸化パラジウム（ＰｄＯ）等の導電材料から成り、微小面積を有し、所定の間隔（ギャップ）を開けて配された一対の電極がマトリクス状に形成されて成る。それぞれの電極の上には炭素薄膜が形成されている。そして、一対の電極の内の一方の電極に行方向配線が接続され、一対の電極の内の他方の電極に列方向配線が接続された構成を有する。一対の電極に電圧を印加することによって、ギャップを挟んで向かい合った炭素薄膜に電界が加わり、炭素薄膜から電子が放出される。係る電子をアノードパネル上の蛍光体領域に衝突させることによって、蛍光体領域が励起されて発光し、所望の画像を得ることができる。あるいは又、金属／絶縁膜／金属型素子から電子放出領域を構成することもできる。

図１は、実施例１の平面型表示装置、具体的には、冷陰極電界電子放出素子を備えた冷陰極電界電子放出表示装置の模式的な一部端面図である。 図２は、実施例１のスペーサの模式的な断面図である。 図３は、カソードパネル及びアノードパネルを分解したときのカソードパネルとアノードパネルの一部分の模式的な分解斜視図である。 図４の（Ａ）及び（Ｂ）は、エネルギー減衰層（下地層）の厚さを２０ｎｍ及び０．２μｍとし、帯電防止膜の厚さを４ｎｍとし、４．５キロボルトに加速された電子が、スペーサに垂直に衝突したとしたときの電子の挙動をシミュレーションした結果を示す図である。 図５の（Ａ）及び（Ｂ）は、実施例１のスペーサの帯電による電子ビーム軌道のズレ、及び、スペーサの電気抵抗値の変化による電子ビーム軌道のズレを測定した結果を示すグラフである。 図６の（Ａ）及び（Ｂ）は、比較例１Ａのスペーサの帯電による電子ビーム軌道のズレ、及び、スペーサの電気抵抗値の変化による電子ビーム軌道のズレを測定した結果を示すグラフである。 図７の（Ａ）及び（Ｂ）は、比較例１Ｂのスペーサの帯電による電子ビーム軌道のズレ、及び、スペーサの電気抵抗値の変化による電子ビーム軌道のズレを測定した結果を示すグラフである。 図８の（Ａ）及び（Ｂ）は、比較例１Ｃのスペーサの帯電による電子ビーム軌道のズレ、及び、スペーサの電気抵抗値の変化による電子ビーム軌道のズレを測定した結果を示すグラフである。 図９は、実施例１のスペーサの電気抵抗値の変化による電子ビーム軌道のズレを測定した結果を示すグラフである。 図１０の（Ａ）及び（Ｂ）は、冷陰極電界電子放出表示装置において、スペーサの近傍に位置する画素における電子ビームの軌道を模式的に示す図である。

符号の説明

１０・・・支持体、１１・・・カソード電極、１２・・・絶縁層、１３・・・ゲート電極、１４，１４Ａ，１４Ｂ・・・開口部、１５・・・電子放出部、１６・・・層間絶縁層、１７・・・収束電極、２０・・・基板、２１・・・隔壁、２２，２２Ｒ，２２Ｇ，２２Ｂ・・・蛍光体領域、２３・・・光吸収層（ブラックマトリックス）、２４・・・アノード電極、２５・・・スペーサ保持部、２６・・・接合部材、３１・・・カソード電極制御回路、３２・・・ゲート電極制御回路、３３・・・アノード電極制御回路、４０・・・スペーサ、４１・・・スペーサ基材、４２Ａ・・・スペーサ基材の第１端面、４２Ｂ・・・スペーサ基材の第２端面、４３・・・帯電防止膜、４４・・・エネルギー減衰層あるいは下地層、４５Ａ，４５Ｂ・・・端部電極層、ＥＡ・・・電子放出領域、ＥＦ・・・有効領域、ＮＦ・・・無効領域、ＳＰ・・・空間

Claims (16)

1. 基板上に蛍光体領域及びアノード電極が設けられたアノードパネルと、支持体上に２次元マトリクス状に配列された電子放出領域を備えたカソードパネルとが、外周部で接合されて成り、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持されており、スペーサがアノードパネルとカソードパネルとの間に配置された平面型表示装置であって、
   スペーサは、
   （Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材、
   （Ｂ）スペーサ基材の側面上に形成され、通過する電子のエネルギーを減衰させるエネルギー減衰層、並びに、
   （Ｃ）エネルギー減衰層上に形成された帯電防止膜、
   から構成されている平面型表示装置。
2. エネルギー減衰層の厚さは、４×１０^-9ｍ以上、２×１０^-7ｍ以下である請求項１に記載の平面型表示装置。
3. エネルギー減衰層は、帯電防止膜を通過した電子のエネルギーの５０％以上を吸収する請求項１に記載の平面型表示装置。
4. 基板上に蛍光体領域及びアノード電極が設けられたアノードパネルと、支持体上に２次元マトリクス状に配列された電子放出領域を備えたカソードパネルとが、外周部で接合されて成り、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持されており、スペーサがアノードパネルとカソードパネルとの間に配置された平面型表示装置であって、
   スペーサは、
   （Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材、
   （Ｂ）スペーサ基材の側面上に形成された、シリコン酸化物から成る下地層、並びに、
   （Ｃ）下地層上に形成された、シリコンから成る帯電防止膜、
   から構成されている平面型表示装置。
5. 基板上に蛍光体領域及びアノード電極が設けられたアノードパネルと、支持体上に２次元マトリクス状に配列された電子放出領域を備えたカソードパネルとが、外周部で接合されて成り、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持されており、スペーサがアノードパネルとカソードパネルとの間に配置された平面型表示装置であって、
   スペーサは、
   （Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材、
   （Ｂ）スペーサ基材の側面上に形成された、シリコン窒化物から成る下地層、並びに、
   （Ｃ）下地層上に形成された、シリコンから成る帯電防止膜、
   から構成されている平面型表示装置。
6. 基板上に蛍光体領域及びアノード電極が設けられたアノードパネルと、支持体上に２次元マトリクス状に配列された電子放出領域を備えたカソードパネルとが、外周部で接合されて成り、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持されており、スペーサがアノードパネルとカソードパネルとの間に配置された平面型表示装置であって、
   スペーサは、
   （Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材、
   （Ｂ）スペーサ基材の側面上に形成された、シリコン酸窒化物から成る下地層、並びに、
   （Ｃ）下地層上に形成された、シリコンから成る帯電防止膜、
   から構成されている平面型表示装置。
7. 基板上に蛍光体領域及びアノード電極が設けられたアノードパネルと、支持体上に２次元マトリクス状に配列された電子放出領域を備えたカソードパネルとが、外周部で接合されて成り、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持されており、スペーサがアノードパネルとカソードパネルとの間に配置された平面型表示装置であって、
   スペーサは、
   （Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材、
   （Ｂ）スペーサ基材の側面上に形成された、酸化アルミニウムから成る下地層、並びに、
   （Ｃ）下地層上に形成された、シリコンから成る帯電防止膜、
   から構成されている平面型表示装置。
8. 下地層の厚さは、４×１０^-9ｍ以上、２×１０^-7ｍ以下である請求項４乃至請求項７のいずれか１項に記載の平面型表示装置。
9. 帯電防止膜の厚さは、１×１０^-9ｍ以上、１×１０^-8ｍ以下である請求項１乃至請求項７のいずれか１項に記載の平面型表示装置。
10. 基板上に蛍光体領域及びアノード電極が設けられたアノードパネルと、支持体上に２次元マトリクス状に配列された電子放出領域を備えたカソードパネルとが、外周部で接合されて成り、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持されており、スペーサがアノードパネルとカソードパネルとの間に配置された平面型表示装置であって、
    スペーサは、
    （Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材、
    （Ｂ）スペーサ基材の側面上に形成された、電子の衝突によって導電性が変化しない材料から成る下地層、並びに、
    （Ｃ）下地層上に形成された、スペーサ基材の２次電子放出係数の値よりも小さな２次電子放出係数の値を有する材料から構成された帯電防止膜、
    から構成されている平面型表示装置。
11. 基板上に蛍光体領域及びアノード電極が設けられたアノードパネルと、支持体上に２次元マトリクス状に配列された電子放出領域を備えたカソードパネルとが、外周部で接合されて成り、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持されている平面型表示装置において使用され、アノードパネルとカソードパネルとの間に配置されるスペーサであって、
    （Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材、
    （Ｂ）スペーサ基材の側面上に形成され、通過する電子のエネルギーを減衰させるエネルギー減衰層、並びに、
    （Ｃ）エネルギー減衰層上に形成された帯電防止膜、
    から構成されているスペーサ。
12. 基板上に蛍光体領域及びアノード電極が設けられたアノードパネルと、支持体上に２次元マトリクス状に配列された電子放出領域を備えたカソードパネルとが、外周部で接合されて成り、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持されている平面型表示装置において使用され、アノードパネルとカソードパネルとの間に配置されるスペーサであって、
    （Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材、
    （Ｂ）スペーサ基材の側面上に形成された、シリコン酸化物から成る下地層、並びに、
    （Ｃ）下地層上に形成された、シリコンから成る帯電防止膜、
    から構成されているスペーサ。
13. 基板上に蛍光体領域及びアノード電極が設けられたアノードパネルと、支持体上に２次元マトリクス状に配列された電子放出領域を備えたカソードパネルとが、外周部で接合されて成り、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持されている平面型表示装置において使用され、アノードパネルとカソードパネルとの間に配置されるスペーサであって、
    （Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材、
    （Ｂ）スペーサ基材の側面上に形成された、シリコン窒化物から成る下地層、並びに、
    （Ｃ）下地層上に形成された、シリコンから成る帯電防止膜、
    から構成されているスペーサ。
14. 基板上に蛍光体領域及びアノード電極が設けられたアノードパネルと、支持体上に２次元マトリクス状に配列された電子放出領域を備えたカソードパネルとが、外周部で接合されて成り、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持されている平面型表示装置において使用され、アノードパネルとカソードパネルとの間に配置されるスペーサであって、
    （Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材、
    （Ｂ）スペーサ基材の側面上に形成された、シリコン酸窒化物から成る下地層、並びに、
    （Ｃ）下地層上に形成された、シリコンから成る帯電防止膜、
    から構成されているスペーサ。
15. 基板上に蛍光体領域及びアノード電極が設けられたアノードパネルと、支持体上に２次元マトリクス状に配列された電子放出領域を備えたカソードパネルとが、外周部で接合されて成り、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持されている平面型表示装置において使用され、アノードパネルとカソードパネルとの間に配置されるスペーサであって、
    （Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材、
    （Ｂ）スペーサ基材の側面上に形成された、酸化アルミニウムから成る下地層、並びに、
    （Ｃ）下地層上に形成された、シリコンから成る帯電防止膜、
    から構成されているスペーサ。
16. 基板上に蛍光体領域及びアノード電極が設けられたアノードパネルと、支持体上に２次元マトリクス状に配列された電子放出領域を備えたカソードパネルとが、外周部で接合されて成り、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持されている平面型表示装置において使用され、アノードパネルとカソードパネルとの間に配置されるスペーサであって、
    （Ａ）還元物質が含まれたセラミックス材料から成るスペーサ基材、
    （Ｂ）スペーサ基材の側面上に形成された、電子の衝突によって導電性が変化しない材料から成る下地層、並びに、
    （Ｃ）下地層上に形成された、スペーサ基材の２次電子放出係数の値よりも小さな２次電子放出係数の値を有する材料から構成された帯電防止膜、
    から構成されているスペーサ。

Images