JP2010066936A

JP2010066936A - 電子装置

Info

Publication number: JP2010066936A
Application number: JP2008231626A
Authority: JP
Inventors: Hiroaki Onodera; 弘晃小野寺
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2008-09-10
Filing date: 2008-09-10
Publication date: 2010-03-25

Abstract

【課題】省電力動作が可能な電子装置を提供する。
【解決手段】電子装置は、抵抗器に流れる電流値に応じて、所定の電力を消費する第１のモード、または、前記第１のモードにおいてより少ない電力を消費する第２のモードを設定する制御回路と、前記電流値に応じて、クロック信号を生成する信号生成回路と、前記第１のモードまたは第２のモードで動作し、前記クロック信号に応じた性能で電力を消費する電子回路と、前記モード設定を受けて、前記第１のモードにおいて、前記抵抗器を、前記電子回路が、所定の電力を消費する値とし、前記第２のモードにおいて、前記抵抗器を、前記電子回路が、第１のモードにおいてより少ない電力を消費する値とする抵抗値変更回路とを有する。
【選択図】図２

Description

本発明は、省電力動作が可能な電子装置に関する。

例えば、特許文献１は、小型化されたスイッチング電源を備えることにより、省電力化を図る電子装置を開示する。
特開２００１−２９８９４３号公報

本発明は、上述した背景からなされたものであって、通常に動作する運用モードおよび省電力で動作する省電力モードを切り替えることによって、省電力化を図ることができる電子装置を提供することを目的とする。

本発明に係る電子装置は、抵抗器に流れる電流値に応じて、所定の電力を消費する第１のモード（通常モード）、または、前記第１のモードにおいてより少ない電力を消費する第２のモード（省電モード）を設定する制御回路（モード信号生成回路１２）と、前記電流値に応じて、クロック信号を生成する信号生成回路（発振器１０）と、前記第１のモードまたは第２のモードで動作し、前記クロック信号に応じた性能で電力を消費する電子回路（電源回路１４）と、前記モード設定を受けて、前記第１のモードにおいて、前記抵抗器を、前記電子回路が、所定の電力を消費する値とし、前記第２のモードにおいて、前記抵抗器を、前記電子回路が、第１のモードにおいてより少ない電力を消費する値とする抵抗値変更回路（ＦＥＴ２４）とを有する。

本発明に係る電子装置によれば、運用モードおよび省電力モードを切り替えることによって、省電力化を図ることができる。

[本発明の背景]
本発明の理解を助けるために、まず、本発明がなされるに至った背景を説明する。
図１は、第１の電源システム１の構成を例示する図である。
図１に示すように、第１の電源システム１は、発振器１０、モード信号生成回路１２、電源回路１４、固定抵抗１６、電圧計１８および負荷２０−１〜２０−ｎから構成される。
モード信号生成回路１２は、例えば、ＣＰＵで構成することができる。
電源回路１４は、電源制御回路１４０および負荷用電源回路１４２−１〜１４２−ｎから構成され、これらの構成要素は、１チップの半導体装置ＩＣに集積されている。
負荷用電源回路１４２−１〜１４２−ｎは、負荷２０−１〜２０−ｎに対し、電源を供給する。

このような構成により、第１の電源システム１は、第１の電源システム１が通常に動作するモード（以下、「運用モード」）および第１の電源システム１が省電力で動作するモード（以下、「省電力モード」）を切り替える。
ただし、ｎは１以上の整数であって、すべてのｎが同じ数を示すとは限らない。
また、以下、複数存在しうる負荷２０−１〜２０−ｎなどのいずれかが特定されずに示されるときには、単に負荷２０などと略記される。
以下、各図面において、実質的に同じ構成部分には、同じ符号が付加される。

[発振器１０]
発振器１０は、例えば、水晶振動回路であり、クロック信号を生成する。
発振器１０は、クロック信号用ピン１２０および１４４を介して、モード信号生成回路１２および電源回路１４に対し、クロック信号を出力する。
発振器１０によって生成されたクロック信号は、第１の電源システム１内の基準クロック信号として使用される。
大きい基準クロック信号が用いられるとき、基準クロック信号に同期して動作する電源回路１４のパフォーマンスは向上するので、電源回路１４で消費される電力は大きくなる。
電源回路１４の漏洩電流は電源回路１４の消費電力に比例するので、大きい基準クロック信号が用いられるとき、電源回路１４の漏洩電流も大きくなる。
逆に、小さい基準クロック信号が用いられるとき、電源回路１４の漏洩電流も小さくなる。

[モード信号生成回路１２]
モード信号生成回路１２は、発振器１０から入力されたクロック信号に同期して、基準電流用ピン１２２を介して入力される電圧計１８の値から導出される電流値に応じ、運用モードおよび省電力モードのいずれかを示すモード信号を生成する。
例えば、モード信号生成回路１２は、電圧計１８の値が一定の値よりも小さいとき、省電力モードを示すモード信号を生成し、これ以外のとき、運用モードを示すモード信号を生成する。
さらに、モード信号生成回路１２は、モード信号用ピン１２４および１４６を介して、電源制御回路１４０に対し、モード信号を出力する。
モード信号生成回路１２は、接地用ピン１２６によって接地される（以下、電源回路１４および負荷２０についても同様）。

[電源回路１４]
電源制御回路１４０は、発振器１０から入力されたクロック信号を、電源回路１４のパフォーマンスが最適となるよう分周し、分周したクロック信号に同期して、電源制御回路１４０を制御する。
電源制御回路１４０は、モード信号の種類に応じて、負荷用電源回路１４２の動作を制御する。
例えば、電源制御回路１４０は、モード信号が運用モードであるとき、負荷用電源回路１４２−１〜１４２−ｎが負荷２０−１〜２０−ｎに対して電源を供給するよう制御する。
一方、モード信号が省電力モードであるとき、負荷用電源回路１４２−１〜１４２−ｍ（１≦ｍ≦ｎ；ｍは整数）が負荷２０−１〜２０−ｍへの電源供給を停止するよう制御する。
電源回路１４は、電源用ピン１５２を介して電源を供給される。

[固定抵抗１６]
固定抵抗１６は、第１の電源システム１内の基準電流を決定する。
第１の電源システム１において、大きな固定抵抗１６が用いられるとき、基準電流は小さくなる。

このように、第１の電源システム１は、モード信号生成回路１２からのモード信号に応じて負荷２０への電源供給を制御することによって、省電力化を図る。
しかしながら、第１の電源システム１においては、モード信号に応じて、固定抵抗１６が調整されて基準電流が小さくなったり、発振器１０からの基準クロック信号が低下したりすることはない。
つまり、負荷１８への電源供給が制御されているか否かに関わらず、電源回路１４のパフォーマンスは一定であり、電源回路１４からの漏洩電流は一定である。
したがって、第１の電源システム１において、例えば、モード信号生成回路１２からの信号が省電力モードを示すとき、基準電流が小さくなり、基準クロック信号が低下するよう調整されることによって、電源回路１４からの漏洩電流が小さくなることが望ましい。
以下に説明する本発明に係る第２の電源システム２は、このような要望にしたがって、第１の電源システム１が改良されたものである。

[本発明に係る電源システム]
図２は、第２の電源システム２の構成を例示する図である。
図２に示すように、第２の電源システム２は、発振器１０、モード信号生成回路１２、電源回路１４、固定抵抗１６、電圧計１８、負荷２０−１〜２０−ｎ、固定抵抗２２およびＦＥＴ（Field Effect Transistor；電界効果トランジスタ）２４から構成される。
ＦＥＴ２４は、例えば、ｎ型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor FET；金属酸化膜形ＦＥＴ）などであって、電圧が付加されることによってオン−オフを切り替える機能を備える電子部品である。
なお、ＦＥＴ２４は、ＮＰＮ型トランジスタなどに置換することができる。

モード信号生成回路１２は、モード信号用ピン１２４を介して、電源制御回路１４０およびＦＥＴ２４に対し、モード信号を出力する。
入力されたモード信号に応じ、電源制御回路１４０およびＦＥＴ２４は制御される。
例えば、電源制御回路１４０は、モード信号が運用モードであるとき、負荷用電源回路１４２−１〜１４２−ｎが負荷２０−１〜２０−ｎに対して電源を供給するよう制御されるとともに、ＦＥＴ２４は、ドレイン（Ｄ）−ソース（Ｓ）間の導通がオンになるよう制御される。
ＦＥＴ２４のドレイン−ソース間の導通がオンになることによって、第２の電源システム２の基準電流は、固定抵抗１６および２２によって決定される。
つまり、基準抵抗は、固定抵抗１６および２２の合成抵抗となる。
例えば、固定抵抗１６が２００ｋΩであり、固定抵抗２２が２００ｋΩであるとき、基準電流は、固定抵抗１６および２２の合成抵抗１００ｋΩによって決定される。

一方、電源制御回路１４０は、モード信号が省電力モードであるとき、負荷用電源回路１４２−１〜１４２−ｍが負荷２０−１〜２０−ｍへの電源供給を停止するよう制御されるとともに、ＦＥＴ２４は、ドレイン−ソース間の導通がオフになるよう制御される。
ＦＥＴ２４のドレイン−ソース間の導通がオフになることによって、基準電流は、固定抵抗１６のみによって決定される。
このように決定された基準電流の大きさに応じて、発振器１０は、生成するクロック信号を調整する。

このように、第２の電源システム２は、モード信号に応じて、負荷用電源回路１４２をオン−オフするよう電源制御回路１４０を制御するとともに、ドレイン−ソース間の導通をオン−オフするようＦＥＴ２４を制御する。
さらに、ＦＥＴ２４の制御により決定された基準電流の大きさに応じて、発振器１０は、生成するクロック信号を調整する。

例えば、第２の電源システム２は、モード信号生成回路１２からの信号が省電力モードを示すとき、電源制御回路１４０によって負荷２０−１〜２０−ｍへの電源供給を停止することによって、省電力化を図る。
さらに、第２の電源システム２は、ＦＥＴ２４によって固定抵抗２２の接地を切り替えることによって、基準電流を低下させ、発振器１０からのクロック信号を低下させ、電源回路１４のパフォーマンスを低下させ、電源回路１４の漏洩電流を少なくすることができる。

第１の電源システムの構成を例示する図である。本発明に係る第２の電源システムの構成を例示する図である。

符号の説明

１・・・第１の電源システム
１０・・・発振器
１２・・・モード信号生成回路
１２０・・・クロック信号用ピン
１２２・・・基準電流用ピン
１２４・・・モード信号用ピン
１２６・・・接地用ピン
１４・・・電源回路
１４０・・・電源制御回路
１４２・・・負荷用電源回路
１４４・・・クロック信号用ピン
１４６・・・モード信号用ピン
１４８・・・基準抵抗用ピン
１５０・・・出力用ピン
１５２・・・電源用ピン
１５４・・・接地用ピン
１６・・・固定抵抗
１８・・・電圧計
２０・・・負荷
２００・・・入力用ピン
２０２・・・接地用ピン
２・・・第２の電源システム
２２・・・固定抵抗
２４・・・ＦＥＴ

Claims

抵抗器に流れる電流値に応じて、所定の電力を消費する第１のモード、または、前記第１のモードにおいてより少ない電力を消費する第２のモードを設定する制御回路と、
前記電流値に応じて、クロック信号を生成する信号生成回路と、
前記第１のモードまたは第２のモードで動作し、前記クロック信号に応じた性能で電力を消費する電子回路と、
前記モード設定を受けて、前記第１のモードにおいて、前記抵抗器を、前記電子回路が、所定の電力を消費する値とし、前記第２のモードにおいて、前記抵抗器を、前記電子回路が、第１のモードにおいてより少ない電力を消費する値とする抵抗値変更回路と
を有する電子装置。