JP2010066337A - パターンデータ作成方法、マスク作成方法、半導体装置の製造方法、パターン作成方法及びプログラム - Google Patents

Abstract

【目的】図形パターンのサイズが描画した後に図形パターンに寸法変動を引き起こす現象の影響範囲と同程度の場合や十分に大きい場合でも、寸法変動を高精度に補正する方法を提供することを目的とする。
【構成】パターンデータ作成方法は、設計寸法で定義される図形パターンの辺上に代表点を設定する工程（Ｓ１０２）と、電子ビームを用いて露光用マスク基板に図形パターンを描画した後にかかる図形パターンに生じる寸法変動を補正するための代表点の補正量を未知数とする方程式を用いて、方程式を解くことで代表点の補正量を求める工程（Ｓ１０４）と、補正量が補正された代表点が該当する辺上に位置するように図形パターンの寸法をリサイズする工程（Ｓ１０６）と、を備えたことを特徴とする。本発明によれば、図形のサイズが現象の影響範囲と同程度の場合や十分に大きい場合でも、これらに起因した寸法変動を高精度に補正することができる。
【選択図】図１

Description

本発明は、パターンデータ作成方法、マスク作成方法、半導体装置の製造方法、パターン作成方法及びプログラムに係り、例えば、荷電粒子ビームを用いて試料にパターンを描画する描画装置に用いられる描画データに定義される図形パターンのデータを作成する装置および方法等に関する。

ＬＳＩの世代は２−３年毎に１世代すすんでいる。まもなく最小線幅４５ｎｍ以下のデバイスも製造され、従来よりもさらに高い寸法均一性が要求される。ＩＴＲ２００６（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄ Ｍａｐ ２００６）によれば、ゲートの寸法均一性はハーフピッチ（ＨＰ）３２ｎｍ及び２２ｎｍのＬＳＩで１．３ｎｍ及び０．９ｎｍが要求されている。

ＬＳＩを製作する際は、マスク描画装置などを用いて、まず露光用マスクを作成する。そして、次に、光スキャナやステッパを用いて、露光用マスク上のパターンをシリコンウェハ（Ｓｉウェハ）上のレジストに転写する。その後、現像、エッチング等の各種行程を経て、１層のパターンを作成する。このようなパターン作成行程を数１０回、繰り返してＬＳＩが製造される。ここで、ＳｉウェハやＳｉウェハにパターンを形成するための露光用マスクの製造時には、寸法精度を劣化させる多くの要因がある。長距離のローディング効果、マイクロローディング効果、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学機械研磨）による効果及びフレア（ｆｌａｒｅ）による効果などはその例である。

長距離のローディング効果は、露光用マスク基板にパターンを描画した後やＳｉウェハにパターンを露光した後に行なわれるドライエッチング時に生じる現象である。露光用マスク製造時で言えば、ドライエッチングは、レジストを電子ビームで露光し、レジストを現像してレジストパターンを生成した後、レジストパターンをマスクとして下層の膜を、プラズマを利用してエッチングする行程である。半導体装置製造時で言えば、ドライエッチングは、光ステッパ等を用いてレジストを露光し、レジストを現像してレジストパターンを生成した後、レジストパターンをマスクとして下層の膜を、プラズマを利用してエッチングする行程である。この製造工程ではエッチングの副生成物の発生量が露出した下層の面積（すなわちパターン密度）に依存して変化し、この複生成物の量に依存してエッチング速度が変化するためエッチングされる寸法が変化する現象である。周辺数ｃｍの領域内に存在する図形寸法が数ｎｍ〜数１０ｎｍ変化する。このようなグローバルな範囲で寸法変動が生じる。

マイクロローディング効果は、上述したドライエッチング時に生じる狭い範囲（ローカルな範囲）の現象である。これは、影響範囲が数１００ｎｍと上述したローディング効果よりも小さく、ローカルな範囲で寸法変動が生じる。マイクロローディング効果に起因する寸法変動についても上述したローディング効果と同様、露光用マスク製造時および半導体装置製造時で生じることになる。

ＣＭＰによる効果は、ＣＭＰ工程時に寸法変動が生じる現象である。これは、影響範囲が数μｍのグローバルな範囲で寸法変動が生じる。ＣＭＰに起因する寸法変動は、半導体装置製造時に生じる。

フレアは、出来上がった露光用マスクを使ってＳｉウェハ上にパターンを形成する段階において、光ステッパでマスク上のパターンをＳｉウェハに転写する場合に生じる現象である。これは、マスクやレンズの表面の粗さによって乱反射した光によって生じる寸法変動であり、パターンが密な場所があった場合、そこから数ｍｍ以内に存在する他の図形の寸法を数ｎｍ〜数１０ｎｍ程度変動させる。この現象はＡｒＦ（アルゴンフロライド）エキシマレーザ（波長１９３ｎｍ）を利用する現在主流の光転写装置或いはスキャナだけではなく、将来利用されると予想されるＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａ Ｖｉｏｌｅｔ）領域の波長を利用する転写装置（ＥＵＶステッパ）でも生じる現象である。

その他に、レジストの現像でもローディング効果が生じ、パターンの粗密に依存して寸法が変化しうる。

これらの現象の共通点は、ある場所の図形（図形パターン）が周辺σの距離にある周辺の図形の寸法に影響を与えるというものである。ここでは、この距離を影響範囲（相互作用距離）と呼ぶ。プロセス用装置やリソグラフィ装置の改良のみで、これらの寸法変動による誤差を低減させるのは難しい。そのため、パターン密度を利用した補正方法が提案されている（例えば、特許文献１参照）。しかし、特許文献１のモデルは将来のＬＳＩの製造に充分な高い精度を実現することは困難である。なぜなら、この方法は補正前のパターン密度のみを利用するものであり、補正後にパターン密度が変化することを顧慮しないからである。この従来の方法を繰り返し適用する以下のような方法（イタレーション法）もありうる。従来法で近似的な解を求めた後、（１）図形を縮小する。次に、（２）図形間の隙間を埋める。そして、（３）近似的な補正の後の正確なパターン密度を求める。そして、（４）補正誤差を算出する。その後、（５）この誤差から近似的な補正量を算出する。さらに、（６）上述した（１）の工程から（５）の工程までを補正後の誤差が許容値以下になるまで繰り返す。ここで、（２）の工程は（３）の工程によって補正後の正確なパターン密度を算出するために必要な工程である。しかし、この方法は図形の縮小、隙間の埋め込みなど時間のかかる計算を繰り返し行うことが必要となる。そのため、より正確でありかつより高速に計算できる補正方法が将来必要となる。この問題を解決するべく、寸法誤差を補正する方法が提案されている（例えば、特許文献２参照)。特許文献２の方法の特徴は元のパターンの密度と補正後のパターンの密度を考慮し高精度に補正する点であり、これは、新しく導入したふたつの量、すなわち“図形辺の寄与”と“頂点調整項”を利用して実現される。さらに、この方法は高速計算が可能である。この方法では、寸法補正量が積分方程式を解くことによってえられ、図形の縮小や図形の隙間の埋め込みなどを繰り返す必要がないからである。この方法では、寸法変動はパターン密度によって生じ、図形そのものからの影響ではないとするモデルに基づいている（パターン密度モデル）。しかし、パターン密度モデルを用いているため、この方法は、図形サイズが上述した現象の影響範囲よりも十分に小さい場合に成り立つが、図形のサイズが上述した現象の影響範囲と同程度の場合や図形のサイズが上述した現象の影響範囲よりも十分に大きい場合には適用することは困難となる。
特開２００３−０４３６６１号公報 特開２００７−２４９１６７号公報

以上のように、図形パターンのサイズが、フレア、ローディング効果、マイクロローディング効果或いはＣＭＰといった図形パターンを描画装置で描画した後に図形パターンに寸法変動を引き起こす現象の影響範囲と同程度の場合や図形のサイズがこれらの現象の影響範囲よりも十分に大きい場合には、高速で補正量を求めることが困難であった。

そこで、本発明は、図形パターンのサイズが図形パターンを描画装置で描画した後に図形パターンに寸法変動を引き起こす現象の影響範囲と同程度の場合や十分に大きい場合でも、寸法変動を高精度に補正する装置および方法を提供することを目的とする。

本発明の一態様のパターンデータ作成方法は、
設計寸法で定義される図形パターンの辺上に代表点を設定する工程と、
荷電粒子ビームを用いて露光用マスク基板に図形パターンを描画した後に図形パターンに生じる寸法変動を補正するための代表点の補正量を未知数とする方程式を用いて、方程式を解くことで代表点の補正量を求める工程と、
補正量が補正された代表点が辺上に位置するように図形パターンの寸法をリサイズし、リサイズされた図形パターンのパターンデータを出力する工程と、
を備えたことを特徴とする。

また、図形パターンに生じる寸法変動には、ローディング効果に起因する寸法変動とマイクロローディング効果に起因する寸法変動と化学機械研磨（ＣＭＰ）に起因する寸法変動とフレアに起因する寸法変動との少なくとも１つが含まれる。

また、方程式には、線積分を行なう積分項が含まれるようにすると好適である。

そして、図形パターンの同じ辺上に複数の代表点が設定された場合に、同じ辺上でも代表点によって求まる補正量が異なる場合があることを特徴とする。

また、本発明の一態様のマスク作成方法は、
設計寸法で定義される図形パターンの辺上に代表点を設定する工程と、
荷電粒子ビームを用いて露光用マスク基板に図形パターンを描画した後に図形パターンに生じる寸法変動を補正するための代表点の補正量を未知数とする方程式を用いて、方程式を解くことで代表点の補正量を求める工程と、
補正量が補正された代表点が辺上に位置するよう記図形パターンの寸法をリサイズする工程と、
リサイズされた寸法で露光用マスクを作成する工程と、
を備えたことを特徴とする。

また、本発明の一態様の半導体装置の製造方法は、
前述のマスク作成方法により作成された露光用マスクを用いて図形パターンを基板上に形成する工程と、
を備えたことを特徴とする。

また、本発明の一態様のパターン作成方法は、
設計寸法で定義される図形パターンの辺上に代表点を設定する工程と、
荷電粒子ビームを用いて露光用マスク基板に図形パターンを描画した後に図形パターンに生じる寸法変動を補正するための代表点の補正量を未知数とする方程式を用いて、方程式を解くことで代表点の補正量を求める工程と、
補正量が補正された代表点が辺上に位置するように図形パターンの寸法をリサイズする工程と、
リサイズされた寸法で作成された露光用マスクを用いて図形パターンを基板上に形成する工程と、
を備えたことを特徴とする。

また、本発明の一態様のコンピュータに実行させるためのプログラムは、
設計寸法で定義される図形パターンのパターンデータを記憶装置に記憶する記憶処理と、
記憶装置からパターンデータを読み出し、設計寸法で定義される図形パターンの辺上に代表点を設定する設定処理と、
荷電粒子ビームを用いて露光用マスク基板に図形パターンを描画した後に図形パターンに生じる寸法変動を補正するための代表点の補正量を未知数とする方程式を用いて、方程式を解くことで代表点の補正量を求める補正量演算処理と、
補正量が補正された代表点が辺上に位置するように図形パターンの寸法をリサイズするリサイズ処理と、
リサイズされた図形パターンのパターンデータを出力する出力処理と、
を備えたことを特徴とする。

本発明によれば、図形のサイズがフレア、ローディング効果、マイクロローディング効果或いはＣＭＰといった現象の影響範囲と同程度の場合や図形のサイズがこれらの現象の影響範囲よりも十分に大きい場合でも、これらに起因した寸法変動を高精度に補正することができる。その結果、最終的に得られる半導体装置をより高精度なパターン寸法に近づけることができる。

実施の形態１．
図１は、実施の形態１におけ半導体装置の製造方法の要部工程を示すフローチャート図である。図１において、半導体装置の製造方法は、代表点設定工程（Ｓ１０２）と補正量演算工程（Ｓ１０４）とリサイズ工程（Ｓ１０６）とマスク作成工程（Ｓ１０８）とＬＳＩ製作工程（Ｓ１１０）といった一連の工程を実施する。また、ＬＳＩ製作工程（Ｓ１１０）は、その内部工程として、パターンの転写（露光）工程と、現像工程と、エッチング工程と、薄膜形成工程と、化学機械研磨（ＣＭＰ）工程といった１層分のパターンをウェハ上に形成するまでの各工程を備えている。ここで、パターンデータ作成方法は、かかる工程のうち、代表点設定工程（Ｓ１０２）と補正量演算工程（Ｓ１０４）とリサイズ工程（Ｓ１０６）によって成り立つ。マスク作成方法は、かかる工程のうち、代表点設定工程（Ｓ１０２）と補正量演算工程（Ｓ１０４）とリサイズ工程（Ｓ１０６）とマスク作成工程（Ｓ１０８）によって成り立つ。また、パターン作成方法は、かかる工程のうち、代表点設定工程（Ｓ１０２）と補正量演算工程（Ｓ１０４）とリサイズ工程（Ｓ１０６）とマスク作成工程（Ｓ１０８）とＬＳＩ製作工程（Ｓ１１０）によって成り立つ。或いは、マスク作成方法は、かかる工程のうち、代表点設定工程（Ｓ１０２）と補正量演算工程（Ｓ１０４）とリサイズ工程（Ｓ１０６）とマスク作成工程（Ｓ１０８）によって成り立つ。

図２は、実施の形態１におけるプロセスに起因した寸法変動の一例を示す図である。図２において、設計寸法の図形１０（設計パターン）が、フレア、ローディング効果、マイクロローディング効果或いはＣＭＰといったプロセス（製造工程）に起因した現象の影響で、半導体装置上では図形１１のように寸法変動してしまう。設計パターンとなる図形１０の辺上の複数の代表点３０は、それぞれ代表点３２へと移動し、図形の寸法は変動してしまう。実施の形態１ではかかる寸法変動を補正するために、図形１０をリサイズしたパターンを作成する。

図３は、実施の形態１における補正後のパターンの一例を示す図である。実施の形態１では、補正前の図形１０（設計パターン）の辺上の複数の代表点３０の補正量を演算することで図３に示すような補正後の複数の代表点３４の位置を求める。その複数の代表点３４を用いて補正後の図形１２（補正後のパターン）を作成する。まずは、代表点３０の補正量を演算するための演算手法について以下に説明する。

実施の形態１では、後述する適切なモデルを用い、これによって、「図形サイズが上述した現象の影響範囲よりも十分に小さい」といったの限定条件は必要なくなる。言い換えれば、図形のサイズがフレア、ローディング効果、マイクロローディング効果或いはＣＭＰといった現象の影響範囲と同程度の場合および図形のサイズがこれらの現象の影響範囲よりも十分に大きい場合においてでも補正が可能なモデルを用いる。実施の形態１では、かかるモデルをパターンベースモデルと呼ぶ。パターンベースモデルでは、図形の辺がプロセスを経て移動し、その移動量はパターン密度ではなく図形そのものの影響で決定されるというモデルである。ここでのプロセスとは、露光用マスク製造時における露光用マスク基板に図形パターンを描画装置で描画した後の現像及びエッチングの各工程を含む製造工程と出来上がった露光用マスクを使ってＳｉウェハに露光する露光工程、現像工程、エッチング工程、及びＣＭＰ工程の各工程を含む１層分の回路を製造する際の各種製造工程を示している。

まずベクトルの記述方法について説明しておく。ＬＳＩ内での図形の位置（ｘ，ｙ）など、２次元のベクトルを、ｘのように斜体で記述する記述方法がある。すなわちｘ＝（ｘ，ｙ）である。以下では特に断りのないかぎりこのようなベクトルの記述法を使用する。
上述したパターンベースモデルによれば、ある場所ｘ’＝（ｘ’，ｙ’）に存在する微小面積ｄｘ’が、場所ｘに存在する辺をγ_ｄ ^＊ｇ（ｘ−ｘ’）ｄｘ’だけ移動させる。ここで、ｇ（ｘ−ｘ’）は、図形起因で生じる寸法変動に関する関数であり、γ_ｄ ^＊は、図形に依存する寸法変動パラメータである。寸法変動パラメータγ_ｄ ^＊は、辺の移動の最大値である。プロセスで生じる最大の寸法変動量γ_ｄは２γ_ｄ ^＊で表される。実施の形態１では、パターンベースモデルに基づく補正量に関する積分方程式を導く。導出には摂動法を用いる、すなわち、補正量が充分小さいとして、正確な補正方程式を補正量Δｌ^＊（ｘ）について２次まで展開して積分方程式を得る。

得られる方程式は“図形辺の寄与”と“頂点調整項”に相当する項を含む。実施の形態１では、この方程式の解を１次元のラインアンドスペースに適用して、関数ｇ（ｘ）がガウス関数である条件で、数値計算により、精度を確認する。ある種製造工程で寸法変動を生じさせる現象の影響範囲をσとすると、図形サイズが２０ｎｍ、γ_ｄ（＝２γ_ｄ ^＊）＝２０ｎｍ、σ＝５００ｎｍの場合、補正精度が０．１ｎｍ以下に抑えられることが解る。さらに図形寸法、γ_ｄとσが同程度の場合でも（図形サイズが２０ｎｍ、γ_ｄ（＝２γ_ｄ ^＊）＝２０ｎｍ、σが２０ｎｍ程度）補正精度が０．９ｎｍ以下に抑えられることを確認する。これは図形寸法とσの関係に関わらず、本方法が広い範囲に適用できることを示すものであり、また、本方法が将来のＬＳＩの製造に適用可能な高い精度を有することが解る。

従来のパターン密度モデルによる方法では、寸法変動はパターン密度によって生じ、図形そのものからの影響ではないとするモデルに基づいている。このモデルには次のような基本的な限界、問題がある。例えば、サイズがΔ×Δのちいさな領域Ｒがあり、その中にサイズが（Δ／２）×Δの矩形（長方形或いは正方形）があったとする。図形が領域Ｒの右にある場合と左にある場合を考える。パターン密度モデルによれば、どちらの場合も領域Ｒ内でのパターンの密度は同じなので、同じだけの寸法変動を周辺に与えることになる。しかし、図形の位置は異なるので、寸法変動の影響は異なるはずである。これは矛盾であり、パターン密度モデルの限界を示す一例となる。

実施の形態１では、パターン密度モデルが持つ限界を持たないモデルを使う。このモデルは次のようなものである。（１）あるプロセスによって、図形辺上の点の位置xが寸法変動量δｌ^＊（ｘ）だけ移動する。（２）位置ｘに存在する点の移動は辺に垂直である。（３）寸法変動量δｌ^＊（ｘ）は次の式（１）で表される。

ここで、式（１）の右辺第１項は図形に依存して辺上の位置ｘが移動する量を示す。式（１）の右辺第２項は位置のみに依存して辺が移動する量を表す。積分は、マスク或いはウェハ上のすべての図形について行なう。関数ｇ（ｘ−ｘ’）は位置ｘ’にある図形上の点が他の位置ｘにあたえる影響の位置依存性を示す。積分領域を示す「ｐａｔｔｅｒｎ」はかかるプロセスの影響範囲σ内に位置するすべてのパターンを示す。また関数ｇ（ｘ）は次の式（２）に示すように規格化されているとする。

かかる条件下で、式（１）における寸法変動パラメータγ_ｄ ^＊は図形のみに依存する辺の移動量の最大値となる。プロセスによる図形寸法の変化の最大値γ_ｄは２γ_ｄ ^＊で表される。位置依存の関数ｆ（ｘ）は最大値が１となるよう規格化され、位置に依存する寸法変動パラメータγ_Ｐ ^＊は位置のみに依存する辺の移動量の最大値とする。寸法変動の特性はプロセスやリソグラフィ装置によるものなので、関数ｇ（ｘ）及び関数ｆ（ｘ）は装置（或いは機種）によって決定すべきものとなる。以下、実施の形態１では、内容の理解をし易くするために、プロセスによる寸法変動は図形の寸法を大きくし、その寸法変動の補正は図形を小さくするものとする。また、逆に、プロセスが図形の寸法を小さくする場合には、寸法変動パラメータγ_ｄ ^＊および寸法変動パラメータγ_Ｐ ^＊を符号がマイナスとなる値にすることによって、同様に成り立つ。

ここでσ_ｄとσ_Ｐを導入する。σ_ｄは図形が他の図形に影響を与える距離であり、σ_Ｐは関数ｆ（ｘ）が最大値を取る場所からゼロになる場所までの距離である。

図４は、実施の形態１における図形上の点の補正量の一例を示す図である。図４において、補正前の図形１０の辺上の一点の位置をｘとする。図４に示すように、その位置を図形１０の内側にΔｌ^＊（ｘ）だけ移動させることで図形１２のように補正するものとすると、補正後の位置ｘ_Ｃは次の式（３）で表される。

ここで、ｎ（ｘ）は図形１０の内側に向いた単位ベクトルである。プロセスは寸法変動量δｌ^＊（ｘ_Ｃ）だけ位置ｘをｎ（ｘ）が示す方向と逆の方向に移動させる。ここで、次の式（４）が成立するとき、図形１０の辺上の点はプロセスの後、設計位置となる。

式（４）に式（１）を代入すると、次の式（５）を得ることができる。

ここで、積分の領域はＬＳＩパターン内の補正後の未知の図形ＦｉｇｓＣとする。ここで、式（５）では注意すべき点がふたつある。ひとつは積分領域ＦｉｇｓＣが元の図形１０ではなく補正後の図形１２であること。そのため、ＦｉｇｓＣ自身が未知の補正量Δｌ^＊（ｘ）を含んでいる。もうひとつは、ｘ_Ｃはｘと異なり、式（３）の関係を持つことである。これらふたつの点により、方程式（５）を解くことが難しくなる。そこで、実施の形態１では、以下に説明するように方程式（５）を修正し、解き安くする。

図５は、実施の形態１における図形の補正の仕方を説明するための概念図である。
図５において、補正後の図形１２は、（１）元の図形１０（ＦｉｇＯ）と（２）補正後の図形１２との辺に沿った差分図形１６（ＦｉｇＥ）（図５では１６ａ〜１６ｄで示す）と（３）（２）で生じる重複した重なり領域を排除するためのコーナでの図形１８（ＦｉｇＣｏｎｅｒ）（図５では１８ａ〜１８ｄで示す）とによって表される。図５に示すこれらの図形を利用すると、式（５）は次の式（６）のように表現することができる。

式（６）右辺の第３項は、全ての差分図形１６（ＡｌｌＦｉｇＥ）のｘ’についての積分を表す。また、式（６）右辺の第４項は、式（６）右辺の第３項で積分領域とした全差分図形１６（ＡｌｌＦｉｇＥ）の全角部（頂点部）の図形１８（ＡｌｌＦｉｇＣｏｒｎｅｒ）のｘ’についての積分を表す。ここで、関数Ｑ（ｘ_Ｃ）と関数Ｒ（ｘ_Ｃ）と関数Ｓ（ｘ_Ｃ）と関数Ｆ（ｘ_Ｃ）とを次の式（７−１）〜式（７−４）のように定義する。

式（７−１）〜式（７−４）を用いることで式（６）を以下の式（８）に変形することができる。

また、ｘ_Ｃとｘの関係は、上述した式（３）で示されるので、関数Ｑ（ｘ_Ｃ）は、以下の式（９）で表される。

ここで、補正量Δｌ^＊（ｘ）が十分に小さい場合に、Δｌ^＊（ｘ）^２の項までテーラ展開すると、式（９）の積分項内の関数ｇ（ｘ＋ｎ（ｘ）Δｌ^＊（ｘ）−ｘ’）は、次の式（１０）のように示すことができる。

また、上述した式において、次の式（１１−１）に示す演算は、ベクトルαとベクトルβの内積を示す。すなわち、α_ｘβ_ｘ＋α_ｙβ_ｙを示す。また、以下で新たに示す式についても同じである。また、上述した式における記号∇は、以下の式（１１−２）で定義される。また、式（１１−１）に示す演算及び式（１１−２）で定義される記号∇については、これ以降で示す式についても同様である。

式（１０）を用いると、関数Ｑ（ｘ_Ｃ）は、以下の式（１２）で定義することができる。

ただし、式（１２）において、関数Ｑ_０（ｘ）、Ｑ_１（ｘ）及びＱ_２（ｘ）は、以下の式（１３−１）〜式（１３−３）のように定義する。

位置依存の項を示す式（８）の第５項の関数Ｆ（ｘ_Ｃ）についても、関数Ｑ（ｘ_Ｃ）と同様、補正量Δｌ^＊（ｘ）が十分に小さいとして、Δｌ^＊（ｘ）^２の項までテーラ展開すると、以下の式（１４−１）で示すことができる。但し、式（１４−１）において、関数Ｆ_０（ｘ）、Ｆ_１（ｘ）及びＦ_２（ｘ）は、以下の式（１４−２）〜式（１４−４）のように定義する。

次に、差分図形の項を示す式（８）の第３項の関数Ｒ（ｘ_Ｃ）は、関数Ｑ（ｘ_Ｃ）と同様、式（３）を用いて、式（７−２）を以下の式（１５）に変形することができる。

図６は、図５の差分図形を示す図である。図６において、ある１つの差分図形１６ａについて、差分図形内で補正前の図形辺２４と補正後の図形辺とにはさまれる微小部分２５（ｄＦｉｇＥ）を考える。この微小部分２５における辺２４上の中点の位置をｘ_ｍとする。そして、かかる中点の位置ｘ_ｍの補正方向を示す局所的なベクトルｎ（ｘ_ｍ）に加えて、ベクトルｑ（ｘ_ｍ）を導入する。ベクトルｑ（ｘ_ｍ）は辺２４に沿った単位ベクトルである。かかる場合に、中点ｘ_ｍ周辺における任意の位置ｘ’は次の式（１６）で表すことができる。

関数Ｒ（ｘ_Ｃ）における微小部分２５（ｄＦｉｇＥ）の寄与は、式（１６）を用いて次の式（１７）のように表すことができる。

ここで、ｄＥｄｇｅは、ｕについて辺２４上、ベクトルｑ（ｘ_ｍ）方向の積分範囲を表す。そして、ｔについてベクトルｎ（ｘ_ｍ）方向への積分範囲は０からΓ＝Δｌ^＊（ｘ）である。ｔの最大値は補正量Δｌ^＊（ｘ）なので、ｔとΔｌ^＊（ｘ）とは同程度に小さい。式（１７）の積分内をｔ或いはΔｌ^＊（ｘ）について１次まで展開することにより、式（１７）は次の式（１８）のように近似することができる。

式（１８）をｔについて積分することで、次の式（１９−１）が得られる。但し、式（１９−１）において、関数Ｒ_１ ^＋（ｘ，ｘ’_ｍ，ｕ）、関数Ｒ_２ａ ^＋（ｘ，ｘ’_ｍ，ｕ）、及び関数Ｒ_２ｂ ^＋（ｘ，ｘ’_ｍ，ｕ）は、以下の式（１９−２）〜式（１９−４）のように定義する。

式（１９−１）〜式（１９−４）は、１つの差分図形１６ａ内部の微小辺についての表現であり、これをすべての差分図形１６ａ〜１６ｄのすべての辺、およびＬＳＩの設計パターン設計に存在するすべての図形に適用すると次の式（２０−１）のように表すことができる。但し、式（２０−１）において、関数Ｒ_１（ｘ−ｘ’）、関数Ｒ_２ａ（ｘ−ｘ’，ｘ）、及び関数Ｒ_２ｂ（ｘ−ｘ’，ｘ’）は、以下の式（２０−２）〜式（２０−４）のように定義する。また、ｕに関する積分は元の図形の辺についての線積分である。

図７は、実施の形態１における頂点部分の重なりを示す図である。図７では、図形の頂点の角度が９０度とは限らないので（差分図形が９０度で重なるとは限らないので）、一般化した図形で示している。図７では、設計寸法での補正前の図形４２と補正後の図形４４とこれらの差分図形４６を示している。差分図形４６では、各辺に沿った複数の差分図形を一体で示すように簡略化して示している。角部の重複した部分をＱで示している。そして、複数の差分図形のうち、隣り合う差分図形４６ａ，４６ｄ（図５の例では、例えば、差分図形１６ａと差分図形１６ｂ）は、角部（頂点部分）で重なる。そのため、このまま、各差分図形について演算しただけでは角部の重複した部分（図５で示した差分図形１６ａと差分図形１６ｂの場合には図形１８ｄが相当する）について２重に演算されてしまう。そこで、実施の形態１では、かかる重複部分について関数Ｓ（ｘ_Ｃ）を用いて調整する。関数Ｓ（ｘ_Ｃ）についても上述した関数Ｑ（ｘ_Ｃ）等の処理と同様の処理を行なえば、Δｌ^＊（ｘ）の２次の項までテーラ展開することにより、以下の式（２１−１）のように示すことができる。但し、式（２１−１）において、関数ＣＡＴ（ｘ_ｉ）は、以下の式（２１−２）のように定義する。また、θ_ｉは、頂点の角度を示す。

ここで、関数ＣＡＴ（ｘ_ｉ）は図４に示す２つの差分図形の重なり部分Ｑの面積にあたる。

以上説明した式を用いて、上述した補正方程式（５）は、補正量Δｌ^＊（ｘ）が十分に小さいとして、Δｌ^＊（ｘ）^２の項までテーラ展開して、次の方程式（２２）のように変形される。但し、式（２２）において、関数Ｑ_０（ｘ）、Ｑ_１（ｘ）及びＱ_２（ｘ）は、上述した式（１３−１）〜式（１３−３）のように定義する。関数Ｆ_０（ｘ）、Ｆ_１（ｘ）及びＦ_２（ｘ）は、上述した式（１４−２）〜式（１４−４）のように定義する。関数Ｒ_１（ｘ−ｘ’）、関数Ｒ_２ａ（ｘ−ｘ’，ｘ）、及び関数Ｒ_２ｂ（ｘ−ｘ’，ｘ’）は、上述した式（２０−２）〜式（２０−４）のように定義する。関数ＣＡＴ（ｘ_ｉ）は、上述した式（２１−２）のように定義する。

以上のように、上述した式（５）は、Δｌ^＊（ｘ）が小さいとして摂動法を利用し、Δｌ^＊（ｘ）について２次の項までテーラ展開することにより、方程式（２２）を得ることができる。ここで、式（２２）の右辺に現われるＡｌｌＥｄｇｅｓを範囲とする積分項は、該当するすべての図形の辺上でのｘ’についての線積分を表す。また、式（２２）の右辺第７項の累積和Σは、該当するすべての図形のコーナ（頂点、あるいは角部ともいう）に関する関数の和を表す。ｉは、各角部を示す。また、式（１３−１）〜式（１３−３）で定義された関数Ｑ_０（ｘ）、Ｑ_２（ｘ）及びＱ_３（ｘ）の積分領域ＦｉｇｓＯは、ＬＳＩパターン内のすべてのオリジナル（補正前）の図形が積分領域であることを示す。

次に、方程式（２２）を解いて、補正量Δｌ^＊（ｘ）を求める。以下、方程式（２１）の高精度な数値解を得るための公式を示す。これは、方程式（２２）を簡略化せずに求めるものであり、タイプＲ解と呼ぶことにする。

（タイプＲ）
方程式（２２）は２次元積分に加えて、線積分や累積和（Σを用い項）を含む方程式となっている。しかし、δ関数を利用すれば、線積分及び累積和も２次元積分で表現されるので、線積分と和も２次元積分と同一視して良い。よって、方程式（２２）を非線形２次元積分方程式とみなすことが可能で、この方程式の高精度な解は、以下のようにして求めることができる。以下ではその解を示す。以下、説明を理解し易くするために、関数Ｔ_０（ｘ）、Ｔ_１（ｘ）及びＴ_２（ｘ）を次の式（２３−１）〜式（２３−３）で定義する。

また、補正量Δｌ^＊（ｘ）は、次の式（２４）で示すようにイタレーションの形で表すことができる。

ここで、ｌ_ｎ（ｘ）は、ｎ−１回目のイタレーション後の近似的解である。最初の近似解ｌ_１（ｘ）は、ｂ_１（ｘ）≧０のとき、次の式（２５−１）で、ｂ_１（ｘ）＜０のとき、次の式（２５−２）で、ａ_１（ｘ）＝０のとき、次の式（２５−３）で示される。但し、式（２５−１）〜式（２５−３）において、ａ_１（ｘ）、ｂ_１（ｘ）及びｃ_１（ｘ）は、次の式（２５−４）〜式（２５−６）で定義される。

そして、ｌ_１（ｘ）に続く近似解ｌ_ｎ（ｘ）は以下の式（２６）で得られる。

ここで、式（２６）における関数ｄ_ｎ（ｘ）は、ｂ_ｎ（ｘ）≧０のとき、次の式（２７−１）で、ｂ_ｎ（ｘ）＜０のとき、次の式（２７−２）で、ａ_ｎ（ｘ）＝０のとき、次の式（２７−３）で示される。但し、式（２７−１）〜式（２７−３）において、ａ_ｎ（ｘ）、ｂ_ｎ（ｘ）及びｃ_ｎ（ｘ）は、次の式（２７−４）〜式（２７−６）で定義される。

式（２４）では、ｎを無限としているが、実際の計算では後述のようにｎを２〜５程度とすれば現在必要とされる充分な精度が得られる。将来さらに高い精度が必要になれば、ｎをさらに大きくすれば良い。後述する他の実施の形態でも式（２４）の形の解が示されるが、必要な精度に対応してｎを有限の値とすることは同じである。

次に、タイプＲで示した解と異なり、式（２２）を簡略化して得られる２つの近似解について説明する。これらの近似解をタイプＰ１、Ｑと呼ぶことにする。

まず、式（２２）はγ_ｄ ^＊とΔｌ^＊（ｘ）を含む項からなる。γ_ｄ ^＊とΔｌ^＊（ｘ）は同程度の微小量であるので、γ_ｄ ^＊とΔｌ^＊（ｘ）の組み合わせをΔｌ^＊（ｘ）^ｍγ_ｄ ^＊ｎで表す。そして、大きさの目安ｋを、ｋ＝ｍ＋ｎで定義する。以下では、次数ｋまでの項を考慮し、ｋ＋１以上の項を無視することによって、その方程式（２２）を近似して、解を求める。

（タイプＰ１）
ｋが２以上の項を微少量としてすべて無視すると、式（２２）において次の式（２８）で示す解Δｌ^＊（ｘ）が得られる。この解は、プロセスによって生じる寸法変動のみを補正量として利用する場合に得られる解である。

（タイプＱ）
ｋが３以上の項を微少量としてすべて無視すると、式（２２）は次の式（２９）で示すことができる。この解は、式（２２）の非線形項を無視した線形の積分方程式から得られる。式（２２）におけるパターン密度と角部を演算する項と∇を有する項の影響を含んでいる。

式（２９）の解となる補正量Δｌ^＊（ｘ）は、上述した次の式（２４）で示すようにイタレーションの形で表すことができる。最初の近似解ｌ_１（ｘ）は、次の式（３０）で示される。

そして、ｌ_１（ｘ）に続く近似解ｌ_ｎ（ｘ）は上述した式（２６）で表される。ここで、式（２６）におけるｄ_ｎ（ｘ）は次の式（３１−１）で定義される。但し、式（３１−１）において、近似解ｌ_ｎ−１（ｘ）を用いた際の誤差ε_ｎ（ｘ）は次の式（３１−２）で定義される。

（タイプＰ２）
ここで、他の近似解としてタイプＰ２と呼ぶ解を導入する。この方程式は、以下の式（３２）で表される。これはσが図形のサイズよりも充分大きな極限（σ―＞∞）で従来のパターン密度モデルに一致することが示される。この式自身は従来のパターン密度モデルとは異なるが、この極限操作で一致するという意味で、このP2解を 従来のパターン密度に相当する解と呼ぶ。

図８は、実施の形態１におけるσと図形サイズのパラメータ空間の模式図である。図８において、σと図形サイズは共にγで規格化してある。領域Ｄは補正の後に図形の寸法が負になる、すなわち原理的に補正不可能な領域を示している。領域Ｄに該当するかどうかの閾値となる図形サイズＬｍｉｎは、領域Ｄと他の領域の間の境界であり、以下の式（３３）で大まかに見積もることができる。

図８における領域Ａはσが図形サイズよりも充分大きい領域、領域Ｂは図形サイズがσよりも充分大きい領域を示す。領域ＣはＡからＢへの遷移領域であり、σと図形サイズが同程度の場合の領域である。以下、数値計算で示す結果を先取りして説明すると以下のようになる。タイプＰ１で示した解は、領域Ｂでは、正しい数値解を与えるが、領域Ａでは、正しい数値解を得えない。逆に、タイプＰ２で示した解は、領域Ａでは正しい数値解を与えるが、領域Ｂでは正しい数値解を得えない。一方、タイプＱ、Ｒで示した解は、Ａ、Ｂ及びＣの各領域で高い精度を与える。

まず、方程式（２２）を単純化せずに導いた解Ｒの精度を、近似解Ｐ１、Ｐ２とＱとともに評価する。
図９は、実施の形態１における補正精度の評価を行った１次元のパターンを示す図である。図９における評価パターン７２では、右側にサイズｗのライン＆スペースパターンを配置し、左側には図形を配置しない。プロセスによって生じる図形辺の移動は誤差δε^＊（ｘ）を用いて以下の式（３３）で計算することができる。なお１次元のパターンで位置はスカラー量となるのでベクトルとしての斜体文字を用いた記述をせずｘとスカラーの記述をした。以下でも同様に記述する。

また、図形辺の誤差δε^＊（ｘ）は、図形の右辺側と左辺側で生じるので、右辺側の位置をｘ_Ｒ、左辺側の位置をｘ_Ｌとして、右辺側の図形辺の誤差をδε^＊（ｘ_Ｒ）と示す。また、左辺側の図形辺の誤差をδε^＊（ｘ_Ｌ）と示す。その場合に、図形の寸法誤差δλ（ｘ）は次の式（３５−１）で表され、位置に依存した位置誤差δπ（ｘ）は次の式（３５−２）で表される。また、解の評価にあたって、関数ｇ（ｘ）として１次元ガウス関数、式（３５−３）、を利用する。また、ｆ（ｘ）は簡単のために、ゼロとする。

図１０は、実施の形態１におけるタイプＲで示した解によって得られる寸法補正精度の一例を示す図である。
図１１は、実施の形態１におけるタイプＱで示した解によって得られる寸法補正精度の一例を示す図である。
図１０，１１において、γ_ｄ ^＊＝１０ｎｍ（γ_ｄ＝２０ｎｍ）、ｗ＝２０ｎｍ、及びσ＝５００ｎｍの条件下で、タイプＲ、Ｑの解によって得られる寸法補正精度を示している。どちらの場合でも補正精度は繰り返しにより、補正誤差はゼロに近づくことがわかる。

図１２は、図１０，１１の条件下でタイプＰ１、Ｐ２，Ｑ、及びＲの解を利用した時の寸法補正誤差を示す図である。
図１３は、図１２の寸法誤差のレンジを拡大した図である。
図１２，１３において、タイプＰ２、Ｑ、及びＲについては、イタレーションは５回行った。図１２に示すように、補正をしない場合は９ｎｍ、タイプＰ１解では５ｎｍの寸法誤差が残る。一方、図１２，１３に示すように、タイプＰ２，Ｑ，Ｒすべての解で、補正誤差は０．０１ｎｍ以下に抑えられる。これらの結果は、σが図形サイズに比べて十分に大きい場合に高い精度を与えることを示している。

図１４は、図１０，１１の条件下でのパターン位置精度の一例を示す図である。図１４に示すように、タイプＰ２，Ｑ，Ｒで示す解では、位置の誤差を０．０１ｎｍ以下に抑えていることがわかる。

図１５は、図８の条件Ｉに沿った場合の最大の寸法補正誤差の一例を示す図である。
図１６は、図１５の寸法誤差のレンジを拡大した図である。図８の条件Ｉとは、領域Ｂと領域Ｃを渡る条件である。すなわち、（あ）図形サイズとσとが同程度の大きさである場合と（い）図形サイズがσよりも充分大きい場合とを渡る条件である。図１５，１６において、γ_ｄ ^＊＝１０ｎｍ、σ＝２０ｎｍに固定し、図形サイズｗを２０〜１００ｎｍで変化させた場合の結果を示している。ここでも、タイプＰ２、Ｑ、及びＲで示す解は５回のイタレーションを行った。タイプＰ１での解は最大補正誤差がｗ＝２０ｎｍの時、−４ｎｍの誤差を持つが、ｗ＝５０ｎｍの時には０．１ｎｍ以内に収まっている。また、タイプＱ及びＲで示す解では図形サイズを変化させても補正誤差は最大でもせいぜい０．４ｎｍ程度に抑えることができる。他方、タイプＰ２での解はｗ＝１００ｎｍの時、約２ｎｍの誤差を持つ。また、ｗ＝２０ｎｍの時でも、１ｎｍ程度の誤差を持つ。よって、図形サイズがσよりも充分大きい条件では、従来のパターン密度モデルに相当するＰ２解では、補正誤差が大きくなるのに対し、Ｐ１，Ｒ、及びＱのいずれのタイプが示す解でも高精度に補正することができる。また、図５の領域Ｃの条件、すなわち、図形サイズとσとが同程度の大きさである条件では、Ｐ１解が示す解では、補正誤差が大きくなるのに対し、タイプＱ及びＲで示す解では高精度に補正することができる。

図１７は、図形サイズを固定してσの値を変化させた場合の最大の寸法補正誤差の一例を示す図である。図８のＩＩの条件に相当しており、領域Ａ、ＢとＣを渡る条件となっている。すなわち、（い）図形サイズがσよりも充分小さい場合（あ）図形サイズとσとが同程度の大きさである場合と（い）図形サイズがσよりも充分大きい場合とを渡る条件である
図１８は、図１７の寸法誤差のレンジを拡大した図である。図１７，１８において、σの値は２．５ｎｍから１００ｎｍまで変化させている。図形サイズｗは２０ｎｍに、γ_ｄ ^＊は１０ｎｍ固定した。また、タイプＰ２，Ｑ及びＲが示す解は５回のイタレーションを行った。図１７，１８に示すように、タイプＰ１での解はσが図形サイズｗよりも充分大きい時、−５ｎｍと大きな誤差を持つが、σが図形サイズｗよりも小さくなるとともにその誤差はゼロに近づく。他方、従来のパターン密度モデルに相当するＰ２での解はσが図形サイズｗよりも充分小さい時、大きな誤差を持つが、σが図形サイズｗよりも十分に大きくなるとともにその誤差はゼロに近づく。

以上のように、実施の形態１による手法で、タイプＱとＲを利用した時、σが図形サイズｗよりも充分大きい場合、図形サイズｗよりも充分小さい場合、また同程度である場合のすべてにおいて、高い補正精度を得ることができる。このように、実施の形態１で示した方法がすべての場合に高い精度を持っており、広い応用範囲を持っていることを示している。

かかるパターンベースモデルでの解法を使って、実施の形態１では、パターンの寸法補正を図１のフローチャートに従って以下のように行なう。実施の形態１では、寸法変動を引き起こす複数のプロセスのうち、ある１つのプロセスでの寸法変動を補正する場合について説明する。まずは、対象とするプロセスで生じる寸法変動について評価パターンを用いて関数ｇ（ｘ）、関数ｆ（ｘ）、寸法変動パラメータγ_ｄ ^＊および寸法変動パラメータγ_Ｐ ^＊を求めておく。関数ｇ（ｘ）は、例えば、ガウス関数を用いると好適である。位置に依存する関数ｆ（ｘ）については次のような評価用パターンを用いると好適である。

図１９は、実施の形態１におけるパターン位置依存性を調べるための評価用パターンの一例を示す図である。このパターン３６は、測定用に、縦横１ｍｍのピッチで配置される。そして、このパターン３６は、縦横０．１ｍｍ程度の領域内に幅２μｍの十字の図形で構成される。かかる配置になるように描画装置でパターン３６を描画し、その後、現像及びエッチングする。このようにして、マスク３８を作成する。そのマスク３８の各位置での十字パターンの寸法を測定する。得られた寸法−設計寸法が位置に依存した誤差となる。かかる誤差を近似（フィッティング）することで寸法変動パラメータγ_Ｐ ^＊及び関数ｆ（ｘ）を求めることができる。ここでは、一例として、マスク作成時のエッチングによる寸法変動についての寸法変動パラメータγ_Ｐ ^＊及び関数ｆ（ｘ）を求める場合について説明したが、対象となるプロセスおよびそこで用いる装置毎に、関数ｇ（ｘ）、関数ｆ（ｘ）、寸法変動パラメータγ_ｄ ^＊および寸法変動パラメータγ_Ｐ ^＊を求める。

ここでは評価パターンの図示は省略するが、図形依存性の寸法変動パラメータγ_ｄ ^＊及び関数ｇ（ｘ）についてもこれを評価する評価パターンをマスクに描画して、その後、現像及びエッチングし、設計寸法との誤差を近似（フィッティング）することで求めることができる。

図２０は、実施の形態１におけるパターン作成装置の構成の一例を示す概念図である。図２０において、パターン作成装置１００は、制御計算機１１０とメモリ１１２と磁気ディスク装置１２０，１２２を備えている。制御計算機１１０とメモリ１１２と磁気ディスク装置１２０は、図示しないバスを介して互いに接続されている。制御計算機１１０内では、代表点設定部１０２と補正量演算部１０４とリサイズ部１０６といった機能を有している。かかる代表点設定部１０２と補正量演算部１０４とリサイズ部１０６といった機能は、ソフトウェアにより各機能の処理を実行させても構わないし、電気的な回路によるハードウェアにより構成しても構わない。或いは、電気的な回路によるハードウェアとソフトウェアとの組合せにより実施させても構わない。或いは、かかるハードウェアとファームウェアとの組合せでも構わない。また、制御計算機１１０に入力される情報或いは演算処理中及び処理後の各情報はその都度メモリ１１２に記憶される。図２０では、本実施の形態１を説明する上で必要な構成部分以外については記載を省略している。パターン作成装置１００にとって、通常、必要なその他の構成が含まれても構わない。

設計パターンを使ってプロセスに起因する誤差を補正したパターンを作成する際に、まず、上述したように、該当するプロセス及び使用する装置に対する、関数ｇ（x）、関数ｆ（x）、寸法変動パラメータγ_ｄ ^＊および寸法変動パラメータγ_Ｐ ^＊を求めておく。そして、まず、設計寸法で定義される図形パターンのパターンデータ（設計データ）を磁気ディスク装置１２２（記憶装置）に記憶する。かかる動作は、制御計算機１１０内でのソフトウェアによる処理として実行させても構わないし、電気的な回路によるハードウェアにより構成しても構わない。或いは、電気的な回路によるハードウェアとソフトウェアとの組合せにより実施させても構わない。或いは、かかるハードウェアとファームウェアとの組合せでも構わない。

ステップ（Ｓ）１０２において、代表点の設定工程として、代表点設定部１０２は、磁気ディスク装置１２２からパターンデータを読み出し、設計寸法で定義される図形パターンの辺上に代表点を設定する。図３に示すように、補正前の図形１０（設計パターン）の設計寸法データを入力する。そして、補正前の図形１０（設計パターン）の各辺上の複数の代表点３０を設定する。各代表点３０間の間隔は、寸法変動を引き起こす現象の影響範囲σよりも小さい間隔とするとよい。より、一般的に表現すると、辺の位置の誤差として許される値をｅとすると、この間隔はσのｅ／（γ_ｄ ^＊＋γ_Ｐ ^＊）程度あるいはそれ以下とすれば充分な精度が得られる。例えば、γ_ｄ ^＊が１０ｎｍ、γ_Ｐ ^＊が０ｎｍでｅが１ｎｍならば、この間隔はσの１／１０とすると好適である。例えば、σ＝１００ｎｍである場合に、１０ｎｍ程度の間隔とするとよい。

Ｓ１０４において、補正量演算工程として、補正量演算部１０４は、代表点３０の補正量Δｌ^＊（ｘ）を未知数とする方程式（２２）を用いて、方程式（２２）を解くことで該当する代表点の補正量Δｌ^＊（ｘ）を求める。同様に、各代表点３０について、それぞれ該当する代表点の補正量Δｌ^＊（ｘ）を求める。このようにして求めた各補正量Δｌ^＊（ｘ）は、上述したように、電子ビームを用いて露光用マスク基板に図形パターンを描画した後にかかる図形パターンに生じる寸法変動を補正するための該当する代表点３０の補正量となる。方程式（２２）の解法は、上述したタイプＱ或いはタイプＲを用いると好適である。また、図形パターンの同じ辺上に複数の代表点が設定された場合に、各代表点３０に対して、それぞれ補正量Δｌ^＊（ｘ）を求めるため、同じ辺上でも代表点３０によって求まる補正量Δｌ^＊（ｘ）が異なる場合がある。そのため、図３に示すように補正後の代表点３４は、同じ辺上でも異なる位置となる場合がある。このように点単位で補正することで、従来のように辺（直線）単位で移動させる場合よりも、高精度に補正することができる。

Ｓ１０６において、リサイズ工程として、リサイズ部１０６は、補正量Δｌ^＊（ｘ）が補正された補正後の代表点３４が該当する辺上に位置するように図形パターンの寸法をリサイズする。ここでは、各辺について設定された複数の代表点３０について、それぞれ補正量Δｌ^＊（ｘ）を演算することで補正後の複数の代表点３４が得られる。そして、図３に示すように、補正後の複数の代表点３４を通るように辺の位置を移動させる。例えば、隣り合う辺の交点については、線形補間により位置を決めればよい。このように補正前の図形１０をリサイズして、補正後の図形１２（図形パターン）を作成することができる。リサイズされた図形パターンのパターンデータは、磁気ディスク装置１２０に出力される。出力動作は、制御計算機１１０内でのソフトウェアによる処理として実行させても構わないし、電気的な回路によるハードウェアにより構成しても構わない。或いは、電気的な回路によるハードウェアとソフトウェアとの組合せにより実施させても構わない。或いは、かかるハードウェアとファームウェアとの組合せでも構わない。そして、かかるリサイズされた図形パターンのパターンデータは、マスク作成のために描画装置に転送される。

Ｓ１０８において、マスク作成工程として、まず、描画装置を用いて、リサイズされた図形パターンが描画対象となるレジストが表面に塗布されたマスク基板上に描画される。その後、現像、エッチング等の製造工程（プロセス）を経て、半導体装置製造用の露光用マスクが作成される。

Ｓ１１０において、半導体装置製造工程として、まず、シリコン（Ｓｉ）基板にレジストが塗布される。そして、上述した工程で作成された露光用マスクを用いて、レジストが塗布されたＳｉ基板にリサイズされた図形パターンが転写（露光）される。その後、現像、エッチング、薄膜形成、ＣＭＰ等の製造工程（プロセス）を経て、半導体装置の一層分が製造される。そして、２層目以降の図形パターンのデータについても同様に補正するとよい。

以下、一例として、配線用コンタクト形成後にダマシン法により銅（Ｃｕ）等の金属配線を形成する各工程について説明する。

図２１〜図２３は、図１における半導体装置の製造工程の工程断面図の一例である。
図２１（ａ）では、配線用コンタクトが形成された状態を示している。ここでは、シリコンウェハを用いた基板３００にチャネル３０１を形成後、ゲート酸化膜３０２とゲート３０３が形成される。そして、チャネル３０１には、コンタクト３０４が形成される。ゲート酸化膜３０２とゲート３０３とコンタクト３０４は、層間絶縁膜３０５内に形成される。

図２１（ｂ）では、まず、配線用コンタクト形成後の基板３００上に上層の絶縁膜３０６（第１の膜）を化学気相成長（ＣＶＤ）法或いは塗布法（ＳＯＤ法）により形成する。そして、図２１（ｃ）に示すように、絶縁膜３０６上にレジスト膜３０７を塗布法により形成する。そして、図２２（ａ）に示すように、上述した補正後のパターン（リサイズされた図形パターン）が形成されたマスクを用いて、補正後の図形パターンを紫外光３０８で露光する。装置は、例えば、波長１９３ｎｍエキシマレーザスキャナを用いればよい。そして、図２２（ｂ）に示すように、レジスト感光後に現像して、レジストパターンを形成する。そして、図２２（ｃ）に示すように、レジスト膜３０７をマスクとして、下層の絶縁膜３０６をエッチングして開口部３１０を形成する。装置は、例えば反応性イオンエッチング装置を用いればよい。そして、図２３（ａ）に示すように、レジスト膜３０７をアッシング等により剥離する。そして、図２３（ｂ）に示すように、開口部３１０の内部及び絶縁膜３０６の表面に金属膜３１２（第２の膜）を堆積させる。金属膜３１２として、Ｃｕを堆積させる場合には、電解めっき法を用いればよい。また、Ｃｕを堆積させる前には、Ｃｕの拡散を防止するバリアメタル膜を形成しておく。そして、バリアメタル膜上に電解めっきにおけるカソード極となるＣｕシード膜をスパッタ法等により形成しておけばよい。そして、図２３（ｃ）に示すように、開口部３１０をはみ出た余分な金属膜３１２は、ＣＭＰ法により研磨して除去する。以上のような各工程により平坦化された１層分のパターン回路を形成することができる。

図形パターンに生じる寸法変動には、ローディング効果に起因する寸法変動とマイクロローディング効果に起因する寸法変動と化学機械研磨（ＣＭＰ）に起因する寸法変動とフレアに起因する寸法変動等があることは上述したとおりである。実施の形態１では、これらの寸法変動を引き起こす複数のプロセスのうち、ある１つのプロセスでの寸法変動をマスク作成の前の段階で補正しておくことで、該当するプロセスでの寸法変動を高精度に補正することができる。

以上のように、図形のサイズがフレア、ローディング効果、マイクロローディング効果或いはＣＭＰといった現象の影響範囲と同程度の場合や図形のサイズがこれらの現象の影響範囲よりも十分に大きい場合でも、実施の形態１によれば、これらに起因した寸法変動を高精度に補正することができる。その結果、最終的に得られる半導体装置をより高精度なパターン寸法に近づけることができる。

実施の形態２．
実施の形態１では、ローディング効果に起因する寸法変動とマイクロローディング効果に起因する寸法変動と化学機械研磨（ＣＭＰ）に起因する寸法変動とフレアに起因する寸法変動等の寸法変動を引き起こす複数のプロセス（製造工程）のうち、ある１つのプロセスでの寸法変動をマスク作成の前の段階で補正する場合について説明した。しかし、最終的に得られる半導体装置には、補正されていないその他のプロセスでの寸法変動分が残ってしまう。そこで、実施の形態２では、これらのプロセスでの寸法変動分もマスク作成の前の段階で補正する場合について説明する。

図２４は、実施の形態２におけるマスクの作成工程と半導体装置の製造工程の要部工程を示す図である。
ＬＳＩ等の半導体装置の製造は１０層〜数１０層のパターンをシリコンウェハ上に形成して行われるが、ここでは１層分の形成例について示す。ここでは、一例として、配線用コンタクト形成後にダマシン法により銅（Ｃｕ）等の金属配線を形成する場合について説明する。その手順は大きく次の６つの工程が実施される。まず、露光するためのパターンを描画してマスクを形成する工程（Ｓ２０１）、光を利用してウェハ上のレジスト膜にマスク上のパターンを転写（露光）する工程（Ｓ２０２）、露光後に、レジスト膜を現像する現像する工程（Ｓ２０４）、現像後に、レジストパターンをマスクとして下層の絶縁膜をドライエッチングして開口部を形成する工程（Ｓ２０６）、開口部及びウェハ表面に金属膜を堆積する薄膜形成工程（Ｓ２０８）、そして、金属膜を堆積後に、表面を研磨して余分な金属部分をＣＭＰで除去する工程（Ｓ２１０）という一連の工程を実施する。このような工程を経て製造される半導体装置の寸法を精度よく製造するために、実施の形態２では、後段の工程側から溯って順に寸法変動分による寸法誤差を補正していく。そして、１層分の全工程における寸法誤差を補正したマスクを形成する。補正方法は、ＣＭＰによって生じる寸法誤差を補正する工程（Ｓ３０２）、ローディング効果やマイクロローディング効果等のエッチングによって生じる寸法誤差を補正する工程（Ｓ３０４）、フレアといった露光によって生じる寸法誤差を補正する工程（Ｓ３０６）、及び、ローディング効果やマイクロローディング効果といったマスク形成によって生じる寸法誤差を補正する工程（Ｓ３０８）という一連の工程を実施する。

すなわち、半導体装置の一層分の回路を形成する複数の製造工程のうち、より後段側の製造工程から順に、後段の製造工程が存在する場合には後段の製造工程で生じる寸法誤差を補正する補正量で順に補正された寸法から、存在しない場合には設計寸法からの寸法誤差を補正する補正量を算出する。具体的には、まず、一番後段となる製造工程で、設計寸法からの寸法誤差を補正する補正量を算出する。そして、設計寸法からこの補正量分を補正する。次に、１つ前の製造工程で、補正後の寸法からの寸法誤差を補正する補正量を算出する。そして、補正後の寸法からさらにこの工程で算出された補正量分を補正する。この工程を繰り返し、露光工程での寸法誤差を補正する補正量で補正された寸法まで求める。そして、露光工程までの補正量が補正された寸法のパターンを露光用マスク上に形成する。もちろん、露光用マスクを作成時に生じる寸法変動についても、１つ前の製造工程で、露光工程での寸法誤差を補正する補正量で補正された寸法からの寸法誤差を補正する補正量を算出する。そして、露光工程での補正後の寸法からさらにこの工程で算出された補正量分を補正する。この工程を繰り返し、マスク作成時のエッチング工程での寸法誤差を補正する補正量で補正された寸法まで求める。そして、マスク形成時に生じる補正量までが補正された寸法のパターンをマスク基板上に描画する。以上により、この補正されたパターンをマスク基板に描画すれば、マスク形成および半導体装置製造についての後段の製造工程へ行くに従って、設計寸法にパターンが近づくことになる。そして、一番後段となる製造工程を終了後には設計寸法に形成される。すなわち、これらの工程により、上記のような誤差の発生を抑制することができる。

まず、各製造工程での関数ｇ（ｘ）、関数ｆ（ｘ）、寸法変動パラメータγ_ｄ ^＊および寸法変動パラメータγ_Ｐ ^＊をそれぞれ求めておく。取得方法は、実施の形態１と同様である。

まず、シリコンウェハ上で最終的に半導体装置の所望する１層分の回路パターンができるように、その直前の工程で発生する誤差を補正する。ここの例ではＣＭＰ工程がそれにあたる。

図２４のＳ３０２において、ＣＭＰによって生じる寸法誤差を補正する。まず、この工程で必要な各代表点の補正量Δｌ^＊（ｘ）を求める。まず、代表点設定工程（図１のＳ１０２）として、代表点設定部１０２は、ＬＳＩの設計データを用い、その設計パターンのパターン作成領域の内部の図形のパターンの各辺上に複数の代表点を設定する。設定の仕方は実施の形態１と同様である。次に、補正量演算工程（図１のＳ１０４）として、補正量演算部１０４は、かかる代表点の補正量Δｌ^＊（ｘ）を未知数とする方程式（２２）を各代表点について解くことで各代表点の補正量Δｌ^＊（ｘ）を求める。解法等は実施の形態１と同様である。そして、リサイズ工程（図１のＳ１０６）として、リサイズ部１０６は、補正量Δｌ^＊（ｘ）が補正された補正後の代表点が該当する辺上に位置するように図形パターンの寸法をリサイズする。リサイズの仕方は実施の形態１と同様である。以上のようにして、ＬＳＩの設計データにおける補正前の図形パターンをリサイズして、ＣＭＰによって生じる寸法誤差を補正した補正後の図形パターンを作成する。

以上のようなパターンがＣＭＰ工程の前に得られれば、ＣＭＰ工程を経ることにより、設計通りの寸法のパターンを得ることができる。

次に、このように補正されたパターンが実際にＣＭＰ工程の前に、すなわちエッチング後に得られるように、図２４のＳ３０４において、エッチングによって生じる寸法誤差を補正する。まず、この工程で必要な各代表点の補正量Δｌ^＊（ｘ）を求める。まず、代表点設定工程（図１のＳ１０２）として、代表点設定部１０２は、ＣＭＰによって生じる寸法誤差を補正した補正後の図形パターンのデータを用い、その図形のパターンの各辺上に複数の代表点を設定する。設定の仕方は実施の形態１と同様である。ＣＭＰによって生じる寸法誤差を補正した際に用いた複数の代表点をそのまま使用しても好適である。次に、補正量演算工程（図１のＳ１０４）として、補正量演算部１０４は、かかる代表点の補正量Δｌ^＊（ｘ）を未知数とする方程式（２２）を各代表点について解くことで各代表点の補正量Δｌ^＊（ｘ）を求める。解法等は実施の形態１と同様である。そして、リサイズ工程（図１のＳ１０６）として、リサイズ部１０６は、補正量Δｌ^＊（ｘ）が補正された補正後の代表点が該当する辺上に位置するように図形パターンの寸法をリサイズする。リサイズの仕方は実施の形態１と同様である。以上のようにして、ＣＭＰによって生じる寸法誤差を補正した第１回目の補正後の図形パターンをリサイズして、エッチングによって生じる寸法誤差を補正した第２回目の補正後の図形パターンを作成する。

以上のようなパターンがエッチング工程の前に得られれば、エッチング工程以降、ＣＭＰ工程までを経ることにより、設計通りの寸法のパターンを得ることができる。

次に、このように補正されたパターンが実際にエッチング工程の前に、すなわち露光工程後に得られるように、図２４のＳ３０６において、露光工程によって生じる寸法誤差を補正する。まず、この工程で必要な各代表点の補正量Δｌ^＊（ｘ）を求める。まず、代表点設定工程（図１のＳ１０２）として、代表点設定部１０２は、エッチングによって生じる寸法誤差を補正した第２回目の補正後の図形パターンのデータを用い、その図形のパターンの各辺上に複数の代表点を設定する。設定の仕方は実施の形態１と同様である。エッチング或いはＣＭＰによって生じる寸法誤差を補正した際に用いた複数の代表点をそのまま使用しても好適である。次に、補正量演算工程（図１のＳ１０４）として、補正量演算部１０４は、かかる代表点の補正量Δｌ^＊（ｘ）を未知数とする方程式（２２）を各代表点について解くことで各代表点の補正量Δｌ^＊（ｘ）を求める。解法等は実施の形態１と同様である。そして、リサイズ工程（図１のＳ１０６）として、リサイズ部１０６は、補正量Δｌ^＊（ｘ）が補正された補正後の代表点が該当する辺上に位置するように図形パターンの寸法をリサイズする。リサイズの仕方は実施の形態１と同様である。以上のようにして、第２回目の補正後の図形パターンをリサイズして、露光工程によって生じる寸法誤差を補正した第３回目の補正後の図形パターンを作成する。

以上のようなパターンが露光工程の前に得られれば、露光工程以降、ＣＭＰ工程までを経ることにより、設計通りの寸法のパターンを得ることができる。

次に、このように補正されたパターンが実際に露光工程の前に、すなわちマスク形成後に得られるように、図２４のＳ３０８において、マスク形成工程によって生じる寸法誤差を補正する。まず、この工程で必要な各代表点の補正量Δｌ^＊（ｘ）を求める。まず、代表点設定工程（図１のＳ１０２）として、代表点設定部１０２は、露光工程によって生じる寸法誤差を補正した第３回目の補正後の図形パターンのデータを用い、その図形のパターンの各辺上に複数の代表点を設定する。設定の仕方は実施の形態１と同様である。露光、エッチング或いはＣＭＰによって生じる寸法誤差を補正した際に用いた複数の代表点をそのまま使用しても好適である。次に、補正量演算工程（図１のＳ１０４）として、補正量演算部１０４は、かかる代表点の補正量Δｌ^＊（ｘ）を未知数とする方程式（２２）を各代表点について解くことで各代表点の補正量Δｌ^＊（ｘ）を求める。解法等は実施の形態１と同様である。そして、リサイズ工程（図１のＳ１０６）として、リサイズ部１０６は、補正量Δｌ^＊（ｘ）が補正された補正後の代表点が該当する辺上に位置するように図形パターンの寸法をリサイズする。リサイズの仕方は実施の形態１と同様である。以上のようにして、第３回目の補正後の図形パターンをリサイズして、マスク形成工程によって生じる寸法誤差を補正した第４回目の補正後の図形パターンを作成する。

以上のようなパターンがマスク形成工程の前に得られれば、マスク形成工程以降、ＣＭＰ工程までを経ることにより、設計通りの寸法のパターンを得ることができる。

第４回目の補正後の図形パターンのパターンデータは、磁気ディスク装置１２０に出力される。そして、かかる第４回目の補正後の図形パターンのパターンデータは、マスク作成のために描画装置に転送される。そして、図２４におけるマスク形成工程（Ｓ２０１）からＣＭＰ工程（Ｓ２１０）までの各工程が実施される。以上のようにして、半導体装置の一層分が製造される。図１における半導体装置の製造工程の一例については、図２１〜図２３を用いて説明した内容と同様である。

以上のように、寸法誤差が生じる各工程で生じる誤差がすべて補正されるように、マスク形成前の時点（描画前の時点）でパターンデータが補正されているので、最終的にできあがったパターンは設計通りのものにすることができる。ここまでは、半導体装置製造工程の一層分の処理について説明したが、同様の処理を他の層のパターン形成についても行うことによって、各工程で形成されるパターンを高い寸法精度で形成することが可能となる。

以上のように、実施の形態２によれば、半導体製造工程で生じる寸法変動をより正確に補正することができる。また、より正確なパターンをマスクに形成することができる。その結果、最終的に得られる半導体装置を高精度なパターン寸法で形成することができる。

以上の説明において、「〜部」或いは「〜工程」と記載したものの処理内容或いは動作内容は、コンピュータで動作可能なプログラムにより構成することができる。或いは、ソフトウェアとなるプログラムだけではなく、ハードウェアとソフトウェアとの組合せにより実施させても構わない。或いは、ファームウェアとの組合せでも構わない。また、プログラムにより構成される場合、プログラムは、磁気ディスク装置、磁気テープ装置、ＦＤ、或いはＲＯＭ（リードオンリメモリ）等の記録媒体に記録される。例えば、メモリ１１２或いは磁気ディスク装置１２０，１２２に記録される。

また、図２０において、コンピュータとなる制御計算機１１０は、さらに、図示していないバスを介して、記憶装置の一例となるＲＡＭ（ランダムアクセスメモリ）、ＲＯＭ、磁気ディスク（ＨＤ）装置、入力手段の一例となるキーボード（Ｋ／Ｂ）、マウス、出力手段の一例となるモニタ、プリンタ、或いは、入力出力手段の一例となる外部インターフェース（Ｉ／Ｆ）、ＦＤ、ＤＶＤ、ＣＤ等に接続されていても構わない。

以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置のうちの１層を形成するためのすべての工程について補正を行なったが、誤差が小さいものがあればそこは省いても良い。また、全層に適用せず、精度の必要な層のみに適用しても良い。また、インプリント（Ｉｎｐｒｉｎｔ）技術でも適用可能である。その場合、露光用マスクをｉｎｐｒｉｎｔの原版として適用することができる。また、上述した補正の手法は、マスク形成に限らず、電子ビーム（ＥＢ）やレーザによる直接描画にも適用可能である。また、露光工程について、通常の光を利用した例で説明したが、Ｘ線マスクやＥＵＶ（ｅｘｔｒｅｍｅ ｕｌｔｒａ ｖｉｏｌｅｔ）光を利用する転写装置用マスクの形成でも適用することができる。また、パターンの形状は、矩形（すべて９０°角）に限らず、任意角度の斜め線、三角形、円、楕円、リング等、一般的な２次元のパターンでも構わない。

また、装置構成や制御手法等、本発明の説明に直接必要しない部分等については記載を省略したが、必要とされる装置構成や制御手法を適宜選択して用いることができる。例えば、パターン作成装置１００や描画装置を制御する制御部構成等については、記載を省略したが、必要とされる制御部構成を適宜選択して用いることは言うまでもない。

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのパターン作成方法、荷電粒子ビーム描画装置、及び荷電粒子ビーム描画方法は、本発明の範囲に包含される。

実施の形態１におけ半導体装置の製造方法の要部工程を示すフローチャート図である。 実施の形態１におけるプロセスに起因した寸法変動の一例を示す図である。 実施の形態１における補正後のパターンの一例を示す図である。 実施の形態１における図形上の点の補正量の一例を示す図である。 実施の形態１における図形の補正の仕方を説明するための概念図である。 図５の差分図形を示す図である。 実施の形態１における頂点部分の重なりを示す図である。 実施の形態１におけるσと図形サイズのパラメータ空間の模式図である。 実施の形態１における補正精度の評価を行うための１次元のパターンの一例を示す図である。 実施の形態１におけるタイプＲで示した解によって得られる寸法補正精度の一例を示す図である。 実施の形態１におけるタイプＱで示した解によって得られる寸法補正精度の一例を示す図である。 図１０，１１の条件下でタイプＰ１、Ｑ、及びＲの解を利用した時の最大の寸法補正誤差の一例を示す図である。 図１２の寸法誤差のレンジを拡大した図である。 図１０，１１の条件下でのパターン位置精度の一例を示す図である。 図８の条件Ｉに沿った場合の最大の寸法補正誤差の一例を示す図である。 図１５の寸法誤差のレンジを拡大した図である。 図形サイズを固定してσの値を変化させた場合の最大の寸法補正誤差の一例を示す図である。 図１７の寸法誤差のレンジを拡大した図である。 実施の形態１におけるパターン位置依存性を調べるための評価用パターンの一例を示す図である。 実施の形態１におけるパターン作成装置の構成の一例を示す概念図である。 図１における半導体装置の製造工程の工程断面図の一例である。 図１における半導体装置の製造工程の工程断面図の一例である。 図１における半導体装置の製造工程の工程断面図の一例である。 実施の形態２におけるマスクの作成工程と半導体装置の製造工程の要部工程を示す図である。

符号の説明

１０，１１，１２，１８，２０，２２，４２，４４ 図形
１６，４６ 差分図形
２４ 辺
２５ 微小部分
３０，３２，３４ 代表点
３６ パターン
３８ マスク
７２ 評価パターン
１００ パターン作成装置
１０２ 代表点設定部
１０４ 補正量演算部
１０６ リサイズ部
１１０ 制御計算機
１１２ メモリ
１２０ 磁気ディスク装置
３００ 基板
３０１ チャネル
３０２ ゲート酸化膜
３０３ ゲート
３０４ コンタクト
３０５ 層間絶縁膜
３０６ 絶縁膜
３０７ レジスト膜
３０８ 紫外光
３１０ 開口部
３１２ 金属膜

Claims (5)

1. 設計寸法で定義される図形パターンの辺上に代表点を設定する工程と、
   荷電粒子ビームを用いて露光用マスク基板に前記図形パターンを描画した後に前記図形パターンに生じる寸法変動を補正するための前記代表点の補正量を未知数とする方程式を用いて、前記方程式を解くことで前記代表点の補正量を求める工程と、
   前記補正量が補正された前記代表点が前記辺上に位置するように前記図形パターンの寸法をリサイズし、リサイズされた前記図形パターンのパターンデータを出力する工程と、
   を備えたことを特徴とするパターンデータ作成方法。
2. 設計寸法で定義される図形パターンの辺上に代表点を設定する工程と、
   荷電粒子ビームを用いて露光用マスク基板に前記図形パターンを描画した後に前記図形パターンに生じる寸法変動を補正するための前記代表点の補正量を未知数とする方程式を用いて、前記方程式を解くことで前記代表点の補正量を求める工程と、
   前記補正量が補正された前記代表点が前記辺上に位置するように前記図形パターンの寸法をリサイズする工程と、
   リサイズされた寸法で露光用マスクを作成する工程と、
   を備えたことを特徴とするマスク作成方法。
3. 請求項２により作成された露光マスクを用意する工程と、
   前記露光用マスクを用いて図形パターンを基板上に形成する工程と、
   を備えたことを特徴とする半導体装置の製造方法。
4. 設計寸法で定義される図形パターンの辺上に代表点を設定する工程と、
   荷電粒子ビームを用いて露光用マスク基板に前記図形パターンを描画した後に前記図形パターンに生じる寸法変動を補正するための前記代表点の補正量を未知数とする方程式を用いて、前記方程式を解くことで前記代表点の補正量を求める工程と、
   前記補正量が補正された前記代表点が前記辺上に位置するように前記図形パターンの寸法をリサイズする工程と、
   リサイズされた寸法で作成された露光用マスクを用いて前記図形パターンを基板上に形成する工程と、
   を備えたことを特徴とするパターン作成方法。
5. 設計寸法で定義される図形パターンのパターンデータを記憶装置に記憶する記憶処理と、
   前記記憶装置から前記パターンデータを読み出し、設計寸法で定義される図形パターンの辺上に代表点を設定する設定処理と、
   荷電粒子ビームを用いて露光用マスク基板に前記図形パターンを描画した後に前記図形パターンに生じる寸法変動を補正するための前記代表点の補正量を未知数とする方程式を用いて、前記方程式を解くことで前記代表点の補正量を求める補正量演算処理と、
   前記補正量が補正された前記代表点が前記辺上に位置するように前記図形パターンの寸法をリサイズするリサイズ処理と、
   リサイズされた前記図形パターンのパターンデータを出力する出力処理と、
   をコンピュータに実行させるためのプログラム。

Images