JP2010062457A

JP2010062457A - ダイヤモンド電界効果トランジスタ及びその作製方法

Info

Publication number: JP2010062457A
Application number: JP2008228654A
Authority: JP
Inventors: Makoto Kakazu; 誠嘉数; Kenji Ueda; 研二植田; Hiroyuki Kageshima; 博之影島
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 2008-09-05
Filing date: 2008-09-05
Publication date: 2010-03-18
Anticipated expiration: 2028-09-05
Also published as: JP5095562B2

Abstract

【課題】最高動作温度が高くドレイン電流密度が大きい、かつ、長時間の大電力動作にも耐える信頼性のある、実用的なダイヤモンドＦＥＴを提供すること。
【解決手段】ダイヤモンド結晶１を用意し、マイクロ波ＣＶＤ装置のリアクター内で水素プラズマ（Ｈで表す）を照射し、水素を含む表面層２を形成する（図１（ａ））。第1の表面層２上の一部の領域に、空間的に分離して、厚さ６００ｎｍの金薄膜３１、３２を蒸着する。これは、各ソース電極３１、ドレイン電極３２になる。ソース電極３１とドレイン電極３２との間に、空間的に分離して、Ａｌ薄膜４を蒸着する（図１（ｃ））。このＡｌ薄膜４はゲート電極４になる。試料にＮＯ_２を供給し、第１の表面層２上に第２の表面層５を形成する（図１（ｄ））。露出した第２の表面層５全体を覆うように保護層６を第２の表面層５上に堆積させる（図１（ｅ））。
【選択図】図１

Description

本発明は、ダイヤモンド電界効果トランジスタ及びその作製方法に関し、より詳細には、室温以上でも安定な表面層を有するダイヤモンド電界効果トランジスタ及びその作製方法に関する。

ダイヤモンド半導体は、半導体最大の絶縁耐圧、熱伝導性を有するばかりでなく、電子や正孔の移動度やドリフト速度も高く、もしダイヤモンド・トランジスタが実用化できれば、既存の半導体の性能を遥かに超える、最高の性能を持つ高周波電力トランジスタが実用可能になる（非特許文献１参照）。

図６に、従来の水素終端ダイヤモンド電界効果トランジスタ（ＦＥＴ）の作製工程を示す。ダイヤモンド結晶層１を用意し、そのダイヤモンド結晶層１をＣＶＤリアクター内で水素プラズマに曝し、ダイヤモンド表面を水素ラジカル（Ｈで表す）で終端する（図６（ａ））。そのようにして水素を含む表面層２を形成する。次に、水素を含む表面層２上の一部の領域に、金薄膜３１、３２を空間的に分離して蒸着する（図６（ｂ））。それが各々ソース電極３１、ドレイン電極３２になる。次に、ソース電極３１とドレイン電極３２との間に、空間的に分離して、Ａｌ薄膜４を蒸着する。これがゲート電極４になる（図６（ｃ））。次に、試料に二酸化炭素（ＣＯ_２）又は水（Ｈ_２Ｏ）を吸着させ、ＣＯ_２又はＨ_２Ｏを含む表面層５５を形成する。（図６（ｄ））。このデバイスを動作させる場合の配線を図６（ｆ）に示す。

このような従来技術に基づき作製したダイヤモンドＦＥＴ（ゲート長１０μｍ）のドレイン電流電圧特性を図７（ａ）に示す。従来技術によるダイヤモンドＦＥＴの特性は、ゲート電圧−３Ｖにおける最大ドレイン電流密度は５ｍＡ／ｍｍであった。

嘉数誠外、「ダイヤモンドＭＥＳＦＥＴの高周波特性」、応用物理、２００４年、第７３巻、第3号、ｐｐ．３６３−３６７

しかしながら、図８に、従来の水素終端ダイヤモンドＦＥＴのゲート電圧−３Ｖでのドレイン電流密度の試料温度特性を示すように、昇温すると、室温から１４０℃にかけてドレイン電流密度は徐々に減少するという課題があった。これは、表面層２の二酸化炭素（ＣＯ_２）又は水（Ｈ_２Ｏ）が蒸発してしまうためで、昇温によって一度減少したドレイン電流密度は、再び室温に戻してもドレイン電流密度は元に戻らない。以下の記述では、ドレイン電流密度が急激に減少する試料温度をＴ_Ｃと呼ぶことにする。

従来技術によれば、（１）試料を昇温すると、図６（ｅ）に示すように、水を含む表面層５５は１００℃で消失してしまい、ドレイン電流は劇的に減少するという課題があった。また、（２）試料を真空状態に曝した場合も、図６（ｅ）に示すように、表面層５５は蒸発してしまうため、ドレイン電流が劇的に減少してデバイス動作しなくなるという課題があった。従来のダイヤモンドＦＥＴは、このような根本的課題を抱えていたため、実用化まで至っていなかった。

本発明は、このような課題に鑑みてなされたもので、その目的とするところは、最高動作温度が高くドレイン電流密度が大きい、かつ、長時間の大電力動作にも耐える信頼性のある、実用的なダイヤモンドＦＥＴを提供することにある。

このような目的を達成するために、請求項１に記載の発明は、ダイヤモンド電界効果トランジスタであって、ダイヤモンド結晶基板と、前記ダイヤモンド結晶基板上に水素原子で終端された第１の表面層と、前記ダイヤモンド結晶基板の第１の表面層上に形成された、窒素と酸素、硫黄と酸素、及び酸素のみのいずれかから成る第２の表面層と、前記第２の表面層上に互いに離間して形成されたソース電極、ゲート電極、ドレイン電極からなる電極部とを備えたことを特徴とする。

請求項２に記載の発明は、ダイヤモンド電界効果トランジスタであって、ダイヤモンド結晶基板と、前記ダイヤモンド結晶基板上に水素原子で終端された第１の表面層と、前記第２の表面層上に互いに離間して形成されたソース電極、ゲート電極、ドレイン電極からなる電極部と、前記ダイヤモンド結晶基板の第１の表面層上に形成された、窒素と酸素、硫黄と酸素、及び酸素のみのいずれかから成る第２の表面層とを備えたことを特徴とする。

請求項３に記載の発明は、請求項１又は２に記載のダイヤモンド電界効果トランジスタにおいて、前記第２の表面層上に形成されたフッ素を含む化合物からなる保護層をさらに備えたことを特徴とする。

請求項４に記載の発明は、請求項１乃至３のいずれかに記載のダイヤモンド電界効果トランジスタにおいて、前記第２の表面層が、ＮＯ又はＮＯ_２からなることを特徴とする。

請求項５に記載の発明は、ダイヤモンド電界効果トランジスタであって、ダイヤモンド結晶基板と、前記ダイヤモンド結晶基板上に形成された水素原子で終端された第１の表面層と、前記第１の表面層上に互いに離間して形成されたソース電極、ゲート電極、ドレイン電極からなる電極部と、前記第１の表面層上に形成されたフッ素を含む化合物からなる保護層とを備えたことを特徴とする。

請求項６に記載の発明は、請求項３乃至５のいずれかに記載のダイヤモンド電界効果トランジスタにおいて、前記保護層が、アモルファスフロロポリマー、ポリテトラフルオロエチレン、テトラフルオロエチレン及びフッ素を含むポリジメチルグルタルイミドのいずれかからなることを特徴とする。

請求項７に記載の発明は、ダイヤモンド電界効果トランジスタ作製方法であって、ダイヤモンド結晶基板表面に水素ラジカルを吸着させる第１の工程と、前記水素ラジカルが吸着した表面に窒素と酸素、硫黄と酸素、及び酸素のみのいずれかを含む第1の化合物原料を吸着させる第２の工程と、前記水素ラジカルが吸着した表面に互いに離間して形成されたソース電極、ゲート電極、ドレイン電極からなる電極部を形成する第３の工程とを含むことを特徴とする。

請求項８に記載の発明は、ダイヤモンド電界効果トランジスタ作製方法であって、ダイヤモンド結晶基板表面に水素ラジカルを吸着させる第１の工程と、前記水素ラジカルが吸着した表面に互いに離間して形成されたソース電極、ゲート電極、ドレイン電極からなる電極部を形成する第２の工程と、前記水素ラジカルが吸着した表面に窒素と酸素、硫黄と酸素、及び酸素のみのいずれかを含む第1の化合物原料を吸着させる第３の工程とを含むことを特徴とする。

請求項９に記載の発明は、請求項７又は８に記載のダイヤモンド電界効果トランジスタ作製方法において、前記第１の化合物原料が吸着した表面にフッ素を含む第２の化合物原料を堆積させる第４の工程をさらに含むことを特徴とする。

請求項１０に記載の発明は、請求項７乃至９のいずれかに記載のダイヤモンド電界効果トランジスタ作製方法において、前記第１の化合物原料は、ＮＯ又はＮＯ_２であることを特徴とする。

請求項１１に記載の発明は、請求項９又は１０に記載のダイヤモンド電界効果トランジスタ作製方法において、前記第２の化合物原料が、アモルファスフロロポリマー、ポリテトラフルオロエチレン、テトラフルオロエチレン及びフッ素を含むポリジメチルグルタルイミドのいずれかであることを特徴とする。

このようにして、水素終端ダイヤモンド表面をＣＯ_２又はＨ_２Ｏなる表面層より格段に安定なＮＯ_２、ＳＯ_２なる表面層を形成することにより、また、表面層をポリテトラフルオロエチレン（ＰＴＦＥ）などの重合化合物からなる保護層で覆うことによって、表面層を更に安定化させ、長時間の大電力動作にも耐える信頼性のある、実用的なダイヤモンドＦＥＴが可能になる。

本発明によれば、最高動作温度が高くドレイン電流密度が大きい、かつ、長時間の大電力動作にも耐える信頼性のある、実用的なダイヤモンドＦＥＴが可能になる。

以下、図面を参照しながら本発明の実施形態について詳細に説明する。

（実施形態１）
図１（ａ）〜（ｅ）に、本発明の実施形態１に係るダイヤモンドＦＥＴの作製工程を示す。マイクロ波プラズマＣＶＤ装置などで結晶成長したダイヤモンド結晶１を用意し、マイクロ波ＣＶＤ装置のリアクター内で水素プラズマ（Ｈで表す）を照射し、水素を含む表面層２を形成する（図１（ａ））。マイクロ波プラズマＣＶＤ装置で、水素プラズマ雰囲気内で結晶成長したダイヤモンド結晶１表面は、既に水素を含む第1の表面層２を形成しているので、第1の表面層２が十分形成されている場合、改めて水素プラズマ照射処理をしなくても良い。

次に、第1の表面層２上の一部の領域に、空間的に分離して、厚さ６００ｎｍの金薄膜３１、３２を蒸着する。これは、各ソース電極３１、ドレイン電極３２になる。

次に、ソース電極３１とドレイン電極３２との間に、空間的に分離して、Ａｌ薄膜４を蒸着する（図１（ｃ））。このＡｌ薄膜４はゲート電極４になる。

次に、試料にＮＯ_２を供給し、第１の表面層２上に第２の表面層５を形成する（図１（ｄ））。また、第２の表面層５は、ソース電極３１とゲート電極４間、ゲート電極４とドレイン電極３２間を結ぶように形成する。

次に、露出した第２の表面層５全体を覆うように、ポリテトラフルオロエチレン（ＰＴＦＥ）、テトラフルオロエチレンからなる保護層６を第２の表面層５上に堆積させる（図１（ｅ））。図９に、本発明の実施形態１に係るダイヤモンドＦＥＴの透過型電子顕微鏡（ＴＥＭ）断面図を示す。

このようにして作製された本発明のダイヤモンドＦＥＴに対し、図１（ｆ）のように配線してドレイン電流電圧特性を測定し、その結果を図７（ｂ）に示す。本発明のダイヤモンドＦＥＴのゲート電圧−３Ｖにおける最大ドレイン電流密度は１８０ｍＡ／ｍｍと従来の約３０倍になり、トランジスタ特性は大きく向上している。

図８に、本発明のダイヤモンドＦＥＴと従来のダイヤモンドＦＥＴのドレイン電流の試料温度特性を示す。従来のダイヤモンドＦＥＴでは、室温から１４０℃にかけて、第２の表面層５５が蒸発してしまうため、ドレイン電流は急激に減少する。それに対して、本発明のダイヤモンドＦＥＴは、第２の表面層５が安定しているため、３００℃までＦＥＴ動作する。

表１は、本発明の実施形態１に係るゲート長１０μｍのダイヤモンドＦＥＴにおけるドレイン電流密度（Ｉ_ＤＭＡＸ）と最高動作温度（Ｔ_Ｃ）をまとめたものである。

本発明の実施形態1に係るゲート長１０μダイヤモンドＦＥＴにおいて、保護層６にＰＴＦＥを用い、表面層２を、ＮＯ、ＮＯ_２、ＳＯ_２、Ｏ_３にした場合、（Ｉ_ＤＭＡＸ、Ｔ_Ｃ）は各々、表1のようになり、従来の方法による場合（６ｍＡ／ｍｍ、１００℃）より大幅に上昇する。

また、本発明の実施形態1に係るダイヤモンドＦＥＴにおいて、表面層２に、ＮＯ_２にし、保護層をフッソ化ポリミド、ＡＦ１６００（ＴＦＥ（テトラフルオロエチレン）とＰＤＤ（ジオキソール）からなるアモルファスフロロポリマーでガラス転移点が１６０℃のもの）、ＡＦ２４００（ＴＦＥ（テトラフルオロエチレン）とＰＤＤ（ジオキソール）からなるアモルファスフロロポリマーでガラス転移点が２４０℃のもの）、テトラフルオロエチレン、Ｃ_２Ｆ_４とパーフルオロアルコキシエチレン、Ｆを含むＰＭＭＡ（分子鎖内の水素の一部をフッ素で置換したポリメタクリル酸メチル樹脂）、ＰＭＧＩ（ポリメチルグルタルイミド）、ＡｌＦ_３、ＣａＦ_２、ＣｅＦ_３、ＬｉＦ、ＭｇＦ_２、ＮｄＦ_３、ＮａＦを用いた場合、（Ｉ_ＤＭＡＸ、Ｔ_Ｃ）は各々、表１のようになり、従来の方法による場合（６ｍＡ／ｍｍ、１００℃）より大幅に上昇する。

（実施形態２）
図２に、本発明の実施形態２に係るダイヤモンドＦＥＴの構造を示す。実施形態２では、実施形態１の図１（ａ）〜（ｄ）までの工程を行い、図１（ｅ）の工程を行わない。

本発明の実施形態2に係るゲート長を１０μｍのダイヤモンドＦＥＴにおいて、表面層２としてＮＯ_２を用いた場合、ＦＥＴのドレイン電流密度（Ｉ_ＤＭＡＸ）と最高動作温度（Ｔ_Ｃ）は各々（１８０ｍＡ／ｍｍ、２２０℃）になる。保護層が無い分だけ実施形態１よりもＴ_Ｃが低いが、従来のダイヤモンドＦＥＴの場合の（６ｍＡ／ｍｍ、１００℃）より大幅に上昇する。

（実施形態３）
図３に、本発明の実施形態３に係るダイヤモンドＦＥＴの構成を示す。実施形態３では、実施形態１の図１（ａ）〜（ｃ）、（ｅ）の工程を行い、図１（ｄ）の工程を行わない。

本発明の実施形態3に係るゲート長を１０μｍのダイヤモンドＦＥＴにおいて、保護層６としてＰＴＦＥを用いた場合、ＦＥＴのドレイン電流密度（Ｉ_ＤＭＡＸ）と最高動作温度（Ｔ_Ｃ）は（１００ｍＡ／ｍｍ、２６０℃）になる。表面層２が無い分だけ、実施形態１の場合よりもＩ_ＤＭＡＸが低いが、従来のダイヤモンドＦＥＴの場合の（６ｍＡ／ｍｍ、１００℃）より大幅に上昇する。

（実施形態４）
図４に、本発明の実施形態４に係るダイヤモンドＦＥＴの作製工程を示す。実施形態４と実施形態１との差異は、電極設置前に第２の表面層５を形成する点にある。

マイクロ波プラズマＣＶＤ装置などで結晶成長したダイヤモンド結晶１を用意し、マイクロ波ＣＶＤ装置のリアクター内で水素プラズマ（Ｈで表す）を照射し、水素を含む表面層２を形成する（図４（ａ））。マイクロ波プラズマＣＶＤ装置で、水素プラズマ雰囲気内で結晶成長したダイヤモンド結晶１表面は、既に水素を含む表面層２を形成しているので、第1の表面層２が十分形成されている場合、改めて水素プラズマ照射処理をしなくても良い。

次に、試料にＮＯ_２を供給し、第１の表面層２上に第２の表面層５を形成する（図４（ｂ））。

次に、第2の表面層５上の一部領域に、空間的に分離して、厚さ６００ｎｍの金薄膜３１、３２を蒸着する。これは、各々ソース電極３１、ドレイン電極３２になる（図４（ｃ））。

次に、ソース電極３１、ドレイン電極３２との間に、空間的に分離して、Ａｌ薄膜４を蒸着する（図４（ｄ））。このＡｌ薄膜４はゲート電極４になる。

次に、第２の表面層５上全体を覆うように、ポリテトラフルオロエチレン（ＰＴＦＥ）、テトラフルオロエチレンからなる保護層６を堆積させる（図４（ｅ））。

このようにして作製された本発明のダイヤモンドＦＥＴに対し、図４（ｆ）のように配線してドレイン電流電圧特性を測定し、その結果を図７（ｂ）に示す。本発明のダイヤモンドＦＥＴのゲート電圧−３Ｖにおける最大ドレイン電流密度は１８０ｍＡ／ｍｍと従来の約３０倍になり、トランジスタ特性は大きく向上している。

図８に、本発明によって作製したＦＥＴのドレイン電流の試料温度特性を示す。従来の方法では、室温から１４０℃にかけて、第２の表面層５５が蒸発してしまうため、ドレイン電流は急激に減少する。それに対して、本発明によれば、３００℃まで第２の表面層５が安定して、ＦＥＴ動作した。

表２は、このようにして作製した本発明の実施形態４に係るゲート長を１０μｍのダイヤモンドＦＥＴのドレイン電流密度（Ｉ_ＤＭＡＸ）と最高動作温度（Ｔ_Ｃ）をまとめたものである。

本発明の実施形態4に係るゲート長１０μｍダイヤモンドＦＥＴにおいて、保護層６をＰＴＦＥを用い、表面層２を、ＮＯ、ＮＯ_２、ＳＯ_２、Ｏ_３にした場合、（Ｉ_ＤＭＡＸ、Ｔ_Ｃ）は各々、表２のようになり、従来の方法による場合（６ｍＡ／ｍｍ、１００℃）より大幅に上昇する。

また、本発明の実施形態4に係るダイヤモンドＦＥＴにおいて、表面層２を、ＮＯ_２にし、保護層をフッソ化ポリミド、ＡＦ１６００、ＡＦ２４００、テトラフルオロエチレン、Ｃ_２Ｆ_４とパーフルオロアルコキシエチレン、Ｆを含むＰＭＭＡ、ＰＭＧＩ、ＡｌＦ_３、ＣａＦ_２、ＣｅＦ_３、ＬｉＦ、ＭｇＦ_２、ＮｄＦ_３、ＮａＦを用いた場合、（Ｉ_ＤＭＡＸ、Ｔ_Ｃ）は各々、表２のようになり、従来の方法による場合（６ｍＡ／ｍｍ、１００℃）より大幅に上昇する。

（実施形態５）
図５に、本発明の実施形態５に係るダイヤモンドＦＥＴの構造を示す。実施形態５では、実施形態４の図４（ａ）〜（ｄ）までの工程を行い、図４（ｅ）の工程を行わない。

本発明の実施形態５に係るゲート長１０μｍのダイヤモンドＦＥＴにおいて、表面層２としてＮＯ_２を用いた場合、ＦＥＴのドレイン電流密度（Ｉ_ＤＭＡＸ）と最高動作温度（Ｔ_Ｃ）は各々（１８０ｍＡ／ｍｍ、２２０℃）になる。保護層がないだけ、実施形態１よりもＴ_Ｃが低いが、従来の方法による場合（６ｍＡ／ｍｍ、１００℃）より大幅に上昇する。

（ａ）〜（ｅ）は、本発明の実施形態１に係るダイヤモンドＦＥＴの作製工程を示す図であり、（ｆ）は、ドレイン電流電圧特性の測定方法を示す図である。本発明の実施形態２に係るダイヤモンドＦＥＴの構造を示す図である。本発明の実施形態３に係るダイヤモンドＦＥＴの構成を示す図である。（ａ）〜（ｅ）は、本発明の実施形態４に係るダイヤモンドＦＥＴの作製工程を示す図であり、（ｆ）は、ドレイン電流電圧特性の測定方法を示す図である。本発明の実施形態５に係るダイヤモンドＦＥＴの構造を示す図である。（ａ）〜（ｅ）は、従来のダイヤモンドＦＥＴの作製工程を示す図であり、（ｆ）は、ドレイン電流電圧特性の測定方法を示す図である。（ａ）は、従来のダイヤモンドＦＥＴのドレイン電流電圧特性を示す図であり、（ｂ）は、本発明のダイヤモンドＦＥＴのドレイン電流電圧特性を示す図である。本発明によって作製したダイヤモンドＦＥＴのドレイン電流の試料温度特性を示す図である。本発明の実施形態１に係るダイヤモンドＦＥＴの透過型電子顕微鏡（ＴＥＭ）断面図である。

符号の説明

１ダイヤモンド結晶膜
２水素を含む第１の表面層
３１ソース電極（Ａｕ）
３２ドレイン電極（Ａｕ）
４ゲート電極（Ａｌ）
５ＮＯ_２を含む第２の表面層
５５ＣＯ_２、Ｈ_２Ｏを含む第２の表面層
６ポリテトラフルオロエチレン（ＰＴＦＥ）を含む保護層

Claims

ダイヤモンド結晶基板と、
前記ダイヤモンド結晶基板上に水素原子で終端された第１の表面層と、
前記ダイヤモンド結晶基板の第１の表面層上に形成された、窒素と酸素、硫黄と酸素、及び酸素のみのいずれかから成る第２の表面層と、
前記第２の表面層上に互いに離間して形成されたソース電極、ゲート電極、ドレイン電極からなる電極部と、
を備えたことを特徴とするダイヤモンド電界効果トランジスタ。
ダイヤモンド結晶基板と、
前記ダイヤモンド結晶基板上に水素原子で終端された第１の表面層と、
前記第２の表面層上に互いに離間して形成されたソース電極、ゲート電極、ドレイン電極からなる電極部と、
前記ダイヤモンド結晶基板の第１の表面層上に形成された、窒素と酸素、硫黄と酸素、及び酸素のみのいずれかから成る第２の表面層と、
を備えたことを特徴とするダイヤモンド電界効果トランジスタ。
前記第２の表面層上に形成されたフッ素を含む化合物からなる保護層をさらに備えたことを特徴とする請求項１又は２に記載のダイヤモンド電界効果トランジスタ。
前記第２の表面層は、ＮＯ又はＮＯ_２からなることを特徴とする請求項１乃至３のいずれかに記載のダイヤモンド電界効果トランジスタ。
ダイヤモンド結晶基板と、
前記ダイヤモンド結晶基板上に形成された水素原子で終端された第１の表面層と、
前記第１の表面層上に互いに離間して形成されたソース電極、ゲート電極、ドレイン電極からなる電極部と、
前記第１の表面層上に形成されたフッ素を含む化合物からなる保護層と
を備えたことを特徴とするダイヤモンド電界効果トランジスタ。
前記保護層は、アモルファスフロロポリマー、ポリテトラフルオロエチレン、テトラフルオロエチレン及びフッ素を含むポリジメチルグルタルイミドのいずれかからなることを特徴とする請求項３乃至５のいずれかに記載のダイヤモンド電界効果トランジスタ。
ダイヤモンド結晶基板表面に水素ラジカルを吸着させる第１の工程と、
前記水素ラジカルが吸着した表面に窒素と酸素、硫黄と酸素、及び酸素のみのいずれかを含む第1の化合物原料を吸着させる第２の工程と、
前記水素ラジカルが吸着した表面に互いに離間して形成されたソース電極、ゲート電極、ドレイン電極からなる電極部を形成する第３の工程と
を含むことを特徴とするダイヤモンド電界効果トランジスタ作製方法。
ダイヤモンド結晶基板表面に水素ラジカルを吸着させる第１の工程と、
前記水素ラジカルが吸着した表面に互いに離間して形成されたソース電極、ゲート電極、ドレイン電極からなる電極部を形成する第２の工程と、
前記水素ラジカルが吸着した表面に窒素と酸素、硫黄と酸素、及び酸素のみのいずれかを含む第1の化合物原料を吸着させる第３の工程と
を含むことを特徴とするダイヤモンド電界効果トランジスタ作製方法。
前記第１の化合物原料が吸着した表面にフッ素を含む第２の化合物原料を堆積させる第４の工程をさらに含むことを特徴とする請求項７又は８に記載のダイヤモンド電界効果トランジスタ作製方法。
前記第１の化合物原料は、ＮＯ又はＮＯ_２であることを特徴とする請求項７乃至９のいずれかに記載のダイヤモンド電界効果トランジスタ作製方法。
前記第２の化合物原料は、アモルファスフロロポリマー、ポリテトラフルオロエチレン、テトラフルオロエチレン及びフッ素を含むポリジメチルグルタルイミドのいずれかであることを特徴とする請求項９又は１０に記載のダイヤモンド電界効果トランジスタ作製方法。