JP5095562B2 - ダイヤモンド電界効果トランジスタ及びその作製方法 - Google Patents

ダイヤモンド電界効果トランジスタ及びその作製方法 Download PDF

Info

Publication number
JP5095562B2
JP5095562B2 JP2008228654A JP2008228654A JP5095562B2 JP 5095562 B2 JP5095562 B2 JP 5095562B2 JP 2008228654 A JP2008228654 A JP 2008228654A JP 2008228654 A JP2008228654 A JP 2008228654A JP 5095562 B2 JP5095562 B2 JP 5095562B2
Authority
JP
Japan
Prior art keywords
diamond
oxygen
surface layer
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008228654A
Other languages
English (en)
Other versions
JP2010062457A (ja
Inventor
誠 嘉数
研二 植田
博之 影島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2008228654A priority Critical patent/JP5095562B2/ja
Publication of JP2010062457A publication Critical patent/JP2010062457A/ja
Application granted granted Critical
Publication of JP5095562B2 publication Critical patent/JP5095562B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、ダイヤモンド電界効果トランジスタ及びその作製方法に関し、より詳細には、室温以上でも安定な表面層を有するダイヤモンド電界効果トランジスタ及びその作製方法に関する。
ダイヤモンド半導体は、半導体最大の絶縁耐圧、熱伝導性を有するばかりでなく、電子や正孔の移動度やドリフト速度も高く、もしダイヤモンド・トランジスタが実用化できれば、既存の半導体の性能を遥かに超える、最高の性能を持つ高周波電力トランジスタが実用可能になる(非特許文献1参照)。
図6に、従来の水素終端ダイヤモンド電界効果トランジスタ(FET)の作製工程を示す。ダイヤモンド結晶層1を用意し、そのダイヤモンド結晶層1をCVDリアクター内で水素プラズマに曝し、ダイヤモンド表面を水素ラジカル(Hで表す)で終端する(図6(a))。そのようにして水素を含む表面層2を形成する。次に、水素を含む表面層2上の一部の領域に、金薄膜31、32を空間的に分離して蒸着する(図6(b))。それが各々ソース電極31、ドレイン電極32になる。次に、ソース電極31とドレイン電極32との間に、空間的に分離して、Al薄膜4を蒸着する。これがゲート電極4になる(図6(c))。次に、試料に二酸化炭素(CO)又は水(HO)を吸着させ、CO又はHOを含む表面層55を形成する。(図6(d))。このデバイスを動作させる場合の配線を図6(f)に示す。
このような従来技術に基づき作製したダイヤモンドFET(ゲート長10μm)のドレイン電流電圧特性を図7(a)に示す。従来技術によるダイヤモンドFETの特性は、ゲート電圧−3Vにおける最大ドレイン電流密度は5mA/mmであった。
嘉数 誠 外、「ダイヤモンドMESFETの高周波特性」、応用物理、2004年、第73巻、第3号、pp.363−367
しかしながら、図8に、従来の水素終端ダイヤモンドFETのゲート電圧−3Vでのドレイン電流密度の試料温度特性を示すように、昇温すると、室温から140℃にかけてドレイン電流密度は徐々に減少するという課題があった。これは、表面層2の二酸化炭素(CO)又は水(HO)が蒸発してしまうためで、昇温によって一度減少したドレイン電流密度は、再び室温に戻してもドレイン電流密度は元に戻らない。以下の記述では、ドレイン電流密度が急激に減少する試料温度をTと呼ぶことにする。
従来技術によれば、(1)試料を昇温すると、図6(e)に示すように、水を含む表面層55は100℃で消失してしまい、ドレイン電流は劇的に減少するという課題があった。また、(2)試料を真空状態に曝した場合も、図6(e)に示すように、表面層55は蒸発してしまうため、ドレイン電流が劇的に減少してデバイス動作しなくなるという課題があった。従来のダイヤモンドFETは、このような根本的課題を抱えていたため、実用化まで至っていなかった。
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、最高動作温度が高くドレイン電流密度が大きい、かつ、長時間の大電力動作にも耐える信頼性のある、実用的なダイヤモンドFETを提供することにある。
このような目的を達成するために、請求項1に記載の発明は、ダイヤモンド電界効果トランジスタであって、ダイヤモンド結晶基板と、前記ダイヤモンド結晶基板上に水素原子で終端された第1の表面層と、前記ダイヤモンド結晶基板の第1の表面層上に形成された、窒素と酸素、硫黄と酸素、及び酸素のみのいずれかから成る第2の表面層と、前記第2の表面層上に互いに離間して形成されたソース電極、ゲート電極、ドレイン電極からなる電極部とを備えたことを特徴とする。
請求項2に記載の発明は、ダイヤモンド電界効果トランジスタであって、ダイヤモンド結晶基板と、前記ダイヤモンド結晶基板上に水素原子で終端された第1の表面層と、前記第1の表面層上に互いに離間して形成されたソース電極、ゲート電極、ドレイン電極からなる電極部と、前記ダイヤモンド結晶基板の第1の表面層上に形成された、窒素と酸素、硫黄と酸素、及び酸素のみのいずれかから成る第2の表面層とを備えたことを特徴とする。
請求項3に記載の発明は、請求項1又は2に記載のダイヤモンド電界効果トランジスタにおいて、前記第2の表面層上に形成されたフッ素を含む化合物からなる保護層をさらに備えたことを特徴とする。
請求項4に記載の発明は、請求項1乃至3のいずれかに記載のダイヤモンド電界効果トランジスタにおいて、前記第2の表面層が、NO又はNOからなることを特徴とする。
請求項に記載の発明は、請求項3乃至のいずれかに記載のダイヤモンド電界効果トランジスタにおいて、前記保護層が、アモルファスフロロポリマー、ポリテトラフルオロエチレン、テトラフルオロエチレン及びフッ素を含むポリジメチルグルタルイミドのいずれかからなることを特徴とする。
請求項に記載の発明は、ダイヤモンド電界効果トランジスタ作製方法であって、ダイヤモンド結晶基板表面に水素ラジカルを吸着させる第1の工程と、前記水素ラジカルが吸着した表面に窒素と酸素、硫黄と酸素、及び酸素のみのいずれかを含む第1の化合物原料を吸着させる第2の工程と、前記窒素と酸素、硫黄と酸素、及び酸素のみのいずれかを含む第1の化合物原料を吸着した表面に互いに離間して形成されたソース電極、ゲート電極、ドレイン電極からなる電極部を形成する第3の工程とを含むことを特徴とする。
請求項に記載の発明は、ダイヤモンド電界効果トランジスタ作製方法であって、ダイヤモンド結晶基板表面に水素ラジカルを吸着させる第1の工程と、前記水素ラジカルが吸着した表面に互いに離間して形成されたソース電極、ゲート電極、ドレイン電極からなる電極部を形成する第2の工程と、前記水素ラジカルが吸着した表面に窒素と酸素、硫黄と酸素、及び酸素のみのいずれかを含む第1の化合物原料を吸着させる第3の工程とを含むことを特徴とする。
請求項に記載の発明は、請求項6又は7に記載のダイヤモンド電界効果トランジスタ作製方法において、前記第1の化合物原料が吸着した表面にフッ素を含む第2の化合物原料を堆積させる第4の工程をさらに含むことを特徴とする。
請求項に記載の発明は、請求項6乃至8のいずれかに記載のダイヤモンド電界効果トランジスタ作製方法において、前記第1の化合物原料は、NO又はNOであることを特徴とする。
請求項10に記載の発明は、請求項8又は9に記載のダイヤモンド電界効果トランジスタ作製方法において、前記第2の化合物原料が、アモルファスフロロポリマー、ポリテトラフルオロエチレン、テトラフルオロエチレン及びフッ素を含むポリジメチルグルタルイミドのいずれかであることを特徴とする。
このようにして、水素終端ダイヤモンド表面をCO又はHOなる表面層より格段に安定なNO、SOなる表面層を形成することにより、また、表面層をポリテトラフルオロエチレン(PTFE)などの重合化合物からなる保護層で覆うことによって、表面層を更に安定化させ、長時間の大電力動作にも耐える信頼性のある、実用的なダイヤモンドFETが可能になる。
本発明によれば、最高動作温度が高くドレイン電流密度が大きい、かつ、長時間の大電力動作にも耐える信頼性のある、実用的なダイヤモンドFETが可能になる。
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
(実施形態1)
図1(a)〜(e)に、本発明の実施形態1に係るダイヤモンドFETの作製工程を示す。マイクロ波プラズマCVD装置などで結晶成長したダイヤモンド結晶1を用意し、マイクロ波CVD装置のリアクター内で水素プラズマ(Hで表す)を照射し、水素を含む表面層2を形成する(図1(a))。マイクロ波プラズマCVD装置で、水素プラズマ雰囲気内で結晶成長したダイヤモンド結晶1表面は、既に水素を含む第1の表面層2を形成しているので、第1の表面層2が十分形成されている場合、改めて水素プラズマ照射処理をしなくても良い。
次に、第1の表面層2上の一部の領域に、空間的に分離して、厚さ600nmの金薄膜31、32を蒸着する。これは、各ソース電極31、ドレイン電極32になる。
次に、ソース電極31とドレイン電極32との間に、空間的に分離して、Al薄膜4を蒸着する(図1(c))。このAl薄膜4はゲート電極4になる。
次に、試料にNOを供給し、第1の表面層2上に第2の表面層5を形成する(図1(d))。また、第2の表面層5は、ソース電極31とゲート電極4間、ゲート電極4とドレイン電極32間を結ぶように形成する。
次に、露出した第2の表面層5全体を覆うように、ポリテトラフルオロエチレン(PTFE)、テトラフルオロエチレンからなる保護層6を第2の表面層5上に堆積させる(図1(e))。図9に、本発明の実施形態1に係るダイヤモンドFETの透過型電子顕微鏡(TEM)断面図を示す。
このようにして作製された本発明のダイヤモンドFETに対し、図1(f)のように配線してドレイン電流電圧特性を測定し、その結果を図7(b)に示す。本発明のダイヤモンドFETのゲート電圧−3Vにおける最大ドレイン電流密度は180mA/mmと従来の約30倍になり、トランジスタ特性は大きく向上している。
図8に、本発明のダイヤモンドFETと従来のダイヤモンドFETのドレイン電流の試料温度特性を示す。従来のダイヤモンドFETでは、室温から140℃にかけて、第2の表面層55が蒸発してしまうため、ドレイン電流は急激に減少する。それに対して、本発明のダイヤモンドFETは、第2の表面層5が安定しているため、300℃までFET動作する。
表1は、本発明の実施形態1に係るゲート長10μmのダイヤモンドFETにおけるドレイン電流密度(IDMAX)と最高動作温度(T)をまとめたものである。
本発明の実施形態1に係るゲート長10μダイヤモンドFETにおいて、保護層6にPTFEを用い、表面層2を、NO、NO、SO、Oにした場合、(IDMAX、T)は各々、表1のようになり、従来の方法による場合(6mA/mm、100℃)より大幅に上昇する。
また、本発明の実施形態1に係るダイヤモンドFETにおいて、表面層2に、NOにし、保護層をフッソ化ポリミド、AF1600(TFE(テトラフルオロエチレン)とPDD(ジオキソール)からなるアモルファスフロロポリマーでガラス転移点が160℃のもの)、AF2400(TFE(テトラフルオロエチレン)とPDD(ジオキソール)からなるアモルファスフロロポリマーでガラス転移点が240℃のもの)、テトラフルオロエチレン、Cとパーフルオロアルコキシエチレン、Fを含むPMMA(分子鎖内の水素の一部をフッ素で置換したポリメタクリル酸メチル樹脂)、PMGI(ポリメチルグルタルイミド)、AlF、CaF、CeF、LiF、MgF、NdF、NaFを用いた場合、(IDMAX、T)は各々、表1のようになり、従来の方法による場合(6mA/mm、100℃)より大幅に上昇する。
(実施形態2)
図2に、本発明の実施形態2に係るダイヤモンドFETの構造を示す。実施形態2では、実施形態1の図1(a)〜(d)までの工程を行い、図1(e)の工程を行わない。
本発明の実施形態2に係るゲート長を10μmのダイヤモンドFETにおいて、表面層2としてNOを用いた場合、FETのドレイン電流密度(IDMAX)と最高動作温度(T)は各々(180mA/mm、220℃)になる。保護層が無い分だけ実施形態1よりもTが低いが、従来のダイヤモンドFETの場合の(6mA/mm、100℃)より大幅に上昇する。
(実施形態3)
図3に、本発明の実施形態3に係るダイヤモンドFETの構成を示す。実施形態3では、実施形態1の図1(a)〜(c)、(e)の工程を行い、図1(d)の工程を行わない。
本発明の実施形態3に係るゲート長を10μmのダイヤモンドFETにおいて、保護層6としてPTFEを用いた場合、FETのドレイン電流密度(IDMAX)と最高動作温度(T)は(100mA/mm、260℃)になる。表面層2が無い分だけ、実施形態1の場合よりもIDMAXが低いが、従来のダイヤモンドFETの場合の(6mA/mm、100℃)より大幅に上昇する。
(実施形態4)
図4に、本発明の実施形態4に係るダイヤモンドFETの作製工程を示す。実施形態4と実施形態1との差異は、電極設置前に第2の表面層5を形成する点にある。
マイクロ波プラズマCVD装置などで結晶成長したダイヤモンド結晶1を用意し、マイクロ波CVD装置のリアクター内で水素プラズマ(Hで表す)を照射し、水素を含む表面層2を形成する(図4(a))。マイクロ波プラズマCVD装置で、水素プラズマ雰囲気内で結晶成長したダイヤモンド結晶1表面は、既に水素を含む表面層2を形成しているので、第1の表面層2が十分形成されている場合、改めて水素プラズマ照射処理をしなくても良い。
次に、試料にNOを供給し、第1の表面層2上に第2の表面層5を形成する(図4(b))。
次に、第2の表面層5上の一部領域に、空間的に分離して、厚さ600nmの金薄膜31、32を蒸着する。これは、各々ソース電極31、ドレイン電極32になる(図4(c))。
次に、ソース電極31、ドレイン電極32との間に、空間的に分離して、Al薄膜4を蒸着する(図4(d))。このAl薄膜4はゲート電極4になる。
次に、第2の表面層5上全体を覆うように、ポリテトラフルオロエチレン(PTFE)、テトラフルオロエチレンからなる保護層6を堆積させる(図4(e))。
このようにして作製された本発明のダイヤモンドFETに対し、図4(f)のように配線してドレイン電流電圧特性を測定し、その結果を図7(b)に示す。本発明のダイヤモンドFETのゲート電圧−3Vにおける最大ドレイン電流密度は180mA/mmと従来の約30倍になり、トランジスタ特性は大きく向上している。
図8に、本発明によって作製したFETのドレイン電流の試料温度特性を示す。従来の方法では、室温から140℃にかけて、第2の表面層55が蒸発してしまうため、ドレイン電流は急激に減少する。それに対して、本発明によれば、300℃まで第2の表面層5が安定して、FET動作した。
表2は、このようにして作製した本発明の実施形態4に係るゲート長を10μmのダイヤモンドFETのドレイン電流密度(IDMAX)と最高動作温度(T)をまとめたものである。
本発明の実施形態4に係るゲート長10μmダイヤモンドFETにおいて、保護層6をPTFEを用い、表面層2を、NO、NO、SO、Oにした場合、(IDMAX、T)は各々、表2のようになり、従来の方法による場合(6mA/mm、100℃)より大幅に上昇する。
また、本発明の実施形態4に係るダイヤモンドFETにおいて、表面層2を、NOにし、保護層をフッソ化ポリミド、AF1600、AF2400、テトラフルオロエチレン、Cとパーフルオロアルコキシエチレン、Fを含むPMMA、PMGI、AlF、CaF、CeF、LiF、MgF、NdF、NaFを用いた場合、(IDMAX、T)は各々、表2のようになり、従来の方法による場合(6mA/mm、100℃)より大幅に上昇する。
(実施形態5)
図5に、本発明の実施形態5に係るダイヤモンドFETの構造を示す。実施形態5では、実施形態4の図4(a)〜(d)までの工程を行い、図4(e)の工程を行わない。
本発明の実施形態5に係るゲート長10μmのダイヤモンドFETにおいて、表面層2としてNOを用いた場合、FETのドレイン電流密度(IDMAX)と最高動作温度(T)は各々(180mA/mm、220℃)になる。保護層がないだけ、実施形態1よりもTが低いが、従来の方法による場合(6mA/mm、100℃)より大幅に上昇する。
(a)〜(e)は、本発明の実施形態1に係るダイヤモンドFETの作製工程を示す図であり、(f)は、ドレイン電流電圧特性の測定方法を示す図である。 本発明の実施形態2に係るダイヤモンドFETの構造を示す図である。 本発明の実施形態3に係るダイヤモンドFETの構成を示す図である。 (a)〜(e)は、本発明の実施形態4に係るダイヤモンドFETの作製工程を示す図であり、(f)は、ドレイン電流電圧特性の測定方法を示す図である。 本発明の実施形態5に係るダイヤモンドFETの構造を示す図である。 (a)〜(e)は、従来のダイヤモンドFETの作製工程を示す図であり、(f)は、ドレイン電流電圧特性の測定方法を示す図である。 (a)は、従来のダイヤモンドFETのドレイン電流電圧特性を示す図であり、(b)は、本発明のダイヤモンドFETのドレイン電流電圧特性を示す図である。 本発明によって作製したダイヤモンドFETのドレイン電流の試料温度特性を示す図である。 本発明の実施形態1に係るダイヤモンドFETの透過型電子顕微鏡(TEM)断面図である。
符号の説明
1 ダイヤモンド結晶膜
2 水素を含む第1の表面層
31 ソース電極(Au)
32 ドレイン電極(Au)
4 ゲート電極(Al)
5 NOを含む第2の表面層
55 CO、HOを含む第2の表面層
6 ポリテトラフルオロエチレン(PTFE)を含む保護層

Claims (10)

  1. ダイヤモンド結晶基板と、
    前記ダイヤモンド結晶基板上に水素原子で終端された第1の表面層と、
    前記ダイヤモンド結晶基板の第1の表面層上に形成された、窒素と酸素、硫黄と酸素、及び酸素のみのいずれかから成る第2の表面層と、
    前記第2の表面層上に互いに離間して形成されたソース電極、ゲート電極、ドレイン電極からなる電極部と、
    を備えたことを特徴とするダイヤモンド電界効果トランジスタ。
  2. ダイヤモンド結晶基板と、
    前記ダイヤモンド結晶基板上に水素原子で終端された第1の表面層と、
    前記第1の表面層上に互いに離間して形成されたソース電極、ゲート電極、ドレイン電極からなる電極部と、
    前記ダイヤモンド結晶基板の第1の表面層上に形成された、窒素と酸素、硫黄と酸素、及び酸素のみのいずれかから成る第2の表面層と、
    を備えたことを特徴とするダイヤモンド電界効果トランジスタ。
  3. 前記第2の表面層上に形成されたフッ素を含む化合物からなる保護層をさらに備えたことを特徴とする請求項1又は2に記載のダイヤモンド電界効果トランジスタ。
  4. 前記第2の表面層は、NO又はNOからなることを特徴とする請求項1乃至3のいずれかに記載のダイヤモンド電界効果トランジスタ。
  5. 前記保護層は、アモルファスフロロポリマー、ポリテトラフルオロエチレン、テトラフルオロエチレン及びフッ素を含むポリジメチルグルタルイミドのいずれかからなることを特徴とする請求項3乃至のいずれかに記載のダイヤモンド電界効果トランジスタ。
  6. ダイヤモンド結晶基板表面に水素ラジカルを吸着させる第1の工程と、
    前記水素ラジカルが吸着した表面に窒素と酸素、硫黄と酸素、及び酸素のみのいずれかを含む第1の化合物原料を吸着させる第2の工程と、
    前記窒素と酸素、硫黄と酸素、及び酸素のみのいずれかを含む第1の化合物原料を吸着した表面に互いに離間して形成されたソース電極、ゲート電極、ドレイン電極からなる電極部を形成する第3の工程と
    を含むことを特徴とするダイヤモンド電界効果トランジスタ作製方法。
  7. ダイヤモンド結晶基板表面に水素ラジカルを吸着させる第1の工程と、
    前記水素ラジカルが吸着した表面に互いに離間して形成されたソース電極、ゲート電極、ドレイン電極からなる電極部を形成する第2の工程と、
    前記水素ラジカルが吸着した表面に窒素と酸素、硫黄と酸素、及び酸素のみのいずれかを含む第1の化合物原料を吸着させる第3の工程と
    を含むことを特徴とするダイヤモンド電界効果トランジスタ作製方法。
  8. 前記第1の化合物原料が吸着した表面にフッ素を含む第2の化合物原料を堆積させる第4の工程をさらに含むことを特徴とする請求項6又は7に記載のダイヤモンド電界効果トランジスタ作製方法。
  9. 前記第1の化合物原料は、NO又はNOであることを特徴とする請求項6乃至8のいずれかに記載のダイヤモンド電界効果トランジスタ作製方法。
  10. 前記第2の化合物原料は、アモルファスフロロポリマー、ポリテトラフルオロエチレン、テトラフルオロエチレン及びフッ素を含むポリジメチルグルタルイミドのいずれかであることを特徴とする請求項8又は9に記載のダイヤモンド電界効果トランジスタ作製方法。
JP2008228654A 2008-09-05 2008-09-05 ダイヤモンド電界効果トランジスタ及びその作製方法 Expired - Fee Related JP5095562B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008228654A JP5095562B2 (ja) 2008-09-05 2008-09-05 ダイヤモンド電界効果トランジスタ及びその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008228654A JP5095562B2 (ja) 2008-09-05 2008-09-05 ダイヤモンド電界効果トランジスタ及びその作製方法

Publications (2)

Publication Number Publication Date
JP2010062457A JP2010062457A (ja) 2010-03-18
JP5095562B2 true JP5095562B2 (ja) 2012-12-12

Family

ID=42188913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008228654A Expired - Fee Related JP5095562B2 (ja) 2008-09-05 2008-09-05 ダイヤモンド電界効果トランジスタ及びその作製方法

Country Status (1)

Country Link
JP (1) JP5095562B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107146756A (zh) * 2017-06-27 2017-09-08 中国科学院微电子研究所 一种金刚石基底场效应晶体管制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6311963B2 (ja) * 2011-10-24 2018-04-18 株式会社ユーテック 成膜方法及び磁気記録媒体の製造方法
JP5759398B2 (ja) * 2012-02-21 2015-08-05 日本電信電話株式会社 ダイヤモンド電界効果トランジスタ及びその作成方法
JP6941346B2 (ja) * 2017-04-13 2021-09-29 国立研究開発法人物質・材料研究機構 Mis型半導体装置およびその製造方法
CN107331701A (zh) * 2017-06-27 2017-11-07 中国科学院微电子研究所 一种金刚石材料沟道导电特性优化方法
CN107331602A (zh) * 2017-06-27 2017-11-07 中国科学院微电子研究所 一种金刚石材料表面空穴浓度提高方法
JP2018048410A (ja) * 2017-12-04 2018-03-29 株式会社ユーテック CxNyHz膜、成膜方法、磁気記録媒体およびその製造方法
CN110416290B (zh) * 2019-07-30 2022-11-15 中国电子科技集团公司第十三研究所 金刚石晶体管制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3308755B2 (ja) * 1994-09-16 2002-07-29 東京瓦斯株式会社 素子分離された水素終端ダイヤモンド半導体素子の製造方法
JPH09257736A (ja) * 1996-03-25 1997-10-03 Tokai Univ ガスセンサおよびガス検出装置
JP3364119B2 (ja) * 1996-09-02 2003-01-08 東京瓦斯株式会社 水素終端ダイヤモンドmisfetおよびその製造方法
JP4425194B2 (ja) * 2005-08-18 2010-03-03 株式会社神戸製鋼所 成膜方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107146756A (zh) * 2017-06-27 2017-09-08 中国科学院微电子研究所 一种金刚石基底场效应晶体管制备方法

Also Published As

Publication number Publication date
JP2010062457A (ja) 2010-03-18

Similar Documents

Publication Publication Date Title
JP5095562B2 (ja) ダイヤモンド電界効果トランジスタ及びその作製方法
Jain et al. One-dimensional edge contacts to a monolayer semiconductor
He et al. High-performance black phosphorus field-effect transistors with long-term air stability
He et al. A van der Waals pn heterojunction with organic/inorganic semiconductors
Liang et al. Fabrication of GaN/diamond heterointerface and interfacial chemical bonding state for highly efficient device design
JP5665171B2 (ja) Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法
TWI585863B (zh) 適於具有異質基板的三族氮化物元件的緩衝層結構
US9472396B2 (en) Plasma treated semiconductor dichalcogenide materials and devices therefrom
JP5515073B2 (ja) 電子素子および電子素子の製造方法
Hiroki et al. Suppression of self-heating effect in AlGaN/GaN high electron mobility transistors by substrate-transfer technology using h-BN
Lee et al. High-performance current saturating graphene field-effect transistor with hexagonal boron nitride dielectric on flexible polymeric substrates
Dai et al. Large‐Area Chemical Vapor Deposited MoS2 with Transparent Conducting Oxide Contacts toward Fully Transparent 2D Electronics
Wang et al. Flexible inorganic/organic hybrid thin‐film transistors using all‐transparent component materials
Oseki et al. Field-effect transistors based on cubic indium nitride
US20150060768A1 (en) Method to improve performance characteristics of transistors comprising graphene and other two-dimensional materials
TWI574325B (zh) 常關型氮化鎵基半導體裝置
JP5990145B2 (ja) グラフェン製造方法
Chen et al. Epitaxial lift-off of flexible GaN-based HEMT arrays with performances optimization by the piezotronic effect
Alexandrou et al. Encapsulated graphene field-effect transistors for air stable operation
Qian et al. 2D materials as semiconducting gate for field-effect transistors with inherent over-voltage protection and boosted ON-current
Park et al. Selective chemical response of transition metal dichalcogenides and metal dichalcogenides in ambient conditions
JP6085178B2 (ja) Mes構造トランジスタを作製する方法、mes構造トランジスタ
KR20200009188A (ko) 국부적 발열 현상을 이용하여 트랜지스터의 출력전류를 증가시키는 어닐링 방법
JP5483168B2 (ja) ダイヤモンド薄膜およびダイヤモンド電界効果トランジスター
US20150255308A1 (en) Stress modulation of semiconductor thin film

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100525

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100525

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120919

R150 Certificate of patent or registration of utility model

Ref document number: 5095562

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees