JP2010041154A - 画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体 - Google Patents

画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体 Download PDF

Info

Publication number
JP2010041154A
JP2010041154A JP2008199097A JP2008199097A JP2010041154A JP 2010041154 A JP2010041154 A JP 2010041154A JP 2008199097 A JP2008199097 A JP 2008199097A JP 2008199097 A JP2008199097 A JP 2008199097A JP 2010041154 A JP2010041154 A JP 2010041154A
Authority
JP
Japan
Prior art keywords
register
area
protection
parameter
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008199097A
Other languages
English (en)
Other versions
JP5181907B2 (ja
Inventor
Hitoshi Nakamura
仁 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2008199097A priority Critical patent/JP5181907B2/ja
Publication of JP2010041154A publication Critical patent/JP2010041154A/ja
Application granted granted Critical
Publication of JP5181907B2 publication Critical patent/JP5181907B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Facsimiles In General (AREA)

Abstract

【課題】本発明は、画像処理回路の複数の機能ブロックに設けられているプロテクト機能を有するパラメータレジスタへのパラメータ設定を高速にかつ安価に行う画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体に関する。
【解決手段】画像処理装置1は、パラメータDMAC21が、パラメータレジスタPRa〜PRc全域にメモリ4からパラメータを読み出して順次設定を行うとともに、レジスタプロテクト解除情報領域に設定するプロテクト解除可否情報に基づいてパラメータレジスタPRa〜PRcのプロテクト可能領域のプロテクト解除の可否動作を行って、該プロテクト解除の可否に応じて該プロテクト可能領域へのパラメータの書き込み制御を行い、レジスタプロテクト設定情報領域に設定するプロテクト設定可否情報に基づいてプロテクト可能領域のプロテクト状態設定の可否動作を行う。
【選択図】 図1

Description

本発明は、画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体に関し、詳細には、画像処理回路の複数の機能ブロックに設けられているパラメータレジスタへのパラメータ設定を高速にかつ安価に行う画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体に関する。
複写装置、プリンタ装置、ファクシミリ装置、複合装置等の画像処理装置においては、近年、複合化及びデジタル化に伴って、RAM(Random Access Memory)等の半導体メモリを利用した画像処理が種々行われるようになってきている。このようなメモリ上にあるデータを高速に転送する技術としては、DMA(Direct Memory Access)があり、DMAでは、一般的に、メモリアドレスと転送量を指定することで、CPU(Central Processing Unit )が介在することなく、データ転送を行うが、メモリ上にデータが点在する場合には、ディスクリプタ方式を用いて、メモリ上に点在するデータを接続して連続的に転送を行う。
このDMAを使用したデータ転送は、CPUが、DMAコントローラ(以下、DMACという。)に対して、コマンド、メモリの転送開始アドレス、転送するデータ数などの入出力情報を与え、CPUがデータ転送に直接介在しないで済むが、1回のDMA転送要求での転送データ量が少なく、多量の画像データを転送する場合、CPUがDMACに関与する回数が増え、CPUの負担となっている。例えば、ディスクリプタ方式では、CPUがメモリ上にDMACに対する指示をディスクリプタといわれる識別子を書き込み、DMACが、ディスクリプタを読み込んで、ディスクリプタに示されているスタートアドレスや転送量に基づいてデータ転送を行い、また、点在したデータを連続してアクセスできるように、ディスクリプタの中に次のディスクリプタが存在するポインタを格納して、一連の動作が終ると、次のディスクリプタのポインタへアクセスを行い、そのポインタのディスクリプタからディスクリプタ情報を取得して、再び転送を行うという動作を繰り返す。
そして、画像処理装置等のようにASIC(Application Specific Integrated Circuit)等の画像処理用IC(Integrated Circuit)に搭載する画像処理ブロックを用いて画像データに各種画像処理を施す場合には、画像処理ブロックにパラメータレジスタを搭載して、CPUによってメモリ上に格納されている該データ処理のパラメータ(設定値)等のディスクリプタをメモリから読み込んで、画像処理ブロックのパラメータレジスタに設定し、その後、DMACがメモリ上のデータを読み込むと、画像処理ブロックが、先に設定されているパラメータに基づいて該画像データに画像処理を施した後、DMACがメモリに該画像処理後の画像データを転送する。
このように、ディスクリプタ方式によるDMAにおいては、CPUが1ブロックの転送毎にDMACにコマンドを発行するため、全体のデータ量が多く、1ブロックのサイズが小さいと、DMAにCPUが関与する回数も増え、CPUへの負荷が大きくなる。
そして、このパラメータレジスタには、例えば、図18に示すように、該ブロックの全てのパラメータレジスタへの書き込みの許可と禁止を行うプロテクトレジスタを備える場合がある。例えば、図18の場合、画像処理を行わせるための計算に必要な係数を格納するパラメータレジスタとしてパラメータテーブルTBLa、TBLbを保持するパラメータレジスタがあり、これらのパラメータテーブルTBLa、TBLbは、動作毎に該パラメータレジスタへのパラメータ設定やパラメータレジスタのアクセスを禁止して、保護し、動作中等に書き換えが行なわれないようにしている。図2では、プロテクトレジスタを有するパラメータレジスタRaは、そのアドレス空間として、2000hから2FFFhを有し、アドレス2100hにプロテクトレジスタが設けられている。
このようなプロテクトレジスタを備えたパラメータレジスタのプロテクト機能は、1つのプロテクトレジスタの設定により、パラメータテーブルTBLa、TBLb等のパラメータレジスタへの書き込みの許可や書き込みの禁止を行なえる機能であり、例えば、プロテクトレジスタに、「0」の値を設定した場合、パラメータテーブルTBLaとパラメータテーブルTBLbの書き込みを許可し、「1」の値を設定した場合、パラメータテーブルTBLa、TBLbへの書き込みを禁止する。
従来、このレジスタプロテクトの動作は、プロテクトレジスタへの許可値「0」の設定によりプロテクトの解除を行って、パラメータテーブルTBLa、TBLbを含む全てのレジスタへのレジスタ値の設定を行なった後、プロテクトレジスタへの禁止値「1」の設定によりプロテクトの設定を行って、全てのレジスタへのアクセス禁止を行なう。具体的には、図18の場合、プロテクトレジスタのアドレスが2100hであり、アドレス2100hへ設定するパラメータを「0」とすることで、レジスタ全体の書き込み許可の設定を行って、他のレジスタの全てのアドレス2000h〜2FFFhに対してパラメータを設定した後、プロテクトレジスタのアドレス2100hの設定を「1」に書き戻して、全てのレジスタへの書き込みを禁止にする。
そして、従来、複写装置、プリンタ装置等の画像処理装置においては、全てのレジスタへのレジスタ値の設定前に、プロテクトレジスタに許可値「0」を設定してレジスタ全てを書き込み許可状態に設定し、全てのレジスタへのレジスタ値の設定が完了すると、プロテクトレジスタに禁止値「1」を設定してレジスタ全体を書き込み禁止状態とし、この状態で、プリント動作等の画像処理動作を行う。画像処理装置は、画像処理動作が完了すると、再度、プロテクトレジスタに許可値「0」を設定してレジスタを書き込み許可状態に設定し、全てのレジスタへのレジスタ値の設定が完了すると、プロテクトレジスタに禁止値「1」を設定して全てのレジスタを書き込み禁止状態とし、この状態で、プリント動作等の画像処理動作を行うという処理を繰り返し行うこととなる。従来、このプロテクトレジスタの設定値の設定を、CPUが行っている。
そして、従来、画像処理パラメータDMACとリードDMACとライトDMACのそれぞれが連動して画像処理をする画像処理装置が提案されている(特許文献1参照)。
すなわち、この従来技術は、CPUがデータ転送に関与する回数を削減することで、CPUの負担の削減と処理速度の高速化を図っている。
特開2007−188434号公報
しかしながら、上記従来技術にあっては、多数の画像処理ブロックを搭載する画像処理回路(例えば、ASIC等)の該多数の画像処理ブロックのそれぞれに設けられているパラメータレジスタに、高速でかつ効率的にパラメータ設定を行う上で、改良の必要があった。
すなわち、近時、画像処理に用いられているASICでは、各種画像処理を行う複数の画像処理ブロックが搭載されており、各画像処理ブロックは、パラメータ設定のためのパラメータレジスタを備えている。この各画像処理ブロックにメモリ上の画像を読み込ませて必要な画像処理を行わせた後、メモリに書き戻したり、他の場所にデータ転送する場合には、リードDMACやライトDMACを用いて画像データの転送を行うが、各画像処理ブロックのパラメータレジスタに対して、目的とする画像処理動作を各画像処理ブロックに行わせるためのパラメータ設定をパラメータDMACが行う。この設定するパラメータは、CPUにより予めメモリ上に設定され、パラメータDMACが該パラメータを読み込んで、各パラメータレジスタのアドレスに対して該パラメータを書き込むことで設定が行なわれる。このパラメータの書き込みは、高速に行なうことや、回路規模を大きくしないために、煩雑な制御を行わないようにしている。その結果、画像処理ブロックのパラメータレジスタへのパラメータは、マッピングされたパラメータレジスタのアドレスの順番に書き込むという動作で行われる。
しかし、ASICに対して意図する動作を行わせるためには、図18に示したプロテクトレジスタのように、複数回のパラメータの設定を必要とするレジスタがあり、このプロテクトレジスタは、上述のように、他のレジスタのアクセス時や画像処理動作時に書き込みをできないように保護するための指示レジスタであり、画像処理のための計算が行なわれる係数を多量のデータとして備えるパラメータテーブルなどに対して、パラメータの書き込み時に、書き込み可能な状態とし、パラメータの書き込み後に、書き込みを禁止するようにレジスタをプロテクトする。
そして、上述のように、プロテクト制御をするレジスタは、動作に合わせてレジスタを複数回設定を行なう必要があり、上記特許文献記載の従来技術を用いても、パラメータDMACのみの制御では、レジスタへの複数回の設定を行なうことができず、パラメータDMACによる制御を実施した後、別に、CPUによるパラメータの設定が必要となる。
すなわち、パラメータDMACでパラメータレジスタにパラメータ設定を行う場合、はじめに、CPUにより、プロテクトレジスタに対して、「0」(解除)設定を行なった後、パラメータDMACによるレジスタ設定制御を行なう。このままでは、プロテクトレジスタは、「0」(解除)となったままであるので、画像処理装置内の全のレジスタへのレジスタ値の設定が完了した後に、再度、CPUによりプロテクトレジスタに対して、「1」(禁止)の設定を行い、全てのレジスタへの書き込みを禁止にして、プリント動作等の画像処理動作を行うという動作処理を繰り返し行うこととなる。
このように、プロテクト機能のように同一レジスタに対して、プリント動作等の画像処理動作前に複数回のレジスタ設定を変更する場合には、アドレス順にパラメータ設定を行うパラメータDMACのみで、該プロテクトレジスタ等の複数回の設定を必要とするレジスタを含めた全てのレジスタへの設定を行うことができず、CPUによる設定が必要となる。パラメータレジスタを有する機能ブロックが少ない場合には、CPUへの負荷も問題とはならないが、近時のように、画像処理装置が高機能化・高速化・多様化してくると、ASIC等の画像処理回路の搭載する機能ブロックの数も増加し、設定の必要なレジスタの数も増大してきてきる。このような状況においては、プロテクトレジスタ等の複数回の設定動作を要求するレジスタへの設定にCPUが常に介在すると、CPUにかかる負荷も増大し、画像処理装置の処理速度にも影響することとなり、改良が求められている。
なお、この問題に対して、パラメータDMACで実現する場合、レジスタを搭載する各機能ブロック毎にプロテクトレジスタ等の複数回設定動作を要求するレジスタを制御する専用の回路を用いると、制御が煩雑になるだけでなく、新規に回路を開発する場合に、個々の機能ブロックに対する上述の制御をパラメータDMAC側に新規追加して作成する必要がある等の新たな課題が発生するとともに、コストが高くなる。
そこで、本発明は、CPUの介在を削減しつつパラメータDMACによるプロテクト機能を有するレジスタへのパラメータ設定を安価かつ高速に行う画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体を提供することを目的としている。
本発明は、上記目的を達成するために、CPUによってメモリに書き込まれたパラメータを、パラメータDMACによって、画像処理手段の搭載するパラメータレジスタにセットし、該パラメータレジスタにセットされたパラメータに応じて該画像処理手段に画像処理を実行させる場合に、前記パラメータレジスタの所定領域を、前記パラメータの書き込み禁止を可能とするプロテクト可能領域とし、該プロテクト可能領域の前の所定領域をプロテクト解除領域として、該プロテクト可能領域をプロテクト解除状態に設定するか否かのプロテクト解除可否情報を格納し、該プロテクト可能領域の後の所定領域をプロテクト設定情報領域として、該プロテクト可能領域をプロテクト状態に設定するか否かのプロテクト設定可否情報を格納し、パラメータDMACが、該プロテクト解除情報領域と該プロテクト設定情報領域を含むレジスタ全域に前記メモリから前記パラメータを読み出して順次設定を行うとともに、該プロテクト解除情報領域に設定するプロテクト解除可否情報に基づいて該プロテクト可能領域のプロテクト解除の可否動作を行って、該プロテクト解除の可否に応じて該プロテクト可能領域への該パラメータの書き込み制御を行い、該プロテクト設定情報領域に設定するプロテクト設定可否情報に基づいて該プロテクト可能領域のプロテクト状態設定の可否動作を行うことを特徴としている。
また、本発明は、前記プロテクト可能領域を、複数のプロテクト可能小領域に分割して、該プロテクト可能小領域を挟んだ前後の所定領域を、前記プロテクト解除情報領域及び前記プロテクト設定情報領域とするとともに、前記プロテクト解除情報領域及び前記プロテクト設定情報領域の領域指定領域に、該プロテクト可能小領域を指定する領域指定情報を格納し、前記プロテクト解除情報領域及び前記プロテクト設定情報領域の可否情報格納領域に、該領域指定情報毎の前記プロテクト解除可否情報または前記プロテクト設定可否情報を格納することを特徴としてもよい。
本発明によれば、画像処理手段のパラメータレジスタの所定領域を、パラメータの書き込み禁止を可能とするプロテクト可能領域とし、該プロテクト可能領域の前の所定領域をプロテクト解除領域として、該プロテクト可能領域をプロテクト解除状態に設定するか否かのプロテクト解除可否情報を格納し、該プロテクト可能領域の後の所定領域をプロテクト設定情報領域として、該プロテクト可能領域をプロテクト状態に設定するか否かのプロテクト設定可否情報を格納し、パラメータDMACが、該プロテクト解除情報領域と該プロテクト設定情報領域を含むレジスタ全域に前記メモリから前記パラメータを読み出して順次設定を行うとともに、該プロテクト解除情報領域に設定するプロテクト解除可否情報に基づいて該プロテクト可能領域のプロテクト解除の可否動作を行って、該プロテクト解除の可否に応じて該プロテクト可能領域への該パラメータの書き込み制御を行い、該プロテクト設定情報領域に設定するプロテクト設定可否情報に基づいて該プロテクト可能領域のプロテクト状態設定の可否動作を行うので、煩雑な周辺回路を新た構築することなく、パラメータDMACによる1回のパラメータレジスタへのアクセス動作のみで、プロテクト可能領域のプロテクト解除とプロテクト設定を行うことができ、CPUの介在を削減しつつパラメータDMACによるプロテクト機能を有するレジスタへのパラメータ設定を安価かつ高速に行うことができる。
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。
図1〜図4は、本発明の画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体の第1実施例を示す図であり、図1は、本発明の画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体の第1実施例を適用した画像処理装置1の要部ブロック構成図である。
図1において、画像処理装置1は、複写装置、プリンタ装置、複合装置、スキャナ装置等の画像処理を行う装置を総称したものであり、画像処理用のASIC2、CPU(Central Processing Unit )3及びメモリ4等を備えている。
ASIC2は、画像処理用の複数(図1では、3つ)の機能ブロック(画像処理手段)BLa〜BLc及びパラメータDMAC21等を搭載しており、各機能ブロックBLa〜BLcは、各機能ブロックBLa〜BLcで実行する画像処理のパラメータ等を設定するためのパラメータレジスタPRa〜PRcが設けられている。
ASIC2の各機能ブロックBLa〜BLcには、図示しないメモリあるいは、メモリ4から処理対象の画像データが、図示しないリードDMACによって読み込まれ、各機能ブロックBLa〜BLcの各パラメータレジスタPRa〜PRcには、パラメータDMAC21によって該画像データを処理するためのパラメータ(係数等)が書き込まれる。各機能ブロックBLa〜BLcは、処理対象の画像データをパラメータレジスタPRa〜PRcに書き込まれたパラメータに基づいて画像処理し、ASIC2は、各機能ブロックBLa〜BLcの処理した画像データを、図示しないライトDMACを用いて図示しないメモリあるいはメモリ4に書き出す。
メモリ4は、機能ブロックBLa用のパラメータを記憶するメモリ4上のブロックBLa用アドレスを格納するディスクリプタポインタDPa、機能ブロックBLb用のパラメータを記憶するメモリ4上のブロックBLb用アドレスを格納するディスクリプタポインタDPb及び機能ブロックBLc用のパラメータを記憶するメモリ4上のブロックBLc用アドレスを格納するディスクリプタポインタDPcがCPU3によって書き込まれ、また、これらのディスクリプタアドレスDPa〜DPcには、実際に機能ブロックBLa〜BLcの各パラメータレジスタPRa〜PRcに設定するパラメータであるレジスタ設定値RJa〜RJc(以下、必要に応じて、単に、パラメータという。)が書き込まれる。
また,上記ASIC2のパラメータDMAC21には、ディスクリプタ情報領域21aがあり、ディスクリプタ情報領域21aには、CPU3によりメモリ4に書き込んだ各ブロックBLa〜BLc用のディスクリプタポインタDPa〜DPcの書き込まれているメモリ4上のアドレス情報であるディスクリプタポインタ情報が書き込まれる。
パラメータDMAC21は、ディスクリプタ情報領域21aに書き込まれたディスクリプタポインタ情報に基づいて、メモリ4から各機能ブロックBLa〜BLc用のディスクリプタポインタDPa〜DPcを読み出し、このディスクリプタポインタDPa〜DPcからメモリ4の各ブロックBLa〜BLcのパラメータの格納されているアドレス空間のスタートアドレス、すなわち、レジスタ設定値RJa〜RJcの格納されている先頭アドレスを取り込む。
パラメータDMAC21は、各ブロック用のレジスタ設定値RJa〜RJcの格納されているスタートアドレスを取得すると、各ブロック用のレジスタ設定値RJa〜RJcを順次読み込んで、それぞれ対応するパラメータレジスタPRa〜PRcに設定する。
パラメータDMAC21は、この全てのパラメータレジスタPRa〜PRcへのパラメータ設定を、後述するように、1回の設定動作で行う。
そして、画像処理装置1は、ROM(Read Only Memory)、EEPROM(Electrically Erasable and Programmable Read Only Memory )、EPROM、フラッシュメモリ、フレキシブルディスク、CD−ROM(Compact Disc Read Only Memory )、CD−RW(Compact Disc Rewritable )、DVD(Digital Video Disk)、SD(Secure Digital)カード、MO(Magneto-Optical Disc)等のコンピュータが読み取り可能な記録媒体に記録されている本発明の画像処理制御方法を実行する画像処理制御プログラムを読み込んでROMやハードディスクに導入することで、後述するプロテクト機能を有するレジスタの動作を効率的にかつ高速に実行させる画像処理制御方法を実行する画像処理装置1として構築されている。この画像処理制御プログラムは、アセンブラ、C、C++、C#、Java(登録商標)等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。
次に、本実施例の作用を説明する。本実施例の画像処理装置1は、ASIC2の複数の機能ブロックBLa〜BLcに設けられているパラメータ用の全てのパラメータレジスタPRa〜PRcへのパラメータの設定を1回の処理で行う。
すなわち、パラメータ用のパラメータレジスタPRa〜PRcには、既に書き込まれているパラメータを変更したくないパラメータレジスタPRa〜PRcが存在しており、このような場合、該パラメータレジスタPRa〜PRcにプロテクトをかけることができるが、従来技術では、上述のように、CPU3がパラメータDMACによる動作の前後にいちいち介入してプロテクトレジスタのプロテクトの解除と設定を行う必要があり、CPU3の負荷が大きかった。
そこで、本実施例の画像処理装置1は、図1に示した画像処理装置1において、各機能ブロックBLa〜BLcのパラメータレジスタPRa〜PRcにパラメータを設定する場合、CPU3が、メモリ4の各機能ブロックBLa〜BLcに対応するレジスタ設定値RJa〜RJcをメモリ4の所定のメモリ領域に記載し、該レジスタ設定値RJa〜RJcの書き込まれているメモリ4上の先頭アドレスを、メモリ4のディスクリプタポインタDPa〜DPcに書き込むとともに、パラメータDMAC21のディスクリプタ情報領域21aに設定情報を書き込んで設定する。
次に、CPU4がパラメータDMAC21の動作を開始させると、パラメータDMAC21は、ディスクプリタ情報領域21aに設定された情報に基づいてメモリ4のディスクリプタポインタDPa〜DPcを読み取って、該ディスクリプタポインタDPa〜DPcに基づいて、各機能ブロックBLa〜BLcのパラメータレジスタPRa〜PRcに対応するパラメータの書き込まれている先頭アドレスを取得して、メモリ4の該レジスタ設定値RJa〜RJcを読み出し、図2に示すように、順次、パラメータレジスタPRa〜PRcに連続して書き込みを行う。このパラメータDMAC21によるメモリ4のレジスタ設定値RJa〜RJcのパラメータレジスタPRa〜PRcへの連続した書き込みによって、ASIC2のパラメータレジスタPRa〜PRcのアドレスが1000hから3FFFhの場合、このアドレス1000hから3FFFhまで連続してパラメータが書き込まれる。そして、図2に示すように、各機能ブロックBLa〜BLcのパラメータレジスタPRa〜PRcのアドレスが、図2に示すようにマッピングされている場合、パラメータDMAC21は、機能ブロックBLaのパラメータレジスタPRa→機能ブロックBLbのパラメータレジスタPRb→機能ブロックBLcのパラメータレジスタPRcの順番に、パラメータの書き込みを行う。
上述のようにして、パラメータDMAC21によって、複数(図1では、3つ)の機能ブロックBLa〜BLcの各パラメータレジスタPRa〜PRcの全てに一括してパラメータの設定を行うことができる。
ところが、全てのパラメータレジスタPRa〜PRcが常に一括してパラメータの設定が行われることで、全ての機能ブロックBLa〜BLcがその目的とする機能動作を実行する場合には、問題とならないが、特定のパラメータレジスタPRa〜PRc、例えば、図3に示すパラメータレジスタPRbのように、あるタイミングのパラメータについては、プロテクトして書き込みを拒否することで、ASIC2としての全体の画像処理が適切に実行される場合がある。
この場合、従来のように、いちいちCPU3がパラメータの設定の最初と最後にプロテクトの解除と設定を行うようにすると、CPU3への負荷が大きくなる。
そこで、本実施例の画像処理装置1においては、パラメータ設定動作に付随させてプロテクトの必要なパラメータレジスタPRa〜PRcへのプロテクトの解除と設定を行うことで、1度のパラメータ設定動作でプロテクトの必要なパラメータレジスタPRa〜PRcに対するプロテクトの解除と設定及び他のパラメータレジスタPRa〜PRcへのパラメータの設定を行う。
例えば、いま、図3(a)に示すように、ブロックBLbがプロテクト機能を有するパラメータレジスタPRbを搭載している場合、パラメータレジスタPRbは、アドレスとして、2000h〜2FFFhまでを有していて、アドレス2000hにレジスタプロテクト解除レジスタ(プロテクト解除情報領域)Bpkを有し、アドレス2FFFhにレジスタプロテクト設定レジスタ(プロテクト設定情報領域)Bpsを有している。すなわち、パラメータレジスタPRbは、図3(a)に示すように、2000h番地から順番に、レジスタプロテクト解除レジスタBpk、パラメータ領域PA、パラメータテーブルTBLa、パラメータ領域PA、パラメータテーブルTBLb、パラメータ領域PA及びレジスタプロテクト設定レジスタBpsからなっており、パラメータDMAC21によって上記順番に従って設定される。
そして、このレジスタプロテクト解除レジスタBpk、レジスタプロテクト設定レジスタBpsを有するパラメータレジスタPRbは、各領域PAやテーブルTBLa、TBLbに対するプロテクトの解除と設定が、レジスタプロテクト解除レジスタBpk及びレジスタプロテクト設定レジスタBpsに対するパラメータDMAC21によるレジスタ値であるパラメータの設定を制御することで、制御される。
すなわち、レジスタプロテクト解除レジスタBpk及びレジスタプロテクト設定レジスタBpsは、そのON、OFFの組み合わせとして、以下の4通りがある。
type−1:レジスタプロテクト解除レジスタBpk→ON(「0」:解除)
レジスタプロテクト設定レジスタBps→ON(「1」:設定)
type−2:レジスタプロテクト解除レジスタBpk→OFF(「1」:維持)
レジスタプロテクト設定レジスタBps→ON(「1」:設定)
type−3:レジスタプロテクト解除レジスタBpk→ON(「0」」:解除)
レジスタプロテクト設定レジスタBps→OFF(「0」:維持)
type−4:レジスタプロテクト解除レジスタBpk→OFF(「1」:維持)
レジスタプロテクト設定レジスタBps→OFF(「0」:維持)
type−1は、レジスタプロテクト解除レジスタBpkの値(プロテクト解除可否情報)がON(「0」:解除)であり、パラメータレジスタPRbのプロテクト機能をOFF(解除)状態にし、レジスタプロテクト設定レジスタBpsの値(プロテクト設定可否情報)がON(「1」:設定)で、該解除状態(OFF状態)のプロテクト機能を設定状態(ON状態)にする。type−2は、レジスタプロテクト解除レジスタBpkの値がOFF(「1」:維持)で、パラメータレジスタPRbのプロテクト機能を前の状態のまま維持(前の状態がプロテクト設定状態(ON状態)であればプロテクトON状態を維持、プロテクト解除状態(OFF状態)であれば、プロテクトOFF状態を維持)し、レジスタプロテクト設定レジスタBpsの値がON(「1」:設定)で、プロテクト機能をON状態にする。type−3は、レジスタプロテクト解除レジスタBpkの値がON(「0」:維持)で、パラメータレジスタPRbのプロテクト機能をOFF(解除)状態にし、レジスタプロテクト設定レジスタBpsの値がOFF(「0」:維持)で、プロテクト解除状態(OFF状態)のパラメータレジスタPRbのプロテクト機能をプロテクト解除レジスタBpkで設定された状態のまま、すなわち、OFF状態のままとして、パラメータDMAC21によってアクセス可能な状態とする。type−4は、レジスタプロテクト解除レジスタBpkの値がOFF(「1」:維持)で、パラメータレジスタPRbのプロテクト機能を前の状態のまま維持(前の状態がプロテクトON状態であればプロテクトON状態を維持、プロテクトOFF状態であれば、プロテクトOFF状態を維持)し、レジスタプロテクト設定レジスタBpsの値がOFF(「0」:維持)で、パラメータレジスタPRbのプロテクト機能をプロテクト解除レジスタBpkで設定された状態のまま(プロテクト機能がON状態であれば、ON状態のまま、OFF状態であれば、OFF状態のまま)を維持する。
そして、上記レジスタプロテクト解除レジスタBpk及びレジスタプロテクト設定レジスタBpsは、それぞれ図3(b)に示すように、所定ビット(図3(b)では、「0」〜「7」の8ビット)のレジスタで構成され、レジスタプロテクト解除レジスタBpkは、「0」ビット目の値が「0」のとき、レジスタプロテクト解除レジスタBpkによるパラメータレジスタPRbのプロテクト解除機能をON状態(「0」:解除状態)にし、レジスタプロテクト設定レジスタBpsは、「0」ビット目の値が「1」のとき、レジスタプロテクト設定レジスタBpsによるパラメータレジスタPRbのプロテクト設定機能をON状態(「1」:プロテクト状態)にする。これらレジスタプロテクト解除レジスタBpk及びレジスタプロテクト設定レジスタBpsのプロテクト機能のON機能、OFF機能は、上述の通りである。なお、「7」ビット目の値は、後述するように、レジスタプロテクト解除レジスタBpkとレジスタプロテクト設定レジスタBpsの選択信号Srに使用される。
このようなレジスタプロテクト解除レジスタBpk及びレジスタプロテクト設定レジスタBpsを備えたパラメータレジスタPRbは、さらに、図3(c)に示すように、レジスタ選択回路RS及びセレクタSTで構成されるプロテクト制御機能部PSとして表示することができ、レジスタ選択回路RSは、セレクタSTに対して、レジスタプロテクト解除レジスタBpkへのアクセスタイミングに該レジスタプロテクト解除レジスタBpkを選択させ、レジスタプロテクト設定レジスタBpsへのアクセスタイミングに該レジスタプロテクト設定レジスタBpsを選択させる選択信号Srを出力し、セレクタSTには、さらに、レジスタプロテクト解除レジスタBpkからのON/OFF信号(「1」/「0」)とレジスタプロテクト設定レジスタBpsからのON/OFF(「1」/「0」)信号が入力される。セレクタSTは、選択信号Srに基づいて、レジスタプロテクト解除レジスタBpkからのON/OFF信号とレジスタプロテクト設定レジスタBpsからのON/OFF信号の一方を選択して、レジスタプロテクト解除レジスタBpk及びレジスタプロテクト設定レジスタBps以外のパラメータレジスタPRbに対するプロテクト機能のON状態(設定状態)とOFF状態(解除状態)を制御する。このプロテクト制御機能部PSは、ハードウェア構成によって実現されていてもよいが、回路構成を変更することなく、パラメータDMAC21が、上記レジスタプロテクト解除レジスタBpk、レジスタプロテクト設定レジスタBpsに設定する値に応じてプロテクト制御することで、ソフトウェア構成によって実現されてもよい。そして、上記type−1からtype−4までのプロテクト機能の設定信号の組み合わせのいずれをそれぞれのタイミングに合わせて出力するかは、CPU3が設定してもよいし、メモリ4のレジスタ設定値RJbに設定する設定値の一部に設定して、パラメータDMAC21がこの設定値に基づいて、レジスタプロテクト解除レジスタBpkへの設定タイミングに設定する設定値、レジスタプロテクト設定レジスタBpsへの設定タイミングに設定する設定値を制御するようにしてもよい。また、上記プロテクト設定機能部PSを、レジスタプロテクト解除レジスタBpkとレジスタプロテクト設定レジスタBpsの上記「0」ビット目の値で上記プロテクト機能のON/OFFの設定を行うとともに、「7」ビット目の値で、該レジスタプロテクト解除レジスタBpkとレジスタプロテクト設定レジスタBpsへのアクセスタイミングのチェック(選択制御)を行うようにしてもよい。
そして、この画像処理装置1は、図4に示すように、ASIC2の各機能ブロックBLa〜BLcの各パラメータレジスタPRa〜PRcへのレジスタ設定動作と画像処理動作(図4では、プリント動作)を順次繰り返し行うことで、画像処理(プリント)動作を実行する。なお、図4では、機能ブロックBLa〜BLcをAブロック、Bブロック、Cブロックと表示している。
図4において、画像処理装置1は、動作を行う際に、まず、ASIC2に対して意図する機能動作を行わせるために、CPU3が、メモリ4のディスクリプタポインタDPa〜DPcへ機能ブロックBLa〜BLc用のパラメータを記憶するアドレスの書き込み、次に、メモリ4のディスクリプタアドレスDPa〜DPcに、実際に機能ブロックBLa〜BLcの各パラメータレジスタPRa〜PRcに設定するレジスタ設定値RJa〜RJcを書き込む。そして、CPU3は、ASIC2のパラメータDMAC21のディスクリプタ情報領域21aへ、メモリ4に書き込んだ各ブロック用のディスクリプタポインタDPa〜DPcの書き込まれているメモリ4上のアドレス情報であるディスクリプタポインタ情報を書き込む。以上の書き込みが完了すると、CPU3がパラメータDMAC21に対して起動をかける。
パラメータDMAC21は、起動がかけられると、メモリ4のディスクリプタポインタDPa〜DPcに基づいて各機能ブロックBLa〜BLc用のパラメータレジスタPRa〜PRcに設定するレジスタ設定値(パラメータ)RJa〜RJcをディスクリプタアドレスDPa〜DPcに基づいて読み出して、各機能ブロックBLa〜BLcのパラメータレジスタPRa〜PRcに、図2に示したように、1000hから3FFFhまでのアドレスに対して連続して書き込む。すなわち、各パラメータレジスタRPa〜RPcが、図2に示すように、マッピングされている場合、パラメータDMAC21は、機能ブロックBLaのパラメータレジスタPRa→機能ブロックBLbのパラメータレジスタPRb→機能ブロックBLcのパラメータレジスタPRcの順番にパラメータの書き込みを行う。
そして、いま、機能ブロックBLbのパラメータレジスタPRbが、図3に示したように、プロテクト機能を有している場合、図4に示すように、レジスタ選択回路RSは、セレクタSTに対して、レジスタプロテクト解除レジスタBpkへのアクセスタイミングJkに該レジスタプロテクト解除レジスタBpkのパラメータであるプロテクト解除情報(「0」/「1」)を選択させ、レジスタプロテクト設定レジスタBpsへのアクセスタイミングJsに該レジスタプロテクト設定レジスタBps(「0」/「1」)を選択させる選択信号Srを出力し、セレクタSTには、さらに、レジスタプロテクト解除レジスタBpkからの解除情報(「0」/「1」:ON/OFF信号)とレジスタプロテクト設定レジスタBpsからの設定情報(「0」/「1」:ON/OFF信号)が入力される。セレクタSTは、選択信号Srに基づいて、レジスタプロテクト解除レジスタBpkからのON/OFF信号とレジスタプロテクト設定レジスタBpsからのON/OFF信号の一方を選択して、レジスタプロテクト解除レジスタBpk及びレジスタプロテクト設定レジスタBps以外のパラメータレジスタPRbに対するプロテクト機能のON状態とOFF状態を制御する。なお、実際には、パラメータDMAC21が行う。
図4には、上記type−1の場合が示されており、パラメータレジスタPRbのレジスタプロテクト解除レジスタBpkのアクセスタイミングJkに、レジスタプロテクト解除レジスタBpkにON(「0」:解除)の設定値が設定され、機能ブロックBLbのパラメータレジスタPRbへのプロテクトを解除して、パラメータDMAC21によるパラメータレジスタPRbへのパラメータの書き込みを行う。その後、パラメータレジスタPRbのレジスタプロテクト設定レジスタBpsのアクセスタイミングJsに、ON(「1」:設定)が設定され、ブロックBLbのパラメータレジスタPRbへのアクセスをプロテクトするプロテクト状態をON状態に設定する。
その後、機能ブロックBLcのパラメータレジスタPRcへのパラメータの書き込みを行うと、CPU3は、ASIC2の各機能ブロックBLa〜BLcを各パラメータレジスタPRa〜PRcに書き込まれたパラメータに基づいて動作させ、所定の動作、例えば、図4に示すようなプリント動作を実行させ、該プリント動作が完了すると、レジスタ設定動作を行い、該レジスタ設定動作で設定した内容に基づいてプリント動作を行うという動作処理を繰り返し行う。この場合、
このように、本実施例の画像処理装置1は、ASIC2の機能ブロックBLa〜BLcが搭載しているパラメータレジスタPRa〜PRcの所定領域を、パラメータの書き込み禁止を可能とするプロテクト可能領域(パラメータテーブルTBLa、BLb、その他の領域PA)とし、該プロテクト可能領域の前の所定領域をレジスタプロテクト解除レジスタBpkとして、該プロテクト可能領域をプロテクト解除状態に設定するか否かのプロテクト解除可否情報(「0」、「1」)を格納し、該プロテクト可能領域の後の所定領域をプロテクト設定情報領域Bpsとして、該プロテクト可能領域をプロテクト状態に設定するか否かのプロテクト設定可否情報(「0」、「1」)を格納し、レジスタプロテクト解除レジスタBpkとレジスタプロテクト設定レジスタBpsを含むレジスタ全域にメモリ4からパラメータを読み出して順次設定を行うとともに、レジスタプロテクト解除レジスタBpkに設定するプロテクト解除可否情報に基づいて該プロテクト可能領域のプロテクト解除の可否動作を行って、該プロテクト解除の可否に応じて該プロテクト可能領域へのパラメータの書き込み制御を行い、レジスタプロテクト設定レジスタBpsに設定するプロテクト設定可否情報に基づいてプロテクト可能領域のプロテクト状態設定の可否動作を行っている。
したがって、パラメータDMAC21による1回のパラメータレジスタPRa〜PRcへのアクセス動作のみで、プロテクト可能領域のプロテクト解除とプロテクト設定を行うことができ、CPU3の介在を削減しつつパラメータDMAC21によるプロテクト機能を有するレジスタPRa〜PRcへのパラメータ設定を安価かつ高速に行うことができる。
その結果、ASIC2が大規模で多数の機能を有している場合にも、パラメータDMAC21側に各々の機能に対しての制御回路を設ける必要がなく、簡素な回路構成で、容易に、パラメータレジスタPRa〜PRcのプロテクト機能を実現することができる。
図5及び図6は、本発明の画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体の第2実施例を示す図であり、図5は、本発明の画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体の第2実施例を適用した画像処理装置のプロテクト制御機能部のブロック構成図である。
なお、本実施例は、上記第1実施例の画像処理装置1と同様の画像処理装置に適用したものであり、本実施例の説明においては、必要に応じて、第1実施例の説明で用いた符号をそのまま用いて説明する。
本実施例の画像処理装置1は、第1実施例では、機能ブロックBLbのレジスタPRbの全てのレジスタに対してプロテクト機能のON状態とOFF状態を制御していたのに対して、機能ブロックBLbのパラメータレジスタPRbの各領域毎、例えば、図3(a)に示したパラメータレジスタPRbのうち、例えば、パラメータテーブルTBLa、TBLbと、該パラメータテーブルTBLa、TBLb以外のパラメータ領域PAと、を分けてプロテクト機能のON/OFF状態の設定を行う。
すなわち、図5にプロテクト制御機能部PS2を示すように、本実施例のプロテクト制御機能部PS2の機能としては、図3(b)に示したレジスタプロテクト解除レジスタBpkとレジスタプロテクト設定レジスタBpsの「0」ビット目を、パラメータテーブルTBLaとパラメータテーブルTBLbのプロテクト解除のON/OFFの設定及びプロテクト設定のON/OFFに用い、レジスタプロテクト解除レジスタBpkとレジスタプロテクト設定レジスタBpsの「1」ビット目を、パラメータテーブルTBLaとパラメータテーブルTBLb以外のパラメータ領域PAのプロテクト解除のON/OFFの設定及びプロテクト設定のON/OFFに用い、さらに、上記同様に、レジスタプロテクト解除レジスタBpkとレジスタプロテクト設定レジスタBpsの「7」ビット目を、該レジスタプロテクト解除レジスタBpkとレジスタプロテクト設定レジスタBpsへのアクセスタイミングの選択信号Srとして用いる。
この場合、画像処理装置1は、例えば、図6に示すように、ASIC2の各機能ブロックBLa〜BLcの各パラメータレジスタPRa〜PRcへのレジスタ設定動作と画像処理動作(図6では、プリント動作)を順次繰り返し行うことで、画像処理(プリント)動作を実行する。なお、図6では、機能ブロックBLa〜BLcをAブロック、Bブロック、Cブロックと表示している。
図6において、画像処理装置1は、動作を行う際に、まず、ASIC2に対して意図する機能動作を行わせるために、CPU3が、メモリ4のディスクリプタポインタDPa〜DPcへの機能ブロックBLa〜BLc用のパラメータを記憶するアドレスの書き込みを行い、次に、メモリ4のディスクリプタアドレスDPa〜DPcに、実際に機能ブロックBLa〜BLcの各パラメータレジスタPRa〜PRcに設定するレジスタ設定値RJa〜RJcを書き込む。そして、CPU3は、ASIC2のパラメータDMAC21のディスクリプタ情報領域21aへ、メモリ4に書き込んだ各ブロック用のディスクリプタポインタDPa〜DPcの書き込まれているメモリ4上のアドレス情報であるディスクリプタポインタ情報を書き込む。以上の書き込みが完了すると、CPU3がパラメータDMAC21に対して起動をかける。
パラメータDMAC21は、起動がかけられると、メモリ4のディスクリプタポインタDPa〜DPcに基づいて各機能ブロックBLa〜BLc用のパラメータレジスタPRa〜PRcに設定するレジスタ設定値RJa〜RJcをディスクリプタアドレスDPa〜DPcに基づいて読み出して、各機能ブロックBLa〜BLcのパラメータレジスタPRa〜PRcに、図2に示したように、1000hから3FFFhまでのアドレスに対して連続して書き込む。
そして、いま、機能ブロックBLbのパラメータレジスタPRbが、図3に示したように、プロテクト機能を有しており、上述のように、図5に示したレジスタ選択回路RSの機能を実行させるビットとして、パラメータレジスタPRbの「7」ビット目に「0」と「1」が設定され、「0」のときに、セレクタST2に対して、レジスタプロテクト解除レジスタBpkへのアクセスタイミングJkに該レジスタプロテクト解除レジスタBpkを選択させ、レジスタプロテクト設定レジスタBpsへのアクセスタイミングJsに該レジスタプロテクト設定レジスタBpsを選択させる選択信号Srを出力し、セレクタST2には、さらに、レジスタプロテクト解除レジスタBpkの「0」ビット目と「1」ビット目に、ON/OFF信号(「0」または「1」)とレジスタプロテクト設定レジスタBpsの「0」ビット目と「1」ビット目に、ON/OFF信号(「0」または「1」)が入力される。なお、いま、図6では、レジスタプロテクト解除レジスタBpkの「0」ビット目に、ON信号(「0」)であるプロテクト解除信号が設定され、レジスタプロテクト設定レジスタBpsの「0」ビット目に、プロテクト設定機能をONにするON信号(「1」)であるプロテクト設定信号が設定されているものとする。また、レジスタプロテクト解除レジスタBpkの「1」ビット目に、ON信号(「0」)であるプロテクト解除信号が設定され、レジスタプロテクト設定レジスタBpsの「1」ビット目に、プロテクト設定機能をOFFにするOFF信号(「0」)であるプロテクト非セット信号が設定されているものとする。
セレクタST2は、選択信号Srに基づいて、レジスタプロテクト解除レジスタBpkからの「0」ビット目と「1」ビット目のON/OFF信号あるいはレジスタプロテクト設定レジスタBpsからの「0」ビット目と「1」ビット目のON/OFF信号の一方を選択して、パラメータテーブルTBLa、TBLb及びパラメータテーブルTBLa、TBLb以外のパラメータ領域PAのプロテクト状態の解除とプロテクト状態の設定を行う。
図6では、パラメータテーブルTBLa、TBLbについては、ブロックBLbのパラメータレジスタPRbのみが、レジスタ設定期間の該ブロックBLbのパラメータレジスタPRbへのアクセスタイミング(アクセスタイミングJkからアクセスタイミングJsまでの期間)のみプロテクト機能を解除してアクセス可能とし、パラメータテーブルTBLa、TBLb以外のパラメータ領域PAについては、常に、プロテクト機能を解除して、アクセス可能としている。
このように、本実施例の画像処理装置1は、パラメータレジスタPRa〜PRcのプロテクト可能領域が、複数のプロテクト可能小領域(パラメータ領域PA、パラメータテーブルTBLa、TBLb)に分割されており、プロテクト解除情報領域Bpk及びプロテクト設定情報領域Bpsが、該プロテクト可能小領域を指定するプロテクト領域指定情報の格納されるプロテクト領域指定領域([7]ビット目)と、該プロテクト領域指定情報毎のプロテクト解除可否情報またはプロテクト設定可否情報の格納される可否情報格納領域([2:0]ビット目)と、を有している。
したがって、各パラメータレジスタPRa〜PRcのうち、必要なレジスタ領域のみをプロテクト可能領域として指定してプロテクトの設定/解除を行うことができ、例えば、レジスタのプロテクト機能を有効に設定する範囲を分割することで、画像処理装置1におけるプリント動作等において、該動作毎にパラメータレジスタPRa〜PRcのうちレジスタ値であるパラメータの設定の変更を必要とする領域と、パラメータの設定の変更を行う必要の少ない領域とを区別して、設定変更が少ない領域に関しては、常にプロテクトを行えるようにすることで、処理効率を向上させることができる。
図7〜図9は、本発明の画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体の第3実施例を示す図であり、図7は、本発明の画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体の第3実施例を適用した画像処理装置のASICのプロテクト機能を有するレジスタの概略構成図であり、図8は、プロテクト制御機能部のブロック構成図である。
なお、本実施例は、上記第1実施例の画像処理装置1と同様の画像処理装置に適用したものであり、本実施例の説明においては、必要に応じて、第1実施例の説明で用いた符号をそのまま用いて説明する。
本実施例の画像処理装置1は、パラメータテーブルTBLa、パラメータテーブルTBLb及びその他のパラメータ領域PAを個別のタイミングでプロテクト機能の設定/解除を行う。
そこで、本実施例の画像処理装置1は、ASIC2の機能ブロックBLbのパラメータレジスタPRbのレジスタ構成が、図7に示すように構成されており、パラメータレジスタPRbは、その先頭アドレスのレジスタが、レジスタプロテクト解除レジスタBpkとなっていて、2000hアドレスで、「0」から「7」までの8ビット構成で、その最終アドレスのレジスタ構成が、レジスタプロテクト設定レジスタBpsとなっていて、2FFFhアドレスで、「0」から「7」までの8ビット構成となっている。そして、パラメータレジスタPRbは、パラメータテーブルTBLaとパラメータテーブルTBLbを有するとともに、パラメータテーブルTBLa、TBLb以外のパラメータ領域PAを有し、パラメータテーブルTBLaの前のレジスタが、レジスタプロテクト設定・解除レジスタBpsk1として構成され、パラメータテーブルTBLbの前のレジスタが、レジスタプロテクト設定・解除レジスタBpsk2として構成されている。
すなわち、レジスタプロテクト解除レジスタBpkが、上記同様に、2000hアドレスから8ビットが割り付けられ、レジスタプロテクト設定レジスタBpsが、上記同様に、2FFFhアドレスから8ビットが割り付けられている。そして、途中のパラメータテーブルTBLaの前の2A00hアドレスから8ビットに、レジスタプロテクト設定・解除レジスタBpsk1が割り付けられ、パラメータテーブルTBLbの前の2B00hアドレスから8ビットに、レジスタプロテクト設定・解除レジスタBpsk2が割り付けられている。
そして、レジスタプロテクト解除レジスタBpkは、パラメータテーブルTBLa、TBLb以外のパラメータ領域PAに対するプロテクト機能の解除を行うレジスタであり、2000hの「0」ビットにマッピングされている。レジスタプロテクト設定・解除レジスタBpsk1は、パラメータ領域PAに対するプロテクト機能の設定とパラメータテーブルTBLaのプロテクト機能の解除を行うレジスタであり、2A00hの「1」、「2」ビットにマッピングされている。レジスタプロテクト設定・解除レジスタBpsk2は、パラメータテーブルTBLaに対するプロテクト機能の設定とパラメータテーブルTBLbのプロテクト機能の解除を行うレジスタであり、2B00hの「1」、「2」ビットにマッピングされている。レジスタプロテクト設定レジスタBpsは、パラメータテーブルTBLbに対するプロテクト機能の設定を行うレジスタであり、2FFFhの「0」ビットにマッピングされている。
また、各レジスタプロテクト解除レジスタBpk、レジスタプロテクト設定・解除レジスタBpsk1、Bpsk2及びレジスタプロテクト設定レジスタBpsは、その「6」ビット及び「7」ビットが、図8に示すプロテクト制御機能部PS3のレジスタ選択回路RSの出力する各レジスタBpk、Bpsk1、Bpsk2、Bpsを選択する選択信号Srの生成ビットとなっている。
そして、画像処理装置1は、例えば、図9に示すように、ASIC2の各機能ブロックBLa〜BLcの各パラメータレジスタPRa〜PRcへのレジスタ設定動作と画像処理動作(図9では、プリント動作)を順次繰り返し行うことで、画像処理(プリント)動作を実行する。なお、図9では、機能ブロックBLa〜BLcをAブロック、Bブロック、Cブロックと表示している。
図9において、画像処理装置1は、動作を行う際に、まず、ASIC2に対して意図する機能動作させるために、CPU3が、メモリ4のディスクリプタポインタDPa〜DPcへの機能ブロックBLa〜BLc用のパラメータを記憶するアドレスの書き込みを行い、次に、メモリ4のディスクリプタアドレスDPa〜DPcに、実際に機能ブロックBLa〜BLcの各パラメータレジスタPRa〜PRcに設定するレジスタ設定値RJa〜RJcを書き込む。そして、CPU3は、ASIC2のパラメータDMAC21のディスクリプタ情報領域21aへ、メモリ4に書き込んだ各ブロック用のディスクリプタポインタDPa〜DPcの書き込まれているメモリ4上のアドレス情報であるディスクリプタポインタ情報を書き込む。以上の書き込みが完了すると、CPU3がパラメータDMAC21に対して起動をかける。
パラメータDMAC21は、起動がかけられると、メモリ4のディスクリプタポインタDPa〜DPcに基づいて各機能ブロックBLa〜BLc用のパラメータレジスタPRa〜PRcに設定するレジスタ設定値RJa〜RJcをディスクリプタアドレスDPa〜DPcに基づいて読み出して、各機能ブロックBLa〜BLcのパラメータレジスタPRa〜PRcに、図2に示したように、1000hから3FFFhまでのアドレスに対して連続して書き込む。
そして、いま、機能ブロックBLbのパラメータレジスタPRbが、図7に示したように、プロテクト機能を有しており、上述のように、図8に示したレジスタ選択回路RSの機能を実行させるビットとして、パラメータレジスタPRbの「6」、「7」ビット目に「0」と「1」が設定され、「00」のときに、セレクタST3に対して、アクセスタイミングJkにレジスタプロテクト解除レジスタBpkを選択させる選択信号Srを、「01」のときに、アクセスタイミングJsk1にレジスタプロテクト設定・解除レジスタBpsk1を選択させる選択信号Srを、「10」のときに、アクセスタイミングJsk2に、レジスタプロテクト設定・解除レジスタBpsk2を選択させる選択信号Srを、「11」のときに、アクセスタイミングJsに、レジスタプロテクト設定レジスタBpsを選択させる選択信号Srをそれぞれ出力し、セレクタST3には、さらに、レジスタプロテクト解除レジスタBpk、レジスタプロテクト設定・解除レジスタBpsk1、レジスタプロテクト設定・解除レジスタBpsk2及びレジスタプロテクト設定レジスタBpsから[2:0]ビットにマッピングされた各領域(領域PA、テーブルTBLa、TBLb)のプロテクト機能の解除、設定を行うレジスタ値が入力される。
セレクタST3は、選択信号Srに基づいて、レジスタプロテクト解除レジスタBpk、レジスタプロテクト設定・解除レジスタBpsk1、レジスタプロテクト設定・解除レジスタBpsk2及びレジスタプロテクト設定レジスタBpsから入力される[2:0]ビットにマッピングされた各領域のプロテクト機能の解除、設定を行うレジスタ値によって、パラメータテーブルTBLa、TBLb及びパラメータテーブルTBLa、TBLb以外のパラメータ領域PAのプロテクト状態の解除とプロテクト状態の設定をそれぞれのタイミングに行う。
すなわち、図9に示すように、図9(a)のレジスタ設定期間において、最初のアクセスタイミングJkで、2000hアドレスのレジスタプロテクト解除レジスタBpkに、「00xxx110」が設定されていると、図9(b)に示すように、パラメータ領域PAのプロテクトが解除され、次のアクセスタイミングJsk1で、2A00hアドレスのレジスタプロテクト設定・解除レジスタBpsk1に、「01xxx101」が設定されていると、図9(c)に示すように、パラメータ領域PAがプロテクトされてパラメータテーブルBLaのプロテクトのみが解除される。さらに次のアクセスタイミングJsk2で、2B00hアドレスのレジスタプロテクト設定・解除レジスタBpsk2に、「10xxx011」が設定されていると、図9(c)に示すように、パラメータテーブルTBLaがプロテクト状態となるとともに、図9(d)に示すように、パラメータテーブルTBLbがプロテクト解除状態となる。そして、次のアクセスタイミングJsで、2FFFhアドレスのレジスタプロテクト設定レジスタBpsに、[11xxx111」が設定されていると、図9(d)に示すように、全てのレジスタ領域に対してプロテクトを設定した状態となる。
画像処理装置1は、この状態で、次のプリント動作期間に入って、プリント動作を行うこととなり、プリント動作が完了して、次のレジスタ設定期間に入ると、上記同様のパラメータをパラメータDMAC21がメモリ4から読み取って、該パラメータに基づいてパラメータレジスタPRaへのパラメータの設定、パラメータレジスタPRbへのプロテクト制御を伴うパラメータの設定及びパラメータレジスタPRcへのパラメータの設定を行って、再度、プリント動作を実行するという処理を必要な回数繰り返し実行する。
このように、本実施例の画像処理装置1は、パラメータレジスタPRa〜PRcのプロテクト可能領域が、複数のプロテクト可能小領域(パラメータ領域PA、パラメータテーブルTBLa、TBLb)に分割されており、該各プロテクト可能小領域の前後の所定領域に、プロテクト解除情報領域Bpkとレジスタプロテクト設定・解除レジスタBpsk1、Bpsk2、プロテクト設定情報領域Bpsが設けられている。
したがって、複数のレジスタプロテクトを個別のタイミングで設定可能とすることができ、個々のプロテクト可能小領域(パラメータ領域PA、パラメータテーブルTBLa、TBLb)に対して順番に個々のタイミングでアクセス制限することができる。
また、本実施例の画像処理装置1は、パラメータレジスタPRa〜PRcが、連続するプロテクト可能小領域(パラメータ領域PA、パラメータテーブルTBLa、TBLb)が存在して、前の該プロテクト可能小領域に対するプロテクト設定情報領域と後の該プロテクト可能小領域に対するプロテクト解除情報領域が、1つのレジスタ領域内にレジスタプロテクト設定解除情報領域Bpsk1、Bpsk2として構成されている。
したがって、レジスタ領域を有効利用して、プロテクトとの設定と解除を効率的に行うことができる。
図10〜図12は、本発明の画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体の第4実施例を示す図であり、図10は、本発明の画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体の第4実施例を適用した画像処理装置のプロテクト機能を有するレジスタの概略構成図であり、図11は、プロテクト制御機能部のブロック構成図である。
なお、本実施例は、上記第1実施例の画像処理装置1と同様の画像処理装置に適用したものであり、本実施例の説明においては、必要に応じて、図1の説明で用いた符号をそのまま用いて説明する。
本実施例の画像処理装置1は、画像処理装置1が画像処理を任意の回数だけ実行するまで一旦設定したプロテクト状態を維持し、該回数だけレジスタ設定動作と画像処理動作が実行されると、次のプロテクト状態に変更して、再度、該回数だけレジスタ設定動作と画像処理動作を該プロテクト状態で実行する。
すなわち、本実施例の画像処理装置1は、ASIC2の機能ブロックBLbのパラメータレジスタPRbのレジスタ構成が、図10に示すように構成されており、パラメータレジスタPRbは、その先頭アドレスのレジスタが、レジスタプロテクト解除レジスタBpkとなっていて、最終アドレス2FFFhが、レジスタプロテクト設定・解除レジスタBpsk2となっており、間に、パラメータテーブルTBLaとパラメータテーブルTBLbを有するとともに、パラメータテーブルTBLa、TBLb以外のパラメータ領域PAを有し、最終レジスタの1つ前のレジスタ2FFEhが、回数カウンタクリアレジスタCRとなっている。
そして、レジスタプロテクト解除レジスタBpkは、パラメータテーブルTBLa、TBLb及びその他のパラメータ領域PAに対するプロテクト機能の解除を行うレジスタであり、2000hの「0」ビットにマッピングされている。回数カウンタクリアレジスタCRは、動作処理の実行回数をカウントしてレジスタプロテクト解除レジスタBpkの有効/無効を決定するレジスタであり、パラメータDMAC21によってプロテクトする動作回数である動作サイクルカウント値が設定され、パラメータDMAC21によって実行回数が該動作サイクルカウント値までカウント処理されることでレジスタプロテクト解除レジスタBpkの有効/無効を決定する。
この回数カウンタクリアレジスタCRの機能は、図11に示すように、動作カウンタCT、動作回数指定部CS、比較部HB、反転部UB及びセレクタST4等を備えた回数カウンタクリア機能部CABで示すことができ、セレクタST4には、レジスタプロテクト解除レジスタBpkの「0」ビットの値とレジスタプロテクト設定レジスタBpsの「0」ビットの値が入力されている。動作カウンタCTは、画像処理装置1の動作の回数(実際には、パラメータDMAC21によるパラメータ設定回数)をカウントするために、動作の終わり(end)の信号が入力され、また、クリアレジスタCLによってカウント値にクリアが行われる。動作カウンタCTは、動作回数をカウントして、比較部HBに出力し、動作回数指定部CSは、パラメータレジスタPRbのプロテクト状態を継続する画像処理装置1の動作回数を比較部HBに設定する。
比較部HBは、動作カウンタCTからのカウント結果と動作回数指定部CSからの指定動作回数を比較して、一致すると「1」の信号を出力し、反転部UBは、比較部HBの出力を反転させて、「0」の信号をセレクタST4のセレクト端子に出力する。
セレクタST4は、反転部UBから「1」が入力されているとき、すなわち、動作回数が指定動作回数に到達していないときには、レジスタプロテクト設定レジスタBpsのアクセスタイミングJsにレジスタプロテクト設定レジスタBpsからのレジスト値を採用して出力し、パラメータレジスタPRbをプロテクト状態とする。また、セレクタST4は、反転部UBから「0」が入力されると、すなわち、動作回数が指定動作回数に到達すると、レジスタプロテクト解除レジスタBpkのアクセスタイミングJkにレジスタプロテクト解除レジスタBpkからのレジスト値を採用して出力し、プロテクトを解除状態とする。
したがって、画像処理装置1の動作回数が設定された動作回数に達しないときには、レジスタプロテクト解除レジスタBpkが無効となり、パラメータレジスタPRbへのパラメータの書き込みをプロテクトし、所定回数動作が行われると、プロテクトを解除して、パラメータの書き換えを可能とする。
すなわち、例えば、動作指定回数が2回の場合、図12に示すように、最初のレジスタ設定期間において、機能ブロックBLbのパラメータレジスタPRbのレジスタプロテクト解除レジスタBpkのアクセスタイミングJkに、パラメータレジスタPRbの全ての領域のプロテクトを解除してパラメータの書き込みを可能として、パラメータの書き込みを行い、レジスタプロテクト設定レジスタBpsのアクセスタイミングJsに、レジスタプロテクト設定レジスタBpsの「0」ビット目の設定値「1」(ONの設定値)によってプロテクト状態とする。
画像処理装置1は、その後、プリント動作を行って、次のレジスタ設定期間に入るが、この期間は、動作指定回数が2回であるため、設定されてから1回目であるので、レジスタプロテクト解除レジスタBpkのアクセスタイミングJkには、レジスタプロテクト解除レジスタBpkは無効とされており、プロテクトを設定するレジスタプロテクト設定レジスタBpsの動作のみが有効となっていて、パラメータレジスタPRbは、プロテクト状態を維持して、パラメータレジスタPRbのパラメータ状態を維持したまま次のプリント動作を実行する。
さらに、次のレジスタ設定期間に入ると、指定期間の2回目であるため、機能ブロックBLbのパラメータレジスタPRbのレジスタプロテクト解除レジスタBpkのアクセスタイミングJkに、パラメータレジスタPRbの全ての領域のプロテクトを解除してパラメータの書き込みを可能として、パラメータの書き込みを行い、レジスタプロテクト設定レジスタBpsのアクセスタイミングJsに、レジスタプロテクト設定レジスタBpsの「0」ビット目の設定値「1」(ONの設定値)によってプロテクト状態とする。
このように、本実施例の画像処理装置1は、パラメータレジスタPRa〜PRcが、パラメータの設定動作と画像処理動作の組み合わせを1動作サイクルとして、プロテクト可能領域またはプロテクト可能小領域(パラメータ領域PA、パラメータテーブルTBLa、TBLb)をプロテクト設定状態として維持する動作サイクル数が設定されるとともに、該プロテクト設定状態に入ってから実行された動作サイクル数を実行動作サイクル数として格納するプロテクト維持動作サイクル情報領域である回数カウンタクリアレジスタCRを有し、パラメータDMAC21が、該回数カウンタクリアレジスタCRに設定された動作サイクル数と該実行動作サイクル数が一致するまで該プロテクト可能領域または該プロテクト可能小領域をプロテクト設定状態に維持している。
したがって、画像処理装置1のプリント動作等の画像処理動作に合わせて、動作回数を指定して、自動的にレジスタPRa〜PRcのプロテクトの解除と設定を行わせることができ、ミス設定によってアクセス禁止とすべき動作時にレジスタPRa〜PRcの書き換えが発生する等を防止することができる。
図13及び図14は、本発明の画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体の第5実施例を示す図であり、図13は、本発明の画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体の第5実施例を適用した画像処理装置のASICのプロテクト機能を有するレジスタの概略構成図であり、図14は、プロテクト制御機能部のブロック構成図である。
なお、本実施例は、上記第1実施例の画像処理装置1及び第3実施例と同様の画像処理装置に適用したものであり、本実施例の説明においては、必要に応じて、第1実施例及び第3実施例の説明で用いた符号をそのまま用いて説明する。
本実施例の画像処理装置1は、図13に示すように、パラメータテーブルTBLa、TBLbとパラメータテーブルTBLa、TBLb以外のパラメータ領域PAについて、それぞれレジスタプロテクトを行うレジスト領域を有している。すなわち、パラメータレジスタPRbは、その先頭アドレスのレジスタが、無効/有効レジスタMURとなっていて、2000hアドレスで「0」から「7」までの8ビット構成で、その次のアドレス2001hのレジスタが、レジスタプロテクト解除レジスタBpk、最終アドレス2FFFhのレジスタが、レジスタプロテクト設定レジスタBpsとなっていて、それぞれ「0」から「7」までの8ビット構成となっている。そして、パラメータレジスタPRbは、パラメータテーブルTBLaとパラメータテーブルTBLbを有するとともに、パラメータテーブルTBLa、TBLb以外のパラメータ領域PAを有し、パラメータテーブルTBLaの前のレジスタが、レジスタプロテクト設定・解除レジスタBpsk1として機能し、パラメータテーブルTBLbの前のレジスタが、レジスタプロテクト設定・解除レジスタBpsk2として機能する。
すなわち、レジスタPRbは、無効/有効レジスタMURが、2000hから8ビットが割り振られ、レジスタプロテクト解除レジスタBpkが、2001hアドレスから8ビットが割り付けられ、その後に、2A00hまでがパラメータ領域PAとなっており、2A00hから8ビットが、レジスタプロテクト設定・解除レジスタBpsk1、その後に、パラメータテーブルTBLaが設定され、2B00hアドレスから8ビットがレジスタプロテクト設定・解除レジスタBpsk2、その後に、パラメータテーブルTBLbが設定され、最後の2FFFhアドレスから8ビットに、レジスタプロテクト設定レジスタBpsが割り付けられている。
そして、上記無効/有効レジスタMURは、2001hアドレスのレジスタプロテクト解除レジスタBpkの[7:6]、2A00hアドレスのレジスタプロテクト設定・解除レジスタBpsk1の[7:6]、2B00hアドレスのレジスタプロテクト設定・解除レジスタBpsk2の[7:6]、2FFFhアドレスのレジスタプロテクト設定レジスタBpsの[7:6]のアクセスに対して、無効/有効の制御を行なう。
そして、上記無効/有効レジスタMUR、レジスタプロテクト解除レジスタBpk、レジスタプロテクト設定・解除レジスタBpsk1、レジスタプロテクト設定・解除レジスタBpsk2及びレジスタプロテクト設定レジスタBpsは、図14に示すようなプロテクト制御機能部PS4として示すことができ、無効/有効設定回路MU1、レジスタ選択回路MU2、選択設定レジスタMU3、セレクタST5及びその他のレジスタプロテクト解除レジスタBpk、レジスタプロテクト設定・解除レジスタBpsk1、レジスタプロテクト設定・解除レジスタBpsk2、レジスタプロテクト設定レジスタBpsレジスタ等で表すことができ、レジスタ選択回路MU2には、各レジスタプロテクト解除レジスタBpk、レジスタプロテクト設定・解除レジスタBpsk1、Bpsk2及びレジスタプロテクト設定レジスタBpsの「6」ビット及び「7」ビットが、各レジスタBpk、Bpsk1、Bpsk2、Bpsを選択する信号として入力されているとともに、無効/有効設定回路MU1から無効/有効の信号が入力される。レジスタ選択回路MU2は、これらの選択信号と無効/有効信号から選択設定レジスタMU3を介して、セレクタST5に、選択信号Srを出力する。すなわち、無効/有効設定回路MU1、レジスタ選択回路MU2及び選択設定レジスタMU3、全体として無効/有効レジスタMURとして機能する。
上記構成において、例えば、無効/有効レジスタMURの設定を4ビットとして、0ビット目を2001hアドレスのレジスタプロテクト解除レジスタBpkの無効/有効に割り当て、1ビット目を2A00hアドレスのレジスタプロテクト設定・解除レジスタBpsk1の無効/有効に割り当て、2ビット目を2B00hアドレスのレジスタプロテクト設定・解除レジスタBpsk2の無効/有効に割り当て、3ビット目を2FFFhアドレスのレジスタプロテクト設定レジスタBpsの無効/有効に割り当てる。そして、例えば、無効/有効レジスタMURが、「0001」の場合、2001hアドレスのレジスタプロテクト解除レジスタBpkを有効とし、「0010」の場合、2A00hアドレスのレジスタプロテクト設定・解除レジスタBpsk1を有効とする。また、無効/有効レジスタMURを、「1001」と設定した場合、2001hのレジスタプロテクト解除レジスタBpkへのアクセスと2FFFhのレジスタプロテクト設定レジスタBpsのアクセスの場合のみ、有効とする。すなわち、レジスタプロテクト設定レジスタBpsのレジスタの値と、レジスタプロテクト設定レジスタBpsのレジスタの値が有効となり、第1実施例のように、レジスタの最初の2001hのレジスタプロテクト解除レジスタBpkと最後の2FFFhのレジスタプロテクト設定レジスタBpsにおいてレジスタプロテクトの解除と設定を行う動作と同じ動作となる。
また、無効/有効レジスタMURの設定が、「0001」等のように、1つのレジスタのみを選択するように設定すると、パラメータDMAC21を使用しない場合に、特定のレジスタプロテクトの設定を反映することができる。なお、無効/有効レジスタMURの設定が「0001」であると、レジスタプロテクト設定レジスタBpsの設定のみが反映され、タッチパネルDMAC21の動作を行わない場合に、このレジスタのみによるプロテクトの設定解除を行うことができる。
このように、本実施例の画像処理装置1は、パラメータレジスタPRa〜PRcが、複数のプロテクト可能小領域(パラメータ領域PA、パラメータテーブルTBLa、TBLb)に対して、プロテクト機能の有効/無効を設定する有効/無効情報が格納される有効/無効レジスタMURを有し、パラメータDMAC21が、有効/無効レジスタMURに有効情報が格納されている該プロテクト可能小領域についてのみ、プロテクトの解除と設定を実行している。
したがって、複数のレジスタプロテクトのうち特定のレジスタプロテクトのみを有効とし、他のレジスタプロテクトを無効とすることで、プロテクトの管理を容易なものとすることができるとともに、パラメータDMAC21を使用しない場合においても、1つのレジスタプロテクトによる制御を行うことができる。
図15〜図17は、本発明の画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体の第6実施例を示す図であり、図15は、本発明の画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体の第6実施例を適用した画像処理装置のASICのプロテクト機能を有するレジスタの概略構成図であり、図16は、プロテクト制御機能部のブロック構成図である。
なお、本実施例は、上記第1実施例の画像処理装置1及び第3実施例と同様の画像処理装置に適用したものであり、本実施例の説明においては、必要に応じて、第1実施例及び第3実施例の説明で用いた符号をそのまま用いて説明する。
本実施例の画像処理装置1は、ASIC2の機能ブロックBLbのパラメータレジスタPRbのレジスタ構成は、図示しないが、第3実施例の図7に示した構成と同様であり、その先頭アドレスのレジスタが、レジスタプロテクト解除レジスタBpkとなっていて、2000hアドレスで、「0」から「7」までの8ビット構成で、その最終アドレスのレジスタ構成が、レジスタプロテクト設定レジスタBpsとなっていて、2FFFhアドレスで、「0」から「7」までの8ビット構成となっている。そして、パラメータレジスタPRbは、パラメータテーブルTBLaとパラメータテーブルTBLbを有するとともに、パラメータテーブルTBLa、TBLb以外のパラメータ領域PAを有し、パラメータテーブルTBLaの前のレジスタが、レジスタプロテクト設定・解除レジスタBpsk1として構成され、パラメータテーブルTBLbの前のレジスタが、レジスタプロテクト設定・解除レジスタBpsk2として構成されている。
すなわち、レジスタプロテクト解除レジスタBpkが、上記同様に、2000hアドレスから8ビットが割り付けられ、レジスタプロテクト設定レジスタBpsが、上記同様に、2FFFhアドレスから8ビットが割り付けられている。そして、途中のパラメータテーブルTBLaの前の2A00hアドレスから8ビットに、レジスタプロテクト設定・解除レジスタBpsk1が割り付けられ、パラメータテーブルTBLbの前の2B00hアドレスから8ビットに、レジスタプロテクト設定・解除レジスタBpsk2が割り付けられている。
本実施例の画像処理装置1は、プロテクト機能を有するパラメータレジスタPRbのプロテクト機能の範囲を、第3実施例の機能範囲よりも限定することで、回路構成を簡素化し、コストを低減させている。
すなわち、本実施例の画像処理装置1の機能ブロックBLbのパラメータレジスタPRbにおけるプロテクト制御機能部PS5は、図15のように示すことができ、3つのセレクタST6a〜ST6cと各セレクタST6a〜ST6cに選択信号Sra〜Srcを出力するレジスタ選択回路RS3a〜RS3cを備えているが、レジスタ選択回路RS3b、3cについては記載を省略している。
セレクタST6aには、2000hアドレスのレジスタプロテクト解除レジスタBpkの[0]ビット目の値と、2A00hアドレスのレジスタプロテクト設定/解除レジスタBpsk1の[0]ビット目の値が入力され、セレクタST6aは、レジスタ選択回路RS3aからの選択信号Sraの値に応じて、レジスタプロテクト解除レジスタBpkの[0]ビット目の値と2レジスタプロテクト設定/解除レジスタBpsk1の[0]ビット目の値のうちいずれかの値を選択して出力する。
同様に、セレクタST6bには、2A00hアドレスのレジスタプロテクト設定/解除レジスタBpsk1の[1]ビット目の値と、2B00hアドレスのレジスタプロテクト設定/解除レジスタBpsk2の[1]ビット目の値が入力され、セレクタST6bは、レジスタ選択回路RS3b(図示略)からの選択信号Srbの値に応じて、レジスタプロテクト設定/解除レジスタBpsk1の[1]ビット目の値と2B00hアドレスのレジスタプロテクト設定/解除レジスタBpsk2の[1]ビット目の値いずれかの値を選択して出力する。
同様に、セレクタST6cには、2B00hアドレスのレジスタプロテクト設定/解除レジスタBpsk2の[2]ビット目の値と、2FFFhアドレスのレジスタプロテクト設定レジスタBpsの[2]ビット目の値が入力され、セレクタST6cは、レジスタ選択回路RS3c(図示略)からの選択信号Srcの値に応じて、レジスタプロテクト設定/解除レジスタBpsk2の[2]ビット目の値と2FFFhアドレスのレジスタプロテクト設定レジスタBpsの[2]ビット目の値いずれかの値を選択して出力する。
そして、レジスタ選択回路RS3aは、2000hアドレスのレジスタプロテクト解除レジスタBpkの[7:6]ビット目の値と2A00hアドレスのレジスタプロテクト設定/解除レジスタBpsk1の[7:6]ビット目の値に基づいて、選択信号SraをセレクタST6aに出力し、レジスタ選択回路RS3bは、2A00hアドレスのレジスタプロテクト設定/解除レジスタBpsk1の[7:6]ビット目の値と2B00hアドレスのレジスタプロテクト設定/解除レジスタBpsk2の[7:6]ビット目の値に基づいて、選択信号SrbをセレクタST6bに出力する。また、レジスタ選択回路RS3cは、2B00hアドレスのレジスタプロテクト設定/解除レジスタBpsk2の[7:6]ビット目の値と2FFFhアドレスのレジスタプロテクト設定レジスタBpsの[7:6]ビット目の値に基づいて、選択信号SrcをセレクタST6cに出力する。
このように構成すると、例えば、第3実施例の場合、パラメータレジスタRPbのプロテクトを、図16に示すように、レジスタプロテクト解除レジスタBpk、レジスタプロテクト設定/解除レジスタBpsk1、Bpsk2及びレジスタプロテクト設定レジスタBpsの上位2ビット[6][7]を利用することで、パラメータレジスタPRbのレジスタプロテクト解除レジスタBpk、レジスタプロテクト設定・解除レジスタBpsk1、レジスタプロテクト設定・解除レジスタBpsk2及びレジスタプロテクト設定レジスタBpsの各アクセスタイミングJk、Jsk1、Jsk2、Jsにおいて、レジスタプロテクト解除レジスタBpk、レジスタプロテクト設定/解除レジスタBpsk1、Bpsk2及びレジスタプロテクト設定レジスタBpsの下位3ビット[0]〜[2]で、各パラメータ領域PA、パラメータテーブルTBLa、TBLbに対して、プロテクト状態の解除と設定を制御することができる。
ところが、このように設定すると、使用ビット数が多く、構成が複雑で高価なものとなる。
そこで、本実施例の画像処理装置1は、図15に示したように、プロテクト可能な範囲を限定することで、使用するビット数を削減して、構成を簡略化するとともに、コストを削減している。すなわち、2000hアドレスのレジスタプロテクト解除レジスタBpkの[0]ビット、レジスタプロテクト設定/解除レジスタBpsk1、Bpsk2の[0][1]ビット目及びレジスタプロテクト設定レジスタBpsの[2]ビット目のみを設定/解除のレジスタ値として利用し、他のレジスタ値を使用しない。なお、各レジスタBpk、Bpsk1、Bpsk2、Bpsのいずれにおいても、[7:6]ビット目の値で、各レジスタBpk、Bpsk1、Bpsk2、Bpsの選択を行うことは同じである。
このようにすると、例えば、図17に示すように、2000hアドレスのレジスタプロテクト解除レジスタBpkに、「00xxxxxx0」、2A00hアドレスのレジスタプロテクト設定/解除レジスタBpsk1に、「01xxxxx01」、2B00hアドレスのレジスタプロテクト設定/解除レジスタBpsk2に、「10xxxx01x」、2FFFhアドレスのレジスタプロテクト設定レジスタBpsに、「11xxxx1xx」を、それぞれ設定すると、図17(b)〜(d)に示すように、アクセスタイミングJkにおいて、パラメータテーブルTBLa、TBLb以外のパラメータ領域PAのプロテクト状態の解除を行い、アクセスタイミングJsk1において、パラメータ領域PAをプロテクト状態にするとともに、パラメータテーブルTBLaのプロテクト状態を解除し、また、アクセスタイミングJsk2において、パラメータテーブルTBLaをプロテクト状態に戻すとともに、パラメータテーブルTBLbのみをプロテクト解除状態とし、アクセスタイミングJsにおいて、パラメータテーブルTBLbをプロテクト解除状態とすることで、パラメータレジスタPRbの全ての領域をプロテクト状態として、プリント動作に移行する。なお、図17において、「x」は、上記プロテクトに関係しないビットであって任意の値が設定可能である。
このように、本実施例の画像処理装置1は、パラメータレジスタPRa〜PRcのプロテクト可能領域が、複数のプロテクト可能小領域(パラメータ領域PA、パラメータテーブルTBLa、TBLb)に分割されており、プロテクト解除情報領域及びプロテクト設定情報領域が、該プロテクト可能小領域を指定する領域指定情報(「0」「1」)の格納される領域指定領域([7:6]ビット目)と、該領域指定情報毎のプロテクト解除可否情報またはプロテクト設定可否情報(「0」「1」)の格納される可否情報格納領域(「0」ビット目〜「3」ビット目までの任意の1ビットまたは2ビット)と、を有し、プロテクト制御対象である該プロテクト可能小領域についての該プロテクト解除可否情報または該プロテクト設定可否情報のみを格納している。
したがって、複数のプロテクト可能小領域のうち、必要な領域のみを簡単なビット設定で適切かつ効率的にプロテクトの設定/解除を行うことができ、不要な設定を行なう必要がなく、簡素化してコストを削減することができる。
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、画像処理回路の複数の機能ブロックに設けられているプロテクト機能を有するパラメータレジスタへのパラメータ設定を高速にかつ安価に行うプリンタ装置、複写装置、複合装置、スキャナ装置等の画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体に利用することができる。
本発明の第1実施例を適用した画像処理装置の要部ブロック構成図。 図1のメモリとASICのレジスタとの関係の説明図。 プロテクト機能を有するレジスタのプロテクト動作の説明図。 第1実施例のASIC動作とプロテクト機能を有するレジスタのプロテクト動作の説明図。 第2実施例のプロテクト制御機能部のブロック構成図。 第2実施例のASIC動作とプロテクト機能を有するレジスタのプロテクト動作の説明図。 第3実施例のプロテクト機能を有するレジスタの構成図。 第3実施例のプロテクト制御機能部のブロック構成図。 第3実施例のASIC動作とプロテクト機能を有するレジスタのプロテクト動作の説明図。 第4実施例のプロテクト機能を有するレジスタの構成図。 第4実施例の回数カウンタクリア機能の説明図。 第4実施例のASIC動作とプロテクト機能を有するレジスタのプロテクト動作の説明図。 第5実施例のプロテクト機能を有するレジスタの構成図。 第5実施例のプロテクト制御機能部のブロック構成図。 第6実施例のプロテクト制御機能部のブロック構成図。 第3実施例のレジスタ構成によるプロテクト処理の説明図。 第6実施例のレジスタ構成によるプロテクト処理の説明図。 プロテクト機能を備えた従来のレジスタの一例を示す図。
符号の説明
1 画像処理装置
2 ASIC
3 CPU
4 メモリ
21 パラメータDMAC
21a ディスクリプタ情報領域
BLa〜BLc 機能ブロック
PRa〜PRc パラメータレジスタ
DPa〜DPc ディスクリプタポインタ
RJa〜RJc レジスタ設定値
Bpk レジスタプロテクト解除レジスタ
TBLa、TBLb パラメータテーブル
PA パラメータ領域
Bps レジスタプロテクト設定レジスタ
RS レジスタ選択回路
ST セレクタ
PS プロテクト制御機能部
Sr 選択信号
PS2 プロテクト制御機能部
ST2 セレクタ
Bpsk1、Bpsk2 レジスタプロテクト設定・解除レジスタ
RJa〜RJc レジスタ設定値
CR 回数カウンタクリアレジスタ
CT 動作カウンタ
ST3 セレクタ
CS 動作回数指定部
HB 比較部
UB 反転部
ST4 セレクタ
CAB 回数カウンタクリア機能部
MU1 無効/有効設定回路
MU2 レジスタ選択回路
MU3 選択設定レジスタ
ST5 セレクタ
MUR 無効/有効レジスタ
PS5 プロテクト制御機能部
ST6a〜ST6c セレクタ
Sra〜Src 選択信号
RS3a〜RS3c レジスタ選択回路

Claims (11)

  1. パラメータレジスタにセットされたパラメータに応じた画像処理を実行する画像処理手段と、メモリ上に保管されているパラメータを該パラメータレジスタにセットするパラメータDMACと、少なくとも該パラメータを該メモリに書き込むとともに、該パラメータを書き込んだ該メモリ上のアドレス関連情報を該パラメータDMACに通知するCPUと、を有する画像処理装置において、前記パラメータレジスタは、前記パラメータの書き込み禁止を可能とするプロテクト可能領域を有し、該プロテクト可能領域の前の所定領域に、該プロテクト可能領域をプロテクト解除状態に設定するか否かのプロテクト解除可否情報の格納されるプロテクト解除情報領域を有し、該プロテクト可能領域の後の所定領域に、該プロテクト可能領域をプロテクト状態に設定するか否かのプロテクト設定可否情報の格納されるプロテクト設定情報領域を有し、前記パラメータDMACは、該プロテクト解除情報領域及び該プロテクト設定情報領域を含む該パラメータレジスタ全域に、前記アドレス関連情報に基づいて前記メモリから前記パラメータを読み出して順次設定する設定動作を行うとともに、該プロテクト解除情報領域に設定するプロテクト解除可否情報に基づいて該プロテクト可能領域のプロテクト解除の可否動作を行って、該プロテクト解除の可否に応じて該プロテクト可能領域への該パラメータの書き込み制御を行い、該プロテクト設定情報領域に設定するプロテクト設定可否情報に基づいて該プロテクト可能領域のプロテクト状態設定の可否動作を行うことを特徴とする画像処理装置。
  2. 前記パラメータレジスタは、前記プロテクト可能領域が、複数のプロテクト可能小領域に分割されており、前記プロテクト解除情報領域及び前記プロテクト設定情報領域が、該プロテクト可能小領域を指定するプロテクト領域指定情報の格納されるプロテクト領域指定領域と、該プロテクト領域指定情報毎の前記プロテクト解除可否情報または前記プロテクト設定可否情報の格納される可否情報格納領域と、を有していることを特徴とする請求項1記載の画像処理装置。
  3. 前記パラメータレジスタは、前記プロテクト可能領域が、複数のプロテクト可能小領域に分割されており、該各プロテクト可能小領域の前後の所定領域に、前記プロテクト解除情報領域と前記プロテクト設定情報領域が設けられていることを特徴とする請求項1記載の画像処理装置。
  4. 前記パラメータレジスタは、連続する前記プロテクト可能小領域が存在して、前の該プロテクト可能小領域に対する前記プロテクト設定情報領域と後の該プロテクト可能小領域に対する前記プロテクト解除情報領域が、1つのレジスタ領域内に構成されていることを特徴とする請求項3記載の画像処理装置。
  5. 前記パラメータレジスタは、前記パラメータの設定動作と前記画像処理動作の組み合わせを1動作サイクルとして、前記プロテクト可能領域または前記プロテクト可能小領域をプロテクト設定状態として維持する動作サイクル数が設定されるとともに、該プロテクト設定状態に入ってから実行された動作サイクル数を実行動作サイクル数として格納するプロテクト維持動作サイクル情報領域を有し、前記パラメータDMACは、該プロテクト維持動作サイクル情報領域に設定された動作サイクル数と該実行動作サイクル数が一致するまで該プロテクト可能領域または該プロテクト可能小領域をプロテクト設定状態に維持することを特徴とする請求項1から請求項4のいずれかに記載の画像処理装置。
  6. 前記パラメータレジスタは、複数の前記プロテクト可能小領域に対して、プロテクト機能の有効/無効を設定する有効/無効情報が格納される有効/無効情報領域を有し、前記パラメータDMACは、該有効/無効情報領域に有効情報が格納されている該プロテクト可能小領域についてのみ、前記プロテクトの解除と設定を実行することを特徴とする請求項1から請求項5のいずれかに記載の画像処理装置。
  7. 前記パラメータレジスタは、前記プロテクト可能領域が、複数のプロテクト可能小領域に分割されており、前記プロテクト解除情報領域及び前記プロテクト設定情報領域が、該プロテクト可能小領域を指定する領域指定情報の格納される領域指定領域と、該領域指定情報毎の前記プロテクト解除可否情報または前記プロテクト設定可否情報の格納される可否情報格納領域と、を有し、プロテクト制御対象である該プロテクト可能小領域についての該プロテクト解除可否情報または該プロテクト設定可否情報のみを格納することを特徴とする請求項2から請求項6のいずれかに記載の画像処理装置。
  8. CPUによってメモリに書き込まれたパラメータを、パラメータDMACによって、画像処理手段の搭載するパラメータレジスタにセットし、該パラメータレジスタにセットされたパラメータに応じて該画像処理手段に対して画像処理を実行させる画像処理制御方法であって、前記パラメータレジスタの所定領域を、前記パラメータの書き込み禁止を可能とするプロテクト可能領域とし、該プロテクト可能領域の前の所定領域をプロテクト解除領域として、該プロテクト可能領域をプロテクト解除状態に設定するか否かのプロテクト解除可否情報を格納するプロテクト解除情報設定処理ステップと、該プロテクト可能領域の後の所定領域をプロテクト設定情報領域として、該プロテクト可能領域をプロテクト状態に設定するか否かのプロテクト設定可否情報を格納するプロテクト設定情報格納処理ステップと、該プロテクト解除情報領域と該プロテクト設定情報領域を含むレジスタ全域に前記メモリから前記パラメータを読み出して順次設定を行うとともに、該プロテクト解除情報領域に設定するプロテクト解除可否情報に基づいて該プロテクト可能領域のプロテクト解除の可否動作を行って、該プロテクト解除の可否に応じて該プロテクト可能領域への該パラメータの書き込み制御を行い、該プロテクト設定情報領域に設定するプロテクト設定可否情報に基づいて該プロテクト可能領域のプロテクト状態設定の可否動作を行うレジスタ制御処理ステップと、を有することを特徴とする画像処理制御方法。
  9. 前記画像処理制御方法は、前記プロテクト解除情報設定処理ステップと前記プロテクト設定情報格納処理ステップで、前記プロテクト可能領域を、複数のプロテクト可能小領域に分割して、該プロテクト可能小領域を挟んだ前後の所定領域を、前記プロテクト解除情報領域及び前記プロテクト設定情報領域とするとともに、前記プロテクト解除情報領域及び前記プロテクト設定情報領域の領域指定領域に、該プロテクト可能小領域を指定する領域指定情報を格納する領域指定情報格納処理ステップと、前記プロテクト解除情報領域及び前記プロテクト設定情報領域の可否情報格納領域に、該領域指定情報毎の前記プロテクト解除可否情報または前記プロテクト設定可否情報を格納する可否情報格納処理ステップと、をさらに有していることを特徴とする請求項8記載の画像処理制御方法。
  10. CPUによってメモリに書き込まれたパラメータを、パラメータDMACによって、画像処理手段の搭載するパラメータレジスタにセットし、該パラメータレジスタにセットされたパラメータに応じて該画像処理手段に対して画像処理を実行させる画像処理制御プログラムであって、コンピュータに、前記パラメータレジスタの所定領域を、前記パラメータの書き込み禁止を可能とするプロテクト可能領域とし、該プロテクト可能領域の前の所定領域をプロテクト解除領域として、該プロテクト可能領域をプロテクト解除状態に設定するか否かのプロテクト解除可否情報を格納するプロテクト解除情報設定処理と、該プロテクト可能領域の後の所定領域をプロテクト設定情報領域として、該プロテクト可能領域をプロテクト状態に設定するか否かのプロテクト設定可否情報を格納するプロテクト設定情報格納処理と、該プロテクト解除情報領域と該プロテクト設定情報領域を含むレジスタ全域に前記メモリから前記パラメータを読み出して順次設定を行うとともに、該プロテクト解除情報領域に設定するプロテクト解除可否情報に基づいて該プロテクト可能領域のプロテクト解除の可否動作を行って、該プロテクト解除の可否に応じて該プロテクト可能領域への該パラメータの書き込み制御を行い、該プロテクト設定情報領域に設定するプロテクト設定可否情報に基づいて該プロテクト可能領域のプロテクト状態設定の可否動作をレジスタ制御処理と、を実行させることを特徴とする画像処理制御プログラム。
  11. 請求項10記載の画像処理制御プログラムを記録したことを特徴とするコンピュータが読み取り可能な記録媒体。
JP2008199097A 2008-07-31 2008-07-31 画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体 Expired - Fee Related JP5181907B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008199097A JP5181907B2 (ja) 2008-07-31 2008-07-31 画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008199097A JP5181907B2 (ja) 2008-07-31 2008-07-31 画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体

Publications (2)

Publication Number Publication Date
JP2010041154A true JP2010041154A (ja) 2010-02-18
JP5181907B2 JP5181907B2 (ja) 2013-04-10

Family

ID=42013265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008199097A Expired - Fee Related JP5181907B2 (ja) 2008-07-31 2008-07-31 画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体

Country Status (1)

Country Link
JP (1) JP5181907B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011234240A (ja) * 2010-04-28 2011-11-17 Ricoh Co Ltd 画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体
JP2015084507A (ja) * 2013-09-17 2015-04-30 株式会社リコー 画像処理装置、集積回路、及び画像形成装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05151146A (ja) * 1991-11-26 1993-06-18 Oki Electric Ind Co Ltd Dma転送方式
JP2005157740A (ja) * 2003-11-26 2005-06-16 Matsushita Electric Ind Co Ltd マイクロコンピュータ
JP2005202767A (ja) * 2004-01-16 2005-07-28 Toshiba Corp プロセッサシステム、dma制御回路、dma制御方法、dmaコントローラの制御方法、画像処理方法および画像処理回路
JP2006126938A (ja) * 2004-10-26 2006-05-18 Canon Inc データ転送システム及びそのデータ転送方法
JP2007026231A (ja) * 2005-07-20 2007-02-01 Matsushita Electric Ind Co Ltd マイクロコンピュータ
JP2007299116A (ja) * 2006-04-28 2007-11-15 Fuji Xerox Co Ltd 画像処理装置
JP2007310735A (ja) * 2006-05-19 2007-11-29 Nec Electronics Corp ダイレクトメモリアクセスコントローラ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05151146A (ja) * 1991-11-26 1993-06-18 Oki Electric Ind Co Ltd Dma転送方式
JP2005157740A (ja) * 2003-11-26 2005-06-16 Matsushita Electric Ind Co Ltd マイクロコンピュータ
JP2005202767A (ja) * 2004-01-16 2005-07-28 Toshiba Corp プロセッサシステム、dma制御回路、dma制御方法、dmaコントローラの制御方法、画像処理方法および画像処理回路
JP2006126938A (ja) * 2004-10-26 2006-05-18 Canon Inc データ転送システム及びそのデータ転送方法
JP2007026231A (ja) * 2005-07-20 2007-02-01 Matsushita Electric Ind Co Ltd マイクロコンピュータ
JP2007299116A (ja) * 2006-04-28 2007-11-15 Fuji Xerox Co Ltd 画像処理装置
JP2007310735A (ja) * 2006-05-19 2007-11-29 Nec Electronics Corp ダイレクトメモリアクセスコントローラ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011234240A (ja) * 2010-04-28 2011-11-17 Ricoh Co Ltd 画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体
JP2015084507A (ja) * 2013-09-17 2015-04-30 株式会社リコー 画像処理装置、集積回路、及び画像形成装置

Also Published As

Publication number Publication date
JP5181907B2 (ja) 2013-04-10

Similar Documents

Publication Publication Date Title
JP5914145B2 (ja) メモリ保護回路、処理装置、およびメモリ保護方法
KR101222595B1 (ko) 프로그램화 가능한 우선순위 값을 이용한 인터럽트컨트롤러
JP4295111B2 (ja) メモリ管理システム及び線形アドレスに基づいたメモリアクセスセキュリティ付与方法
US9740636B2 (en) Information processing apparatus
JP2010238193A (ja) 情報処理プログラム、情報処理装置および情報処理方法
JP5181907B2 (ja) 画像処理装置、画像処理制御方法、画像処理制御プログラム及び記録媒体
JP2003006046A (ja) メモリプロテクション方法および回路
JP5578698B2 (ja) 半導体データ処理装置及びデータ処理システム
JPH0816472A (ja) データ処理装置
JP4828996B2 (ja) 情報処理装置及びそれを用いたセキュリティ解除プログラムの不正実行禁止方法
JP6365718B1 (ja) コンピュータシステム、及びメモリコピー方法
CN108229201A (zh) 数据处理设备和访问控制方法
JP7463855B2 (ja) 情報処理装置及びプログラム
JP2005346582A (ja) システムlsi及び画像処理装置
JP6235088B2 (ja) 情報処理装置
JP4427393B2 (ja) 半導体集積回路
JP5765311B2 (ja) マイコン
JP7268516B2 (ja) 電子制御装置
JP2011150457A (ja) 情報処理装置およびメモリアクセス制御方法
JP5915624B2 (ja) 電子制御装置
JP5856220B2 (ja) ナビゲーションシステム
JP2003337790A (ja) バス制御回路およびプロセッサ
JP2009301343A (ja) アクセス制限回路
JP5324676B2 (ja) プロセッサ、バスインターフェース装置、およびコンピュータシステム
JP4409561B2 (ja) イベント通知方法および情報処理装置ならびにプロセッサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110509

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121231

R151 Written notification of patent or utility model registration

Ref document number: 5181907

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees