JP4427393B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4427393B2 JP4427393B2 JP2004185302A JP2004185302A JP4427393B2 JP 4427393 B2 JP4427393 B2 JP 4427393B2 JP 2004185302 A JP2004185302 A JP 2004185302A JP 2004185302 A JP2004185302 A JP 2004185302A JP 4427393 B2 JP4427393 B2 JP 4427393B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- cpu
- data
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
Description
入力される画像データをCPUを介さずにメモリに受け渡しを行うDMAコントローラと、外部設置されたCPUとメモリに接続されたメモリアービタと、を備えた半導体集積回路であって、前記メモリアービタには、前記メモリへのアクセスを監視するアクセス監視領域用のスタートアドレスレジスタと、前記アクセス監視領域用のエンドアドレスレジストと、前記画像データの上書き書き込みのエラービットのフラグが立っているか否かのエラーステータスレジスタと、が内蔵されており、前記メモリアービタは、前記スタートアドレスレジスタで設定した前記メモリへのアクセス監視領域のスタートアドレスと、前記DMAコントローラによる前記画像データのライト指定アドレスと、を監視し、前記ライト指定アドレスが前記スタートアドレスに達したとき、割り込み信号を発生して前記CPUに通知し、前記通知で前記CPUによる前記エラーステータスレジスタの前記フラグのリードによって、前記CPUによる前記DMAコントローラへのライトアドレス指示内容が更新され、前記更新されたライトアドレス指示内容に基づいて前記DMAコントローラが前記画像データをライトすることで、前記アクセス監視領域への上書きを禁止する構成とする。
2 割り込み信号
3 メモリアービタ
4 DMAコントローラ
5 メモリデバイス(SDRAMなど)
6 ASIC(半導体集積回路)
7 スタートアドレスレジスタで設定したアドレス
8 エンドアドレスレジスタで設定したアドレス
9 アクセスを監視する領域の内のルックアップテーブル領域
10 アクセスを監視する領域の内のディスクリプタデータ領域
Claims (1)
- 入力される画像データをCPUを介さずにメモリに受け渡しを行うDMAコントローラと、外部設置されたCPUとメモリに接続されたメモリアービタと、を備えた半導体集積回路であって、
前記メモリアービタには、前記メモリへのアクセスを監視するアクセス監視領域用のスタートアドレスレジスタと、前記アクセス監視領域用のエンドアドレスレジストと、前記画像データの上書き書き込みのエラービットのフラグが立っているか否かのエラーステータスレジスタと、が内蔵されており、
前記メモリアービタは、前記スタートアドレスレジスタで設定した前記メモリへのアクセス監視領域のスタートアドレスと、前記DMAコントローラによる前記画像データのライト指定アドレスと、を監視し、前記ライト指定アドレスが前記スタートアドレスに達したとき、割り込み信号を発生して前記CPUに通知し、前記通知で前記CPUによる前記エラーステータスレジスタの前記フラグのリードによって、前記CPUによる前記DMAコントローラへのライトアドレス指示内容が更新され、前記更新されたライトアドレス指示内容に基づいて前記DMAコントローラが前記画像データをライトすることで、前記アクセス監視領域への上書きを禁止する
ことを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004185302A JP4427393B2 (ja) | 2004-06-23 | 2004-06-23 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004185302A JP4427393B2 (ja) | 2004-06-23 | 2004-06-23 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006011645A JP2006011645A (ja) | 2006-01-12 |
JP4427393B2 true JP4427393B2 (ja) | 2010-03-03 |
Family
ID=35778868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004185302A Expired - Fee Related JP4427393B2 (ja) | 2004-06-23 | 2004-06-23 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4427393B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5540979B2 (ja) * | 2010-08-06 | 2014-07-02 | 株式会社リコー | 半導体集積回路、情報記憶方法 |
KR20120105150A (ko) | 2011-03-15 | 2012-09-25 | 삼성전자주식회사 | 이미지 디스플레이 시스템 및 이미지 데이터 처리 방법 |
JP2015187833A (ja) * | 2014-03-14 | 2015-10-29 | 株式会社リコー | 情報処理装置、情報処理方法およびプログラム |
-
2004
- 2004-06-23 JP JP2004185302A patent/JP4427393B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006011645A (ja) | 2006-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4945053B2 (ja) | 半導体装置、バスインターフェース装置、およびコンピュータシステム | |
JP4587756B2 (ja) | 半導体集積回路装置 | |
CN114051611B (zh) | 用于非连续存储器的dma分散和聚集操作 | |
JP2695017B2 (ja) | データ転送方式 | |
JP2007080220A (ja) | メモリ制御装置。 | |
JP5057360B2 (ja) | 半導体装置、データ処理装置、及び記憶装置へのアクセス方法 | |
JP4855864B2 (ja) | ダイレクトメモリアクセスコントローラ | |
JP4427393B2 (ja) | 半導体集積回路 | |
JP2008262390A (ja) | プログラム | |
JPH1196072A (ja) | メモリアクセス制御回路 | |
JP3824122B2 (ja) | Dma装置 | |
JP4446968B2 (ja) | データ処理装置 | |
JP2006243811A (ja) | Dma転送システム及びdma転送方法 | |
US6801988B2 (en) | Data buffer for block unit data transfer to SDRAM | |
US10515036B2 (en) | Bit manipulation capable direct memory access | |
TWI676104B (zh) | 記憶體控制器與資料儲存裝置 | |
JP4895264B2 (ja) | 記憶装置および情報処理装置 | |
JP2007048090A (ja) | シーケンシャルromインターフェース対応nand型フラッシュメモリーデバイス及びそのコントローラ | |
JP2005346582A (ja) | システムlsi及び画像処理装置 | |
JP2011164669A (ja) | メモリアクセス制御システムおよびメモリアクセス制御方法 | |
JP2005301714A (ja) | マルチcpuシステム、そのデータ転送方法、及びそのプログラム | |
JP2000347929A (ja) | メモリic | |
JP4164452B2 (ja) | 情報処理方法及び装置 | |
JP4583981B2 (ja) | 画像処理装置 | |
JP2008083772A (ja) | データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091214 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |