JP2010040771A5 - - Google Patents

Claims (9)

1. ＳｉおよびＯを含む絶縁性材料からなる絶縁層を形成する絶縁層形成工程と、
   前記絶縁層に溝を形成する溝形成工程と、
   スパッタ法により、前記溝の内面にＭｎＯ
   ｘ（ｘ：零よりも大きい数）からなる金属膜を被着させる金属膜被着工程と、
   前記金属膜上にＣｕを主成分とする金属材料からなるＣｕ配線を形成する配線形成工程とを含む、半導体装置の製造方法。
2. 前記絶縁層の下層には、前記Ｃｕ配線と電気的に接続される下配線が形成されており、
   前記溝形成工程後であって前記金属膜被着工程の前に、前記溝から前記下配線に向けて延び、前期絶縁層を厚さ方向に貫通するビアホールを形成するビアホール形成工程と、
   前記金属膜被着工程後に、前記ビアホールにＣｕを主成分とするビアを形成するビア形成工程とを含み、
   前記金属膜被着工程では、前記溝の内面に加えて、前記ビアホールの側面および前記下配線の表面における前記ビアホールに臨む部分に前記金属膜が被着される、請求項１に記載の半導体装置の製造方法。
3. 前記ビア形成工程に先立ち、水素還元処理により、前記金属膜における前記下配線の表面に接する部分からＯを除去する工程を含む、請求項２に記載の半導体装置の製造方法。
4. 前記ビア形成工程に先立ち、逆スパッタ法により、前記金属膜における前記下配線の表面に接する部分を選択的に除去する工程を含む、請求項２に記載の半導体装置の製造方法。
5. 前記配線形成工程は、
   スパッタ法により、前記金属膜上にＣｕを主成分とする金属材料からなるシード膜を形成する工程と、
   めっき法により、前記シード膜上にＣｕからなるめっき層を形成する工程とを含む、請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
6. 前記配線形成工程後、熱処理により、前記めっき層を結晶化させる結晶化工程を含む、請求項５に記載の半導体装置の製造方法。
7. Ｃｕを主成分とする金属材料からなる下配線上に形成され、表面に溝が形成されたＳｉおよびＯを含む絶縁材料からなる絶縁層と、
   前記溝の内面上に形成されたＭｎ
   ｘ Ｓｉ ｙ Ｏ ｚ （ｘ，ｙ，ｚ：零よりも大きい数）からなるバリア膜と、
   前記バリア膜上に形成されたＣｕを主成分とする金属材料からなるＣｕ配線とを含む、半導体装置であって、
   前記絶縁層は、第１層間絶縁膜と、その下方および上方に積層された第１および第２のエッチングストッパ膜と、その上方に積層された第２層間絶縁膜とを有し、
   前記バリア膜は第２のエッチングストッパ膜よりも薄いことを特長とする半導体装置。
8. 第１のエッチングストッパ膜と第２のエッチングストッパ膜とは同じ組成である、請求項７に記載の半導体装置。
9. 第１のエッチングストッパ膜の長さは、第２のエッチングストッパ膜の長さよりも長い、請求項７に記載の半導体装置。