JP2010038599A - ロータリエンコーダ - Google Patents

Abstract

【課題】上位装置のＣＰＵの負担を軽減し、ロータリエンコーダを組み込んだ電子制御システム全体の安全性、信頼性、安定性を向上することができるロータリエンコーダを提供する。
【解決手段】本ロータリエンコーダＲＥは、監視用ＣＰＵ１１１により、監視項目をエンコーダの回転停止中では内部割込みによる監視項目で監視を行い、エンコーダの回転動作中では外部割込みで監視する監視項目で監視を行うようになっており、監視用ＣＰＵ１１１は、回転停止中および回転動作中のいずれにおいても、コンパレータ出力とエンコーダ出力との電圧レベルの状態を、エンコーダの最高回転数に相当する１パルス分の出力周期よりも短い周期のタイミングで比較判定し、その中で異常判定カウント回数が、一定数以上のときに、出力回路の状態を異常であると確定する。
【選択図】図１

Description

本発明にかかる技術分野は、アブソリュート型やインクリメンタル型のロータリエンコーダにかかり、より詳しくは、該ロータリエンコーダの状態を監視すると共にその監視結果を該ロータリエンコーダの上位装置に伝えるに際して、特に、エンコーダ出力を出力する出力回路の異常を検出できるようにしたロータリエンコーダに関するものである。

図９ないし図１１を参照してアブソリュート型やインクリメンタル型のロータリエンコーダのうち例えばインクリメンタル型のロータリエンコーダＲＥを説明する。図９は、インクリメンタル型のロータリエンコーダＲＥの機構構成、図１０はロータリエンコーダＲＥの電気構成、図１１は、Ａ相、Ｂ相のパルス信号の波形を示す。

図９を参照して、ロータリエンコーダＲＥは、投光素子ＬＥＤと、複数（この例では２つ）の受光素子ＰＤａ、ＰＤｂとの間に、円周方向等間隔に投光素子ＬＥＤからの光を透過させることができる複数のスリット（以下回転スリットと言う）を有する回転スリット板ＲＳと、この回転スリット板ＲＳの一方側に上記スリットと同様に投光素子ＬＥＤからの光を透過させることができるスリット（以下固定スリットと言う）を有する固定スリット板ＦＳとを対向配置している。

この固定スリット板ＦＳの固定スリットは、投光素子ＬＥＤからの光を電気角で順次９０度ずつずれさせて回転スリット板ＲＳの回転スリットを通過させて光信号を形成するようになっている。

図１０を参照して、受光素子ＰＤａ、ＰＤｂそれぞれの出力は、比較回路ＣＰａ，ＣＰｂを含むＡ相、Ｂ相のコンパレータ回路１０６，１０８のところで基準値（ｒｅｆ）と比較し、図１１（ａ）（ｂ）で示すようなＡ相、Ｂ相のパルス信号を生成する。このＡ相、Ｂ相のパルス信号はコンパレータ出力として出力回路１０７，１０９に入力される。出力回路１０７，１０９では、そのコンパレータ出力を例えば１８０度レベル反転してＡ相、Ｂ相のエンコーダ出力として出力するようになっている。

以上の構成を備えたロータリエンコーダＲＥを、例えばエレベータを電子制御する電子制御システムに組み込む場合、その乗りかごを昇降駆動する駆動用モータの回転軸にロータリエンコーダＲＥを取り付けると共にそのロータリエンコーダＲＥからのＡ相、Ｂ相のエンコーダ出力をその上位装置である電子制御装置に入力する。電子制御装置はロータリエンコーダＲＥからのＡ相、Ｂ相のエンコーダ出力により駆動用モータを駆動制御して乗りかごを昇降制御するようになっている（例えば特許文献１参照）。この電子制御システムでは、主に、電子制御装置に内蔵する制御用ＣＰＵの制御動作により電子制御システムの安全性を図る。制御用ＣＰＵは、制御プログラムや各種制御定数や各種入力センサの動作状態に応答して各種の負荷を制御するようになっている。

以上の構成において、電子制御装置側では制御用ＣＰＵにロータリエンコーダＲＥ側の異常状態をＡ相、Ｂ相のパルス信号の有無、パルス信号の波形等により一定の判定を行う判定プログラムを追加搭載することが考えられるが、そのような判定プログラムの追加搭載とその判定プログラムの実行は電子制御装置側制御用ＣＰＵには負担増となるうえに電子制御速度の遅延化やコスト増をもたらす。また、エレベータ製造者側とエンコーダ製造者側とが分かれていてエレベータ製造者側で上記判定プログラムの追加等を行うのはロータリエンコーダＲＥの詳細が明確でない限り困難である。まして、既に建屋等に設置済みのエレベータ装置においては、殆どの例では放置される状態となりかねない。

このような現状下で、ロータリエンコーダＲＥが突然的に異常にならないよう、ロータリエンコーダＲＥ側でその状態を常時監視すると共に、その監視状態を上位装置である電子制御装置に即座に伝えることで当該電子制御装置側が所要の対応を迅速に講じることができるようにすることが望ましい。

そこで、本出願人は、ロータリエンコーダＲＥ側に監視用ＣＰＵを内蔵させることにする一方、当該監視用ＣＰＵがロータリエンコーダＲＥの状態を監視する項目を多数想定し、各項目ごとの監視信号を監視用ＣＰＵに取り込み、この監視用ＣＰＵで、この取り込んだ各項目ごとの監視信号により監視処理した結果を上位装置に送信することを考えた。

上記した監視項目には、主電源の状態、投光素子の状態、受光素子の状態、Ａ相、Ｂ相のパルス信号の出力回路等の内部回路の状態や、Ａ相、Ｂ相のパルス信号のデューティの状態等、多数ある。この場合、内部回路では、内部割込みで監視処理し、パルス信号では、外部割込みで監視処理しようとする場合、監視用ＣＰＵには、過大な負担がかかるようになり、実際上、監視に影響してくる。そのため、ロータリエンコーダＲＥを組み込んだ上記電子制御システム全体に対してもその安全性や安定性に影響してくることになる。
特開平０９−０７７４１２号公報

本発明では、上述に鑑みて、監視用ＣＰＵによる監視項目を回転停止中では内部割込みで監視する監視項目とし、回転動作中では外部割込みで監視する監視項目とする制御を行うようにしている。

これにより、回転停止中では、監視項目を内部割込みで監視することができる監視項目に切り換えることで、外部割込みに影響されずに、確実に監視することができ、また、回転動作中では、監視項目を外部割込みで監視する監視項目に切り換えることで、監視を内部割込みによる監視項目を考慮することなく、監視することができる。

加えて、本発明においては、回転停止中での監視項目の１つに、出力回路１０７，１０９の異常監視を行うものとし、その異常監視を、基本的には、コンパレータ出力とエンコーダ出力との電圧レベルの状態に基づいて行うようにしている。

しかしながら、このような出力回路１０７，１０９の異常監視には、以下に述べるような課題がある。その課題を、図１２および図１３を参照して説明する。図１２は、出力回路１０７，１０９が正常時でのコンパレータ出力レベルと、エンコーダ出力レベルと、タイマ出力タイミングとの関係、図１３は、出力回路１０７，１０９が異常時でのコンパレータ出力レベルと、エンコーダ出力レベルと、タイマ出力タイミングとの関係を示す。

図示略の監視用ＣＰＵでは、図１２で示すように、コンパレータ出力とエンコーダ出力とのレベルがハイレベルとローレベルとの関係にあるとき出力回路１０７，１０９が正常であると判定する。このとき監視用ＣＰＵは、エンコーダＲＥが回転停止とみなす回転数例えば１４．３ｒｐｍ以下（エンコーダ出力周期では３２．７ｍｓ以上）において、２ｍｓのタイマ出力タイミング（図１２では黒三角印）で上記両レベルを比較すると仮定する。そして、コンパレータ出力とエンコーダ出力との電圧レベルが反転状態（ハイレベル⇔ローレベル）であれば、出力回路１０７，１０９は正常であると判定し、そうでなければ異常であると判定する。以上の判定はエンコーダＲＥが回転停止中にあるモードのときに行われる。

一方、回転動作中であっても、出力回路１０７，１０９が例えば壊れていたりする場合では、コンパレータ出力はハイレベルとローレベルとを交互に繰り返しているのに、エンコーダ出力はハイレベルキープまたはローレベルキープの状態となってしまう。そして、監視用ＣＰＵは、エンコーダ出力がハイレベルキープまたはローレベルキープしてその状態が一定時間内にレベル反転しない場合、回転停止とみなすので、監視項目は出力回路１０７，１０９の異常監視項目になる。この場合、エンコーダ出力は例えば図１３で示すようにローレベルキープになっているときに、２ｍｓのタイマ出力タイミング（図１３中の黒三角印）ではコンパレータ出力が図１３で丸印で囲むタイミングでは、エンコーダ出力とコンパレータ出力とがレベル反転の関係（図１３では８箇所）となり、監視用ＣＰＵは、出力回路１０７，１０９は正常であると誤判定し、出力回路１０７，１０９の異常を検出することができない。

以上により、本発明においては、ロータリエンコーダに監視用ＣＰＵを実装して、当該ロータリエンコーダの状態の監視項目を上記のように分けて監視することで監視用ＣＰＵの負担を軽減すると共に、かつ、回転停止中であっても、回転動作中であっても、出力回路の異常を確実に判定して確定できるようにして、上記した電子制御システム全体の安全性、安定性の向上を図ることを、解決すべき課題とする。

本発明によるロータリエンコーダは、円周方向複数の回転スリットに対する投光素子からの投光の通過、遮断に応じた受光素子出力から回転状態検出に用いる検出信号を生成する検出回路と、上記検出信号と基準信号とを比較し各種相のパルス信号を生成するコンパレータ回路と、上記コンパレータ回路からパルス信号を外部へ出力する出力回路と、当該ロータリエンコーダ内部の状態監視を行う監視用ＣＰＵと、を備え、
上記監視用ＣＰＵは、その監視項目を当該エンコーダの回転停止中では内部割込みによる監視項目で監視を行い、当該エンコーダの回転動作中では外部割込みで監視する監視項目で監視を行うようになっているロータリエンコーダにおいて、
上記監視用ＣＰＵは、回転停止中および回転動作中のいずれにおいても、上記コンパレータ回路出力（コンパレータ出力という）と上記出力回路出力（エンコーダ出力という）との電圧レベルの状態を、当該エンコーダの最高回転数に相当する１パルス分の周期よりも短い周期のタイミングで比較判定し、その中で異常判定カウント回数が、一定数以上のときに、上記出力回路の状態を異常であると確定することを特徴とするものである。

本発明では、回転停止中では、監視項目を内部割込みで監視することができる監視項目に切り換えるので、外部割込みに影響されずに、確実に監視することができる。そして、回転動作中では、監視項目を外部割込みで監視する監視項目に切り換えるので、監視を内部割込みによる監視項目を考慮することなく、監視することができる。これにより、本発明では、監視用ＣＰＵは、ロータリエンコーダの状態を安定かつ確実に監視制御すると共に、上位装置に対しては、その監視結果を安定して伝えることができるようになる。

そして、本発明では、回転停止中および回転動作中のいずれにおいても、上記コンパレータ出力とエンコーダ出力との電圧レベルの状態を、当該エンコーダの最高回転数に相当する１パルス分の出力周期よりも短い周期のタイミングで比較判定し、その中で異常判定カウント回数が、一定数以上のときに、上記出力回路の状態を異常であると確定するようにしたから、回転停止中であっても、回転動作中であっても、出力回路の異常を確実に判定し確定できる結果、さらに電子制御システム全体の安全性、安定性の向上を図ることができるようになる。

本発明において、好ましくは、上記監視用ＣＰＵが、上記エンコーダ出力周期が、上記エンコーダ回転数が一定回転数以下に対応する周期の時を回転停止とみなすと共に、該みなしのエンコーダ出力周期に相当する時間で上記した異常判定カウント数が一定数未満である時は、異常判定カウントを一度クリアする、ことである。

本発明では、ロータリエンコーダに監視用ＣＰＵを実装して、当該ロータリエンコーダの状態の監視項目を上記のように分けて監視することで監視用ＣＰＵの負担を軽減すると共に、かつ、回転停止中であっても、回転動作中であっても、出力回路の異常を確実に判定し確定できるから、上記した電子制御システム全体の安全性、安定性の向上を図ることができる。

以下、添付した図面を参照して、本発明の実施の形態に係るロータリエンコーダを詳細に説明する。図１は、実施の形態のロータリエンコーダＲＥのブロック構成、図２は同ロータリエンコーダＲＥの電気的なハードウェア構成を示す。

これらの図において、１０１は、外部端子Ｖｃｃ，０Ｖから電源の供給を受け、ロータリエンコーダＲＥの電源を生成する電源回路、１０２は、電源回路１０１の電源を監視する電源電圧監視回路である。

１０３は、電源回路１０１からの電源で投光素子ＬＥＤを駆動する投光素子駆動回路、１０４は、電源回路１０１からの電源で内部電源を生成する内部電源、１０５は、受光素子ＰＤａ、ＰＤｂを含む検出回路である。

検出回路１０５はａ相、ｂ相、ｒｅｆ相の信号を出力する。ａ相信号は受光素子ＰＤａの出力、ｂ相信号は受光素子ＰＤｂの出力、ｒｅｆ相信号は、基準信号である。

１０６は、比較回路ＣＰａで構成されてａ相信号とｒｅｆ相信号とを比較してＡ相のコンパレータ出力を出力するＡ相コンパレータ回路、１０７はＡ相コンパレータ回路６からのＡ相のコンパレータ出力からＡ相のエンコーダ出力を出力するＡ相出力回路である。

１０８は、比較回路ＣＰｂで構成されてｂ相信号とｒｅｆ相信号とを比較することでＢ相のコンパレータ出力を出力するＢ相コンパレータ回路、１０９はＢ相のコンパレータ出力からＢ相のエンコーダ出力を出力するＢ相出力回路である。

１１０は、検出回路１０５出力から受光素子ＰＤａ、ＰＤｂの動作を判定する受光素子動作判定回路である。

１１１は監視用ＣＰＵである。監視用ＣＰＵ１１１のＡＤ変換ポートＡ／Ｄには、電源電圧監視回路１０２から電源電圧監視信号（１）、投光素子ＬＥＤの監視信号（２）、受光素子ＰＤａのａ相信号（３）、受光素子ＰＤｂのｂ相信号（４）、ｒｅｆ相信号（５）が入力され、汎用ポートＩ／Ｏには、Ａ相のコンパレータ出力（６）、Ｂ相のコンパレータ出力（７）、Ａ相出力回路１０７からのエンコーダ出力ＯＵＴＡ（８）、Ｂ相出力回路１０９からのエンコーダ出力ＯＵＴＢ（９）、が入力され、割り込みポートＩＮＴには、Ａ相出力回路１０７からのエンコーダ出力ＯＵＴＡ（８）、Ｂ相出力回路１０９からのエンコーダ出力ＯＵＴＢ（９）が入力される。

監視用ＣＰＵ１１１は、図３で示す監視項目表に従いロータリエンコーダＲＥを監視する。この監視項目表において、ロータリエンコーダＲＥの監視項目を内部回路監視と、パルス信号監視とに大きくわける。そして内部回路の監視項目をさらに電源電圧異常、投光素子電流異常、受光素子出力異常、出力回路異常に細分し、パルス信号監視をさらに、デューティ（ｄｕｔｙ）異常、高速異常に分ける。

内部回路監視において、投光素子ＬＥＤでは図外の定電流回路の電圧監視信号（２）により判定し、受光素子では受光素子動作判定回路１１０からの信号（３）−（５）により、例えば、受光素子ＰＤａ，ＰＤｂの電源コモン端子ＣＴが接続されているか否かとか、受光素子ＰＤａ，ＰＤｂのワイヤボンディングが切断されているか否かとか、投光素子ＬＥＤの初期故障等を判定する。また、出力回路異常では、各相コンパレータ回路１０６，１０８のコンパレータ出力（６）（７）と、出力回路１０７，１０９のエンコーダ出力（８）（９）との比較で判定する。

パルス信号監視において、回転スリット板ＲＳが回転動作中とみなす回転数以上で回転している場合でＡ相とＢ相のエンコーダ出力の出力周期をカウントし、そのカウント結果からＡ相とＢ相のエンコーダ出力のデューティの正常、異常を判定する。このデューティ異常では、Ａ相、Ｂ相のエンコーダ出力のデューティが規定範囲か否かにより判定する。

以上により、監視用ＣＰＵ１１１では、内部回路の監視に関しては、回転停止中に、パルス信号の監視に関しては、回転動作中に監視する。そして、監視用ＣＰＵ１１１は、回転停止中には、内部回路の監視項目に切り替えて上位装置である電子制御装置２０７に当該内部回路が正常か異常かの監視結果を伝える制御を行い、回転動作中ではパルス信号が正常に出力されているか否かの監視項目に切り替えて電子制御装置２０７にパルス信号が正常か異常かの監視結果を伝える制御を行う。この場合、監視用ＣＰＵ１１１は、フェイル（ＦＡＩＬ）出力回路１１２を介して電子制御装置２０７に、上記監視結果を例えばフェイル信号として出力する。

図４ないし図７を参照して出力回路１０７，１０９の異常監視について説明する。図４はみなし回転停止中で出力回路正常時でのコンパレータ出力とエンコーダ出力との関係を示すタイミングチャート、図５はみなし回転停止中で出力回路異常時でのコンパレータ出力とエンコーダ出力との関係を示すタイミングチャート、図６は回転動作中で出力回路異常時でのコンパレータ出力とエンコーダ出力との関係を示すタイミングチャート、図７は動作説明に供するフローチャートである。

この実施の形態では、監視用ＣＰＵ１１１は、回転停止中および回転動作中のいずれにおいても、エンコーダの最高回転数に相当するＡ相、Ｂ相のパルス信号の１パルス分の出力周期よりも短い周期のタイマ出力タイミングでもって、コンパレータ出力とエンコーダ出力との電圧レベルの状態を監視する。エンコーダの最高回転数が例えば１５００ｒｐｍ、すなわち、パルス信号であるエンコーダ出力の１パルス分の周期が４００μｓ周期であれば、少なくとも４００μｓ周期の半分以下の周期、例えば１００μｓ周期のタイマ出力タイミングで監視する。このコンパレータ出力とエンコーダ出力との電圧レベルの状態は、実施の形態では電圧レベルがハイレベルとローレベルの状態であるが、本発明の趣旨からこの状態に限定されるものではなく、適宜の電圧レベルでよい。また、タイマ出力タイミングも上記１００μｓ周期に限定されない。

図４を参照して説明する。図４の例ではエンコーダ回転数が最高回転数１５００ｒｐｍにおいて一定回転数１４．３ｒｐｍ以下に対応するエンコーダ出力周期３２．７ｍｓ以下のときで回転停止とみなされて内部回路の監視になっている状態において、監視項目が出力回路１０７，１０９の監視のためコンパレータ出力とエンコーダ出力とが交互に電圧レベルが反転する関係で、出力回路１０７，１０９が正常であることを示す。そして、監視用ＣＰＵ１１１は、回転停止とみなしてコンパレータ出力とエンコーダ出力との電圧レベルの状態から出力回路１０７，１０９を監視する。このとき、図４の例では、本来、コンパレータ出力とエンコーダ出力とがレベル反転関係なので正常であると判定するはずである。

しかしながら、コンパレータ出力とエンコーダ出力とが立ち上がりまたは立ち下り中で変化点となる図中の黒印では、電圧レベルが不安定な時間であるために、この変化点を監視用ＣＰＵのタイマが異常判定カウントする可能性がある。この場合、回転停止とみなすエンコーダの１出力周期３２．７ｍｓ内ではタイマ出力タイミング１００μｓであるから、最悪すべての変化点を異常判定カウントしたとしても、最多で３回である。もちろん、実施の形態では上記最多で３回であるが、回転停止とみなすエンコーダの１出力周期、タイマ出力タイミングの設定等、により、上記最多の異常判定カウント数は相違してくる。

そこで、異常判定カウント数が３回以下であれば監視用ＣＰＵ１１１は出力回路１０７，１０９が異常であるとは確定しない。そして、エンコーダ出力周期３２．７ｍｓ内でタイマ出力タイミング１００μｓでもって３２７カウント後に、その３２７カウント内で異常判定カウント数が３回以下であれば、カウントを一度、クリアし、次のエンコーダ出力周期３２．７ｍｓでの出力回路１０７，１０９異常の監視に移行する。

図５を参照して説明する。図５の例ではエンコーダ回転数が最高回転数１５００ｒｐｍにおいて、エンコーダ回転数１４．３ｒｐｍ以下に対応するエンコーダ出力周期３２．７ｍｓのときに回転停止とみなされている状態において、コンパレータ出力は３２．７ｍｓの間にレベルが反転しているが、出力回路１０７，１０９が壊れてエンコーダ出力はレベル反転せず、この例ではローレベルのままである。もちろん、出力回路１０７，１０９が壊れてハイレベルのままの場合もあるが、実施の形態では説明の都合でローレベルとしている。

このとき、コンパレータ出力とエンコーダ出力とがレベル反転のところでは出力回路１０７，１０９が異常であるのに正常と判定されてしまうが、コンパレータ出力とエンコーダ出力とが共にローレベル関係となる期間では、その期間内では１００μｓタイマでは異常判定カウントを４回以上カウントすることができる期間の長さがあり、その期間内での異常判定カウント数が少なくとも５回以上となると、出力回路１０７，１０９異常と確定する。もちろん、異常判定カウント数は上記５回以上に限定されない。

図６を参照して説明する。図６の例ではエンコーダＲＥは回転動作中であるため、出力回路１０７，１０９が例えば壊れるなどしてそのエンコーダ出力がローレベルとなっても、コンパレータ出力はエンコーダＲＥが回転動作中であるからそのレベル反転回数が多くなっている。

そして、監視用ＣＰＵ１１１は、１００μｓタイマで３２７回ごとにカウントクリアするようになっているから、異常判定カウントを少なくとも５回以上はカウントすることができ、監視用ＣＰＵは、この異常判定カウント数が５回以上になると出力回路１０７，１０９の状態が異常であると確定する。

このように監視用ＣＰＵ１１１は、エンコーダ出力周期が、回転停止とみなされる周期のときは、みなしのエンコーダ出力周期に相当する時間で所定数カウントすると、カウントを一度クリアするので、正常時でのパルス変化点での誤判定を防止し、一方、回転停止中および回転動作中のいずれにおいても、コンパレータ出力とエンコーダ出力との電圧レベルの状態を、エンコーダの最高回転数に相当する１パルス分の出力周期よりも短い周期のタイマ出力タイミングで比較判定し、その中で異常判定カウント回数が、一定数以上のときに、出力回路１０７，１０９の状態を異常であると確定することができる。

以上を図７のフローチャートを参照して説明すると、ステップｎ１でエンコーダに電源が投入され、ステップｎ２でエンコーダが回転しているかを判定する。

ステップｎ２で、エンコーダが回転していると判定すれば、ステップｎ３で回転動作中での監視モードに移行する。ステップｎ２でエンコーダが回転停止であると判定すると、ステップｎ４で回転停止中での監視モードに移行し、ステップｎ５でタイマ出力を開始する。

ステップｎ６でコンパレータ出力とエンコーダ出力との電圧レベルが一致しているか否かを判定し、一致していなければステップｎ７でエンコーダの出力周期内で３２７回カウントするまで行い、３２７回カウントしても異常が無ければステップｎ８で異常無しと確定し、ステップｎ９で次の３２７回カウントに移行する。

ステップｎ６で一致していると判定すると、ステップｎ１０で異常判定カウント数が５回に達するとＮＧであるとしステップｎ１１で異常と確定しＦＡＩＬ出力回路１１２に出力し、異常判定カウント数が５回になっていなければ、３２７回中４回以下のＮＧであれば異常判定カウントはクリアされてステップｎ５に戻る。

図８を参照して実施の形態のロータリエンコーダＲＥを組み込んだ電子制御システムを説明する。この電子制御システムは、エレベータ装置を制御するシステムであり、エレベータ装置２０１は、巻上機２０２を駆動用モータ２０３により駆動してロープ２０４を介して乗りかご２０５を昇降させる一方、被検出軸である駆動用モータ２０３の回転軸２０６に取り付けた実施の形態のロータリエンコーダＲＥからの検出信号であるＡ、Ｂ相両信号を電子制御装置２０７に入力する。電子制御装置２０７は、制御用ＣＰＵを内蔵しており、ロータリエンコーダＲＥからの検出信号により駆動用モータ２０３を駆動制御するようになっている。

そして、実施の形態のロータリエンコーダＲＥの場合、監視用ＣＰＵ１１１は、回転停止中では、汎用ポートＩ／Ｏに取り込んだコンパレータ出力（６）（７）、エンコーダ出力（８）（９）や、ＡＤ変換ポートＡ／Ｄに取り込んだ信号（１）−（５）で上記図３の表に従う正常、異常の判定処理すると共に、その判定結果を電子制御装置２０７に伝える一方、回転動作中では、割り込み端子ＩＮＴに取り込んだエンコーダ出力（８）（９）で上記図３の表に従う正常、異常の判定処理すると共に、その判定結果を電子制御装置２０７に伝える。

以上のように本実施の形態では、ロータリエンコーダＲＥの監視項目を回転停止中では内部割込みで信号処理する監視項目（図３表の内部回路監視）に、回転動作中では外部割込みで信号処理する項目（図３表のパルス信号監視）に切り換えるようにしたので、回転動作中において、内部割込みによる監視項目が外部割込みに影響されずに行うことができるようになる。

そして本実施形態では、回転停止中および回転動作中のいずれにおいても、上記コンパレータ出力とエンコーダ出力との電圧レベルの状態を、当該エンコーダの最高回転数に相当する１パルス分の出力周期よりも短い周期のタイミングで比較判定し、その中で異常判定カウント回数が、一定数以上のときに、上記出力回路の状態を異常であると確定するようにしたから、回転停止中であっても、回転動作中であっても、出力回路の異常を確実に判定し確定できる結果、さらに電子制御システム全体の安全性、安定性、信頼性の向上を図ることができるようになる。

図１は本発明の実施の形態に係るロータリエンコーダの概略構成を示す図である。 図２はロータリエンコーダの電気的な構成を示すである。 図３は監視用ＣＰＵによる監視項目を示す表図である。 図４はみなし回転停止中で出力回路正常時でのコンパレータ出力とエンコーダ出力とタイマ出力タイミングとの関係を示すタイミングチャートである。 図５はみなし回転停止中で出力回路異常時でのコンパレータ出力とエンコーダ出力とタイマ出力タイミングとの関係を示すタイミングチャートである。 図６は回転動作中で出力回路異常時でのコンパレータ出力とエンコーダ出力とタイマ出力タイミングとの関係を示すタイミングチャートである。 図７は動作説明に供するフローチャートである。 図８は実施の形態のロータリエンコーダを組み込んだ電子制御システムの構成を示す図である。 図９はロータリエンコーダの一般的な構成を示す図である。 図１０は従来のロータリエンコーダの電気的な構成を示す図である。 図１１はＡ相、Ｂ相のパルス信号の波形を示す図である。 図１２はみなし回転停止中で出力回路正常時でのコンパレータ出力とエンコーダ出力とタイマ出力タイミングとの関係を示すタイミングチャートである。 図１３は回転動作中で出力回路異常時でのコンパレータ出力とエンコーダ出力とタイマ出力タイミングとの関係を示すタイミングチャートである。

符号の説明

１０６ Ａ相コンパレータ回路
１０７ Ａ相出力回路
１０８ Ｂ相コンパレータ回路
１０９ Ｂ相出力回路
１１１ 監視用ＣＰＵ

Claims (2)

1. 円周方向複数の回転スリットに対する投光素子からの投光の通過、遮断に応じた受光素子出力から回転状態検出に用いる検出信号を生成する検出回路と、上記検出信号と基準信号とを比較し各種相のパルス信号を生成するコンパレータ回路と、上記コンパレータ回路からパルス信号を外部へ出力する出力回路と、当該ロータリエンコーダ内部の状態監視を行う監視用ＣＰＵと、を備え、
   上記監視用ＣＰＵは、その監視項目を当該エンコーダの回転停止中では内部割込みによる監視項目で監視を行い、当該エンコーダの回転動作中では外部割込みで監視する監視項目で監視を行うようになっているロータリエンコーダにおいて、
   上記監視用ＣＰＵは、回転停止中および回転動作中のいずれにおいても、上記コンパレータ回路出力（コンパレータ出力）と上記出力回路出力（エンコーダ出力）との電圧レベルの状態を、当該エンコーダの最高回転数に相当する１パルス分の周期よりも短い周期のタイミングで比較判定し、その中で異常判定カウント回数が、一定数以上のときに、上記出力回路の状態を異常であると確定する、ことを特徴とするロータリエンコーダ。
2. 上記監視用ＣＰＵは、上記エンコーダ出力周期が、上記エンコーダ回転数が一定回転数以下に対応する周期の時を回転停止とみなすと共に、該みなしのエンコーダ出力周期に相当する時間で請求項１の異常判定カウント数が一定数未満である時は、異常判定カウントを一度クリアする、ことを特徴とする請求項１に記載のロータリエンコーダ。

Images