JP2010029019A - インバータ及びインバータ制御方法 - Google Patents

Abstract

【課題】リカバリ電流を低減しつつもスイッチング素子に印加される電圧を低減できるインバータを提供する。
【解決手段】下側スイッチ部Ｓ２は、コンデンサＣ１，Ｃ２と、ダイオードＤ１０，Ｄ１１と、ＭＯＳトランジスタＴｒ２，Ｔｒ３と、環流ダイオードＤ２０とを備えている。コンデンサＣ１，Ｃ２は相互に直列に接続される。ダイオードＤ１０，Ｄ１１はコンデンサＣ１，Ｃ２とそれぞれ直列に接続される。ＭＯＳトランジスタＴｒ２はコンデンサＣ１及びダイオードＤ１０の対と並列に接続される。ＭＯＳトランジスタＴｒ３はコンデンサＣ２及びダイオードＤ１１の対と並列に接続される。環流ダイオードＤ２０はＭＯＳトランジスタＴｒ２，Ｔｒ３の一組と並列に接続される。
【選択図】図１

Description

本発明はインバータ及びインバータの制御方法に関する。

例えば三相インバータは、高電位端と低電位端との間で相互に直列に接続された上側スイッチング素子及び下側スイッチング素子を有する組（以下、この組をレグと呼ぶ）の３つを備えている。３つのレグは相互に並列に接続される。上側スイッチング素子と下側スイッチング素子との間には出力端が設けられる。３つのレグに対応する３つの出力端が例えばモータに接続される。そして上側スイッチング素子及び下側スイッチング素子のスイッチング動作によって、三相インバータは高電位端と低電位端との間の直流電圧を三相交流電圧に変換して出力端へと出力する。

通常、モータからの回生電流を流すために、上側スイッチング素子及び下側スイッチング素子はそれぞれ低電位端側にアノードを、高電位端側にカソードを呈するダイオードを有している。上側スイッチング素子及び下側スイッチング素子がＭＯＳ電界効果トランジスタである場合は、自身に存在する寄生ダイオードが上記ダイオードとしての機能を果たす場合もある。

回生電流が当該ダイオードを順方向に流れているときに当該ダイオードに逆電圧が印加されると、ダイオードを逆方向に流れるリカバリ電流が生じ、損失を発生していた。

このようなリカバリ電流はＭＯＳ電界効果トランジスタに存在する寄生ダイオードのみならず、ＩＧＢＴに通常設けられる環流ダイオードであっても発生しうる。しかし、ＭＯＳ電界効果トランジスタに存在する寄生ダイオードはそのリカバリ速度が遅いため、リカバリ電流が大きくなって損失も大きくなる。

このようなリカバリ電流に基づく損失を低減するため、例えば下記特許文献１〜４に記載の技術が提案されてきた。即ち、特許文献１に記載の技術では、ダイオードを追加して、これを上側スイッチング素子及び下側スイッチング素子に対して直列に接続している。また特許文献２〜４に記載の技術では、環流ダイオードに対して逆方向の電圧を印加している。

特開平７−２６４８７６号公報 特開平１０−３２７５８５号公報 特開２００６−１４１１６７号公報 特開２００６−１４１１６８号公報

しかしながら、特許文献１〜４に記載の技術では、上側スイッチング素子又は下側スイッチング素子の一方が導通状態であるとき、他方にはインバータに入力される直流電圧が印加されるので、高耐圧のスイッチング素子が必要であった。

また耐圧を低減するために、上側スイッチング素子又は下側スイッチング素子として、相互に直列に接続された２つのスイッチング素子を採用することが考えられる。しかしながら、これら２つのスイッチング素子の導通／非導通を同時に切り替えることは困難である。よって、一方のスイッチング素子が導通し、他方のスイッチング素子が非導通であるときには、他方のスイッチング素子にインバータに入力される直流電圧が印加される。よって、結局当該直流電圧に耐えうる素子耐圧が必要であった。

そこで、本発明は、リカバリ電流を低減しつつも、スイッチング素子に印加される電圧を低減できるインバータを提供することを目的とする。

本発明に係るインバータの第１の態様は、第１電位が与えられる第１入力端（Ｐ１）と、前記第１電位よりも低い第２電位が与えられる第２入力端（Ｐ２）と、複数の出力端（Ｐ３〜Ｐ５）と、前記第１入力端と前記複数の出力端の各々との間に設けられた複数の上側スイッチ部（Ｓ１，Ｓ３，Ｓ５）と、前記第２入力端と前記複数の出力端の各々との間に設けられた複数の下側スイッチ部（Ｓ２，Ｓ４，Ｓ６）とを備え、前記上側スイッチ部及び前記下側スイッチ部の少なくとも何れか一方は、相互に直列に接続される複数のコンデンサ（Ｃ１〜Ｃ６）と、前記第２入力端側にアノードを、前記第１入力端側にカソードをそれぞれ呈する寄生ダイオード（Ｄ２，Ｄ３，Ｄ５，Ｄ６，Ｄ８，Ｄ９）を有し、前記複数のコンデンサに対応して設けられ、対応する前記複数のコンデンサに並列に接続される複数のスイッチング素子（Ｔｒ２，Ｔｒ３，Ｔｒ５，Ｔｒ６，Ｔｒ８，Ｔｒ９）と、前記複数のスイッチング素子の一組に対して並列に接続され、前記第２入力端側にアノードを、前記第１入力端側にカソードをそれぞれ呈し、前記複数の寄生ダイオードの数を超えない少なくとも１つ以上の環流ダイオード（Ｄ２０〜Ｄ２２）とを有する。

本発明に係るインバータの第２の態様は、第１の態様に係るインバータであって、前記複数のコンデンサの各々に対応して設けられ、各々が前記複数のコンデンサのうちで対応するものと、前記第１入力端側にアノードを、前記第２入力端側にカソードをそれぞれ向けて直列に接続される複数のダイオード（Ｄ１０〜Ｄ１６）を更に備える。

本発明に係るインバータの第３の態様は、第１又は第２の態様に係るインバータであって、前記複数のスイッチング素子（Ｔｒ２，Ｔｒ３，Ｔｒ５，Ｔｒ６，Ｔｒ８，Ｔｒ９）はＭＯＳ電界効果トランジスタである。

本発明に係るインバータの第４の態様は、第１乃至第３の何れか一つの態様に係るインバータであって、前記複数のコンデンサ（Ｃ１〜Ｃ４）を充放電させて前記複数のコンデンサの各々の両端電圧を相互にバランスさせるバランス部（ＢＲ１〜ＢＲ４）を更に備える。

本発明に係るインバータの第５の態様は、第１乃至第４の何れか一つの態様に係るインバータであって、前記上側スイッチ部（Ｓ１，Ｓ３，Ｓ５）及び前記下側スイッチ部（Ｓ２，Ｓ４，Ｓ６）の何れか一方のみが前記複数のスイッチング素子（Ｔｒ２，Ｔｒ３，Ｔｒ５，Ｔｒ６，Ｔｒ８，Ｔｒ９）を有し、他方は、一つの第２のスイッチング素子（Ｔｒ１，Ｔｒ４，Ｔｒ７）を有し、前記複数のスイッチング素子の各々は前記第２のスイッチング素子の耐圧よりも低い耐圧を有する。

本発明に係るインバータ制御方法の第１の態様は、第１電位が与えられる第１入力端（Ｐ１）と、前記第１電位よりも低い第２電位が与えられる第２入力端（Ｐ２）と、複数の出力端（Ｐ３〜Ｐ５）と、前記第１入力端と前記複数の出力端の各々との間に設けられた複数の上側スイッチ部（Ｓ１，Ｓ３，Ｓ５）と、前記第２入力端と前記複数の出力端の各々との間に設けられた複数の下側スイッチ部（Ｓ２，Ｓ４，Ｓ６）とを備え、前記上側スイッチ部及び前記下側スイッチ部の少なくとも何れか一方は、相互に直列に接続される複数のコンデンサ（Ｃ１〜Ｃ６）と、前記第２入力端側にアノードを、前記第１入力端側にカソードをそれぞれ呈する寄生ダイオード（Ｄ２，Ｄ３，Ｄ５，Ｄ６，Ｄ８，Ｄ９）を有し、前記複数のコンデンサに対応して設けられ、対応する前記複数のコンデンサに並列に接続される複数のスイッチング素子（Ｔｒ２，Ｔｒ３，Ｔｒ５，Ｔｒ６，Ｔｒ８，Ｔｒ９）と、前記複数のスイッチング素子の一組に対して並列に接続され、前記第２入力端側にアノードを、前記第１入力端側にカソードをそれぞれ呈し、前記複数の寄生ダイオードの数を超えない少なくとも１つ以上の環流ダイオード（Ｄ２０〜Ｄ２２）とを有する、インバータにおけるインバータ制御方法であって、前記上側スイッチ部及び前記下側スイッチ部の少なくとも何れか一方が有する前記複数のスイッチング素子を相互に異なるタイミングで切り替える。

本発明に係るインバータ制御方法の第２の態様は、第１の態様に係るインバータ制御方法であって、前記上側スイッチ部及び前記下側スイッチ部の少なくとも何れか一方が有する前記複数のスイッチング素子の全てを非導通に切り替えた後に、他方を導通させる。

本発明に係るインバータの第１の態様について、下側スイッチ部が複数のスイッチング素子を有している態様を例に採って効果を説明する。環流ダイオードは寄生ダイオードの数を超えない。よって、第２入力端側から出力端へと流れる電流はスイッチング素子の寄生ダイオードを避けて環流ダイオードを順方向に流れる。従って、リカバリ特性に優れた環流ダイオードを用いることで、電流が環流ダイオードを順方向に流れているときに環流ダイオードに逆電圧が印加されたとしても、寄生ダイオードに比べてリカバリ電流が生じにくい。

また複数のスイッチング素子に並列に接続された複数のコンデンサの各々には、第１入力端と第２入力端との間に印加される電圧を分圧した電圧が充電される。

従って、当該複数のスイッチング素子が相互に異なるタイミングでその導通／非導通が切り替えられた場合であっても、切り替えの直後で複数のスイッチング素子の各々に印加される電圧を低減することができる。

本発明に係るインバータの第２の態様によれば、コンデンサの両端がスイッチング素子を介して短絡することを防止できる。コンデンサが放電してその両端電圧が低下することを防止できるので、環流モードにおいて環流電流を第１入力端及び第２入力端側へと回生しやすい。この点は後述する実施の形態で詳しく述べる。よって、インバータの効率を向上できる。

本発明に係るインバータの第３の態様によれば、ＭＯＳ電界効果トランジスタは導通損失が小さいので、効率のよいインバータを得ることができる。また、スイッチング素子に印加される電圧を低減できるので、耐圧の低いＭＯＳ電界効果トランジスタを用いることができる。ＭＯＳ電界効果トランジスタはその耐圧を半分にすると、その導通損失は半分以下になるので、上側スイッチ部及び下側スイッチ部の少なくとも何れか一方の導通損失を効率的に低減できる。

本発明に係るインバータの第４の態様によれば、バランス部がコンデンサを放電させるので、スイッチング素子に印加される電圧を更に低減できる。

本発明に係るインバータの第５の態様によれば、スイッチング素子の耐圧を下げることで、スイッチング素子の導通損失を低減できる。

本発明に係るインバータ制御方法の第１の態様によれば、複数のスイッチング素子に並列に接続された複数のコンデンサの各々には、第１入力端と第２入力端との間に印加される電圧を分圧した電圧が充電される。よって複数のスイッチング素子を相互に異なるタイミングで切り替えた場合に、切り替えの直後で複数のスイッチング素子の各々に印加される電圧を低減することができる。

本発明に係るインバータ制御方法の第２の態様について、例えば下側スイッチ部が複数のスイッチング素子を有している態様を例に採って効果を説明する。上側スイッチ部を導通させた場合、下側スイッチ部には第１入力端と第２入力端との間の直流電圧が印加される。上側スイッチ部を導通させる前には、下側スイッチ部が有する複数のスイッチング素子の全てが非導通となっているので、複数のスイッチング素子の各々に当該直流電圧が印加されることを回避することができる。

実施の形態．
図１は実施の形態に係るインバータの概念的な構成の一例を示している。インバータは、入力端Ｐ１，Ｐ２と、上側スイッチ部Ｓ１，Ｓ３，Ｓ５と、下側スイッチ部Ｓ２，Ｓ４，Ｓ６と、複数の出力端Ｐ３〜Ｐ５とを備えている。

入力端Ｐ１には第１電位が与えられる。入力端Ｐ２には第１電位よりも低い第２電位が与えられる。言い換えると、入力端Ｐ１，Ｐ２の間には、入力端Ｐ１を高電位側とする直流電圧が印加される。

出力端Ｐ３〜Ｐ５には負荷、ここでは例えばモータＭ１が接続される。

上側スイッチ部Ｓ１，Ｓ３，Ｓ５は入力端Ｐ１と出力端Ｐ３〜Ｐ５の各々との間に設けられている。下側スイッチ部Ｓ２，Ｓ４，Ｓ６は入力端Ｐ２と出力端Ｐ３〜Ｐ５の各々との間に設けられている。

下側スイッチ部Ｓ２はスイッチング素子の一例たるＭＯＳ電界効果トランジスタ（以下、ＭＯＳトランジスタと呼ぶ）Ｔｒ２，Ｔｒ３と、コンデンサＣ１，Ｃ２と、ダイオードＤ１０，Ｄ１１と、環流ダイオードＤ２０とを備えている。

コンデンサＣ１，Ｃ２は相互に直列に接続されている。ダイオードＤ１０，Ｄ１１は入力端Ｐ１側にアノードを、入力端Ｐ２側にカソードをそれぞれ向けて、コンデンサＣ１，Ｃ２のうちで対応するものとそれぞれ相互に直列に接続されている。図１においてはダイオードＤ１０，Ｄ１１はコンデンサＣ１，Ｃ２の各々に対応して設けられる。

ＭＯＳトランジスタＴｒ２，Ｔｒ３は相互に直列に接続されている。ＭＯＳトランジスタＴｒ２，Ｔｒ３はそれぞれ寄生ダイオードＤ２，Ｄ３を有している。寄生ダイオードＤ２，Ｄ３は入力端Ｐ２側にアノードを、入力端Ｐ１側にカソードをそれぞれ呈している。また、ＭＯＳトランジスタＴｒ２，Ｔｒ３は相互に異なるタイミングで切り替えられる。

なお、「ＭＯＳ」という用語は、古くは金属／酸化物／半導体の積層構造に用いられており、Metal-Oxide-Semiconductorの頭文字を採ったものとされている。しかしながら特にＭＯＳ構造を有する電界効果トランジスタにおいては、近年の集積化や製造プロセスの改善などの観点からゲート絶縁膜やゲート電極の材料が改善されている。

例えばＭＯＳトランジスタにおいては、主としてソース・ドレインを自己整合的に形成する観点から、ゲート電極の材料として金属の代わりに多結晶シリコンが採用されてきている。また電気的特性を改善する観点から、ゲート絶縁膜の材料として高誘電率の材料が採用されるが、当該材料は必ずしも酸化物には限定されない。

従って「ＭＯＳ」という用語は必ずしも金属／酸化物／半導体の積層構造のみに限定されて採用されているわけではなく、本明細書でもそのような限定を前提としない。即ち、技術常識に鑑みて、ここでは「ＭＯＳ」とはその語源に起因した略語としてのみならず、広く導電体／絶縁体／半導体の積層構造をも含む意義を有する。

ＭＯＳトランジスタＴｒ２，Ｔｒ３は、相互に対応するコンデンサＣ１，Ｃ２とダイオードＤ１０，Ｄ１１とを一つずつ含む対に対応して設けられ、当該対に並列に接続される。より具体的には、ＭＯＳトランジスタＴｒ２はコンデンサＣ１とダイオードＤ１０とを含む対に並列に接続され、ＭＯＳトランジスタＴｒ３はコンデンサＣ２とダイオードＤ１１とを含む対に並列に接続されている。

コンデンサＣ１，Ｃ２は上側スイッチ部Ｓ１，Ｓ３，Ｓ５のいずれかが導通することによって出力端Ｐ３側を正にして充電される。そのため放電電流はダイオードＤ１０によって阻止され、コンデンサＣ１の両端がＭＯＳトランジスタＴｒ２を介して短絡することを防ぐことができる。同じくダイオードＤ１１によってコンデンサＣ２の両端がＭＯＳトランジスタＴｒ３を介して短絡することを防ぐことができる。なお、ダイオードＤ１０，Ｄ１１はコンデンサＣ１，Ｃ２の短絡を防止する用途に用いられるので、大きい電流容量を必要としない。

環流ダイオードＤ２０は入力端Ｐ２側にアノードを、入力端Ｐ１側にカソードをそれぞれ呈し、ＭＯＳトランジスタＴｒ２，Ｔｒ３の一組に並列に接続されている。入力端Ｐ２から出力端Ｐ３への環流ダイオードＤ２０を介した経路に設けられるダイオードの数は、入力端Ｐ２から出力端Ｐ３への寄生ダイオードＤ２，Ｄ３を介した経路に設けられるダイオードの数よりも少ない。言い換えるならば、環流ダイオードＤ２０の順方向電圧は寄生ダイオードＤ２，Ｄ３の順方向電圧の和よりも小さい。これによって、例えばモータＭ１の逆起電力に起因して入力端Ｐ２から出力端Ｐ３を経由してモータＭ１へと電流が流れる場合に、当該電流は寄生ダイオードＤ２，Ｄ３を避けて環流ダイオードＤ２０を順方向に流れる。

また環流ダイオードＤ２０はＭＯＳトランジスタＴｒ２，ｒ３に寄生する寄生ダイオードＤ２，Ｄ３とは異なって、独立して取り付けることができる。よって、寄生ダイオードＤ２，Ｄ３のリカバリ特性より優れたリカバリ特性を有する環流ダイオードＤ２０を採用できる。従って、電流が寄生ダイオードＤ２，Ｄ３を流れる場合に比べてリカバリ電流を低減することができる。

下側スイッチ部Ｓ４は寄生ダイオードＤ５，Ｄ６を有するＭＯＳトランジスタＴｒ５，Ｔｒ６と、コンデンサＣ３，Ｃ４と、ダイオードＤ１２，Ｄ１３と、環流ダイオードＤ２１とを備えている。下側スイッチ部Ｓ６は寄生ダイオードＤ８，Ｄ９を有するＭＯＳトランジスタＴｒ８，Ｔｒ９と、コンデンサＣ５，Ｃ６と、ダイオードＤ１４，Ｄ１５と、環流ダイオードＤ２２とを備えている。下側スイッチ部Ｓ４，Ｓ６の構成は下側スイッチ部Ｓ２と同様の構成であるので詳細な説明を省略する。

上側スイッチ部Ｓ１はスイッチング素子の一例たる絶縁ゲートバイポーラトランジスタ（以下、単にトランジスタと呼ぶ）Ｔｒ１と、環流ダイオードＤ１とを備えている。環流ダイオードＤ１は入力端Ｐ２側にアノードを、入力端Ｐ１側にカソードをそれぞれ呈し、トランジスタＴｒ１に並列に接続されている。なお環流ダイオードＤ１は独立して取り付けることができるので、リカバリ特性に優れたトランジスタを採用できる。

上側スイッチ部Ｓ３はトランジスタＴｒ４と、環流ダイオードＤ４とを備え、上側スイッチ部Ｓ５はトランジスタＴｒ７と、環流ダイオードＤ７とを備えている。上側スイッチ部Ｓ３，Ｓ５の構成は上側スイッチ部Ｓ１と同様であるので詳細な説明を省略する。

次に、上述したインバータにおけるインバータ制御方法について説明する。以下、簡単のために、本インバータにおけるインバータ制御方法を図２に示すインバータを用いて説明する。図２は単相インバータの概念的な構成の一例を示す構成図である。図１に示すインバータと比較して、上側スイッチ部Ｓ５と下側スイッチ部Ｓ６を備えていない。また図２においては、モータＭ１がそのインダクタンス成分Ｌ１と抵抗成分Ｒ１との直列回路で示されている。

このような単相インバータにおいては、上側スイッチ部Ｓ１と下側スイッチ部Ｓ２とが相補的に導通し、上側スイッチ部Ｓ３と下側スイッチ部Ｓ４とが相補に導通し、上側スイッチ部Ｓ１，Ｓ３が相補的に導通する。但し、上側スイッチ部Ｓ１，Ｓ３と下側スイッチ部Ｓ２，Ｓ４の導通／非導通を切り替えるときに、上側スイッチ部Ｓ１と下側スイッチ部Ｓ２とが、上側スイッチ部Ｓ３と下側スイッチ部Ｓ４とが、それぞれ同時に非導通となるデッドタイムが設けられてもよい。

また、上述したように例えば上側スイッチ部Ｓ１，Ｓ３をそれぞれ導通させることで、コンデンサＣ１〜Ｃ４が充電される。これによって、コンデンサＣ１〜Ｃ４の各々には入力端Ｐ１，Ｐ２の間の直流電圧Ｖｃｃを分圧して充電される。例えばコンデンサＣ１，Ｃ２が相互に等しければ、これらのコンデンサにはいずれも直流電圧Ｖｃｃの半値Ｖｃｃ／２が充電される。コンデンサＣ３，Ｃ４についても同様である。以下では簡単のため、各々のレグで直列接続されたコンデンサの静電容量は相互に等しいとして説明する。

図３は、トランジスタＴｒ１の動作波形と、ＭＯＳトランジスタＴｒ２，Ｔｒ３の動作波形と、入力端Ｐ２と出力端Ｐ３との間の電圧と、トランジスタＴｒ４の動作波形と、ＭＯＳトランジスタＴｒ５，Ｔｒ６の動作波形と、入力端Ｐ２と出力端Ｐ４との間の電圧との一例を示す図である。図３においては、ＭＯＳトランジスタＴｒ３，Ｔｒ６の動作波形が一点鎖線で示されている。

例えばモード１（時刻ｔ１までの期間）においては、トランジスタＴｒ１が導通状態、ＭＯＳトランジスタＴｒ２，Ｔｒ３が非導通状態、トランジスタＴｒ４が非導通状態、ＭＯＳトランジスタＴｒ５，Ｔｒ６が導通状態である。このとき、入力端Ｐ１からトランジスタＴｒ１、モータＭ１、ＭＯＳトランジスタＴｒ５，Ｔｒ６を介して入力端Ｐ２へと電流が流れる。

トランジスタＴｒ１が導通状態、ＭＯＳトランジスタＴｒ２，Ｔｒ３が非導通状態であるので、入力端Ｐ２と出力端Ｐ３との間の電圧は直流電圧Ｖｃｃと一致し（図３では２５０Ｖ程度である場合を例示）、ＭＯＳトランジスタＴｒ２，Ｔｒ３の一組には入力端Ｐ１，Ｐ２の間の直流電圧Ｖｃｃが印加される。他方、入力端Ｐ２と出力端Ｐ３との間にはダイオードＤ１０，Ｄ１１が直列に接続されており、これらは入力端Ｐ２と出力端Ｐ３との間に印加される電圧に対して順方向に配置されている。よって入力端Ｐ２と出力端Ｐ３との間の電圧は、ダイオードＤ１０とコンデンサＣ１との直列接続と、ダイオードＤ１１とコンデンサＣ２との直列接続とによって、コンデンサＣ１，Ｃ２の静電容量の逆比で分圧する。ここでは上述のようにこれらのコンデンサの静電容量は相互に等しい場合を例に採るので、コンデンサＣ１とダイオードＤ１０との直列接続と、コンデンサＣ２とダイオードＤ１１との直列接続にはいずれも電圧Ｖｃｃ／２が印加される。ＭＯＳトランジスタＴｒ２，Ｔｒ３は非導通であるので、これらの直列接続同士の接続点Ａの電位は上記分圧のみで決定され、Ｖｃｃ／２となる。よってＭＯＳトランジスタＴｒ２，Ｔｒ３の各々の両端電圧は直流電圧Ｖｃｃの半値となる。

ＭＯＳトランジスタＴｒ５，Ｔｒ６は導通状態であるので、その各々の両端電圧はほぼゼロである。従って、図３では入力端Ｐ２と出力端Ｐ４との間の電圧もほぼゼロとして示されている。実際にはＭＯＳトランジスタにおいて電圧降下を生じるが、本実施の形態の説明では簡単のために、導通したＭＯＳトランジスタ及び導通したダイオードにおける電圧降下は無視する。

なおモード１においては、コンデンサＣ３，Ｃ４はそれぞれダイオードＤ１２，Ｄ１３によって放電を阻害されるので、ＭＯＳトランジスタＴｒ５，Ｔｒ６の両端電圧がゼロであっても、コンデンサＣ３，Ｃ４の各々の両端電圧Ｖｃ３，Ｖｃ４は直流電圧Ｖｃｃの半値を維持する。

次に、モード２（時刻ｔ１〜時刻ｔ２の期間）において、トランジスタＴｒ１を非導通とする。これによりインバータの動作は環流モードとなり、モータＭ１に流れる電流は、ＭＯＳトランジスタＴｒ５，Ｔｒ６を介して環流ダイオードＤ２０に流れる。寄生ダイオードＤ２，Ｄ３を電流が流れないのは既述したとおりである。ＭＯＳトランジスタＴｒ２，Ｔｒ３の一組に並列に接続された環流ダイオードＤ２０が導通しているので、ＭＯＳトランジスタＴｒ２，Ｔｒ３の一組の両端電圧はほぼゼロである。よって図３において入力端Ｐ２と出力端Ｐ３との間の電圧もほぼゼロで示されている。なお、ダイオードＤ１０，Ｄ１１はコンデンサＣ１，Ｃ２の放電を阻害するため、コンデンサＣ１，Ｃ２のそれぞれの両端電圧Ｖｃ１，Ｖｃ２は直流電圧Ｖｃｃの半値を維持する。

その後、再びモード１に戻る場合には、順方向電流が流れていた環流ダイオードＤ２０に対して逆方向電圧が印加されてリカバリ電流が流れるものの、ＭＯＳトランジスタＴｒ２，Ｔｒ３に寄生するダイオードＤ２，Ｄ３と比較するとリカバリ電流は小さい。

さて、モード２の後に、ＭＯＳトランジスタＴｒ２，Ｔｒ３、トランジスタＴｒ４のみを導通させ、モータＭ１に逆方向の電流を流す場合を考察する。ＭＯＳトランジスタＴｒ５，Ｔｒ６を同時に非導通とする制御は、上述のように困難であるから、ＭＯＳトランジスタＴｒ５，Ｔｒ６の一方に直流電圧Ｖｃｃが印加されることを回避するためには、トランジスタＴｒ４を導通させる前に、ＭＯＳトランジスタＴｒ５，Ｔｒ６を非導通にする必要がある。以下、下側スイッチ部Ｓ４を遮断するときにＭＯＳトランジスタＴｒ５の方がＭＯＳトランジスタＴｒ６よりも先に非導通となる場合について例示する。

モード３（時刻ｔ２〜時刻ｔ３の期間）において、例えばＭＯＳトランジスタＴｒ３を導通させ、例えばＭＯＳトランジスタＴｒ６を非導通とする。このとき、環流ダイオードＤ２０、モータＭ１、ＭＯＳトランジスタＴｒ５を流れる電流は、ダイオードＤ１３、コンデンサＣ４を流れる。

モード１乃至３では、ＭＯＳトランジスタＴｒ５が導通しているため、入力端Ｐ２と出力端Ｐ４との間の電圧は、ＭＯＳトランジスタＴｒ６の両端電圧と一致する。モード３に移行した直後においては、ＭＯＳトランジスタＴｒ６の両端電圧は直流電圧Ｖｃｃの半値である。よって図３において入力端Ｐ２と出力端Ｐ４との間の電圧も直流電圧Ｖｃｃの半値Ｖｃｃ／２を採ることが示されている。ここでは約１２５Ｖとなることが例示されている。

そして、コンデンサＣ４に電流が流れ続けることで、両端電圧Ｖｃ４はコンデンサＣ４の静電容量、モータＭ１のインダクタンス成分、抵抗成分に基づいた所定の時定数で増大する。このようにしてコンデンサＣ４を充電する電流の流れる向きは、ダイオードＤ１３の順方向であるので、入力端Ｐ２と出力端Ｐ４との間の電圧はコンデンサＣ４の両端電圧Ｖｃ４と一致する。よって、入力端Ｐ２と出力端Ｐ４の間の電圧は、モード３に移行してから時間の経過と共に増大するが、図３においてはその増大量が小さく、見かけ上増加していない場合が例示されている。

上記のようにＭＯＳトランジスタＴｒ６の両端電圧は、モード３において直流電圧Ｖｃｃの半値から増大するものの、上記時定数及びモード３の期間を調整することで、モード３の期間の全体に渡ってＭＯＳトランジスタＴｒ６に印加される電圧を所望の値以下とすることができる。

次にモード４（時刻ｔ３〜時刻ｔ４の期間）において、ＭＯＳトランジスタＴｒ２を導通させ、ＭＯＳトランジスタＴｒ５も非導通とする。このとき、コンデンサＣ３の両端電圧Ｖｃ３は直流電圧Ｖｃｃの半値であり、コンデンサＣ４の両端電圧Ｖｃ４は直流電圧Ｖｃｃの半値をわずかに超える。直流電圧Ｖｃ３と直流電圧Ｖｃ４の和は直流電圧Ｖｃｃを超えるので、モータＭ１を流れていた電流は環流ダイオードＤ４を流れる。

ＭＯＳトランジスタＴｒ５，Ｔｒ６が非導通状態であるので、ＭＯＳトランジスタＴｒ５，Ｔｒ６の一組の両端電圧は入力端Ｐ２と出力端Ｐ４との間の電圧と一致する。また環流ダイオードＤ４が導通するので、入力端Ｐ２と出力端Ｐ４との間には直流電圧Ｖｃｃが印加される。従って、ＭＯＳトランジスタＴｒ５，Ｔｒ６の各々には直流電圧Ｖｃｃの半値が印加される。

次に、モード５（時刻ｔ４以降の期間）においてトランジスタＴｒ４を導通させる。このとき、トランジスタＴｒ４、モータＭ１、ＭＯＳトランジスタＴｒ２，Ｔｒ３を介して電流が流れる。

ＭＯＳトランジスタＴｒ２，Ｔｒ３は導通状態であるので、その各々の両端電圧はほぼ０である。トランジスタＴｒ４が導通状態、ＭＯＳトランジスタＴｒ５，Ｔｒ６は非導通であるので、ＭＯＳトランジスタＴｒ５，Ｔｒ６の一組には直流電圧Ｖｃｃが印加される。よって、ＭＯＳトランジスタＴｒ５，Ｔｒ６の各々には直流電圧Ｖｃｃの半値が印加される。

以上のように、リカバリ電流を低減しつつも、ＭＯＳトランジスタＴｒ２，Ｔｒ３の導通／非導通の切り替えタイミング及びＭＯＳトランジスタＴｒ５，Ｔｒ６の導通／非導通の切り替えタイミングが異なっていた場合に、ＭＯＳトランジスタＴｒ２，Ｔｒ３，Ｔｒ５，Ｔｒ６の各々に印加される電圧を低減することができる。よって、ＭＯＳトランジスタＴｒ２，Ｔｒ３，Ｔｒ５，Ｔｒ６として、トランジスタＴｒ１，Ｔｒ４よりも素子耐圧の低いＭＯＳトランジスタを採用できる。

また下側スイッチ部に含まれるスイッチング素子としてＭＯＳトランジスタを採用している。ＭＯＳトランジスタの導通損失は例えば絶縁ゲートバイポーラトランジスタに比べて小さいので、効率のよいインバータを得ることができる。しかも、ＭＯＳトランジスタは、例えば素子耐圧を半分にした場合、その導通損失は半分を下回る。ＭＯＳトランジスタＴｒ２，Ｔｒ３，Ｔｒ５，Ｔｒ６の素子耐圧を直流電圧Ｖｃｃの半分に近い値とすることで、下側スイッチ部Ｓ２，Ｓ４で生じる導通損失を効率的に低減することができる。またＭＯＳトランジスタは素子耐圧の低下に伴って寄生ダイオードのリカバリ特性が劣化するものの、本実施の形態では電流は寄生ダイオードを避けて環流ダイオードを通るので、リカバリ電流の増大を招かない。

なお、リカバリ電流の低減という観点では、図１に示す三相インバータを採用した場合の方が効果は高い。なぜなら、三相インバータでは、デッドタイムを介したスイッチングの前後で、上側スイッチ部及び下側スイッチ部の導通／非導通が変化しないレグが存在するスイッチングパターンが採用されるからである。この場合、当該上側スイッチ部及び下側スイッチ部の何れかにリカバリ電流が生じる。

なお、コンデンサＣ１〜Ｃ４はＭＯＳトランジスタＴｒ２，Ｔｒ３，Ｔｒ５，Ｔｒ６に印加される電圧を限定する用途に用いられているので、大きい静電容量を必要としない。但し、例えばコンデンサＣ４の静電容量が大きければ、モード３で説明した時定数が大きくなるので、ＭＯＳトランジスタＴｒ６の両端電圧の増大を抑制できる。

また、下側スイッチ部Ｓ２，Ｓ４において、それぞれＭＯＳトランジスタＴｒ３，Ｔｒ６からその導通／非導通を切り替えているが、ＭＯＳトランジスタＴｒ２，Ｔｒ５から切り替えてもよい。

なお、ダイオードＤ１０〜Ｄ１５は必須の要件ではない。ダイオードＤ１０〜Ｄ１５が設けられていない態様であっても、ＭＯＳトランジスタＴｒ２，Ｔｒ３，Ｔｒ５，Ｔｒ６の両端電圧を低減できる。以下、図２に示すインバータにおいてダイオードＤ１０〜Ｄ１３を取り除いたインバータについて、図３に示す動作との相違点を中心に説明する。

モード１，２においては、ＭＯＳトランジスタＴｒ５，Ｔｒ６が導通状態であるので、コンデンサＣ３，Ｃ４はＭＯＳトランジスタＴｒ５，Ｔｒ６を介して放電する。よって、モード３においてトランジスタＴｒ６を非導通に切り替えた場合に、その直後のコンデンサＣ４の両端電圧Ｖｃ４は直流電圧Ｖｃｃの半値よりも低い。更に言えば、ＭＯＳトランジスタＴｒ５，Ｔｒ６の導通抵抗は小さいので、モード１，２における放電によってコンデンサＣ４の両端電圧Ｖｃ４は急激に低下し、モード３における両端電圧Ｖｃ４の初期値は非常に小さい。

よって、コンデンサＣ４と並列に接続されたＭＯＳトランジスタＴｒ６に印加される電圧を更に低減できる。

しかしながら、インバータの効率という観点ではダイオードＤ１０〜Ｄ１５が設けられていた態様の方が望ましい。以下、その理由を説明する。モード４に切り替わったときに、コンデンサＣ３，Ｃ４の両端電圧Ｖｃ３，Ｖｃ４の和が直流電圧Ｖｃｃを下回っていればモータＭ１を流れる電流は環流ダイオードＤ１４ではなくコンデンサＣ３，Ｃ４を流れる。ダイオードＤ１２，Ｄ１３が設けられていない場合は、モード３においてコンデンサＣ３は放電する。コンデンサＣ４は充電されるもののモード３における初期値が小さい。よって、モード４に移行した時点で両端電圧Ｖｃ３，Ｖｃ４の和は直流電圧Ｖｃｃを下回る。従って、モード４において、モータＭ１を流れる電流が入力端Ｐ１，Ｐ２側に回生しないので、インバータの効率を低下させる。

一方、ダイオードＤ１０〜Ｄ１５が設けられていれば、上述したように、モード４においてモータＭ１を流れる電流は入力端Ｐ１，Ｐ２側に回生するので、このようなインバータの効率の低下を抑制することができる。

また、図１，２においては、下側スイッチ部Ｓ２は、スイッチング素子（ＭＯＳトランジスタ）と、これと並列接続される、コンデンサとダイオードとの直列接続とを有する部分の２つを備えていた。しかしこれに限らず、当該部分を３つ以上備えていてもよい。下側スイッチ部Ｓ４，Ｓ６についても同様である。

図４は当該部分のＮ個を有する下側スイッチ部Ｓ４の概念的な構成の一例を示している。下側スイッチ部Ｓ４は、ＭＯＳトランジスタＴｒ４０と、これと並列に接続される、コンデンサＣ４０とダイオードＤ４０との直列接続とを有する部分のＮ個と、環流ダイオードＤ４２のＭ個（但しＭ＜Ｎ）とを備えている。コンデンサＣ４０とダイオードＤ４０とＭＯＳトランジスタＴｒ４０との接続関係は、コンデンサＣ３とダイオードＤ１２とＭＯＳトランジスタＴｒ５との接続関係と同一である。Ｍ個の環流ダイオードＤ４２は環流ダイオードＤ２１に相当する。

このような場合であっても、環流ダイオードＤ４２の数ＭはＭＯＳトランジスタＴｒ４０（寄生ダイオードＤ４１）の数Ｎよりも少ないので、入力端Ｐ２から出力端Ｐ４へと流れる電流は寄生ダイオードＤ４１を避けて環流ダイオードＤ４２を通る。よって、リカバリ電流を低減できる。

またＮ個のＭＯＳトランジスタＴｒ４０のうちの第１のＭＯＳトランジスタＴｒ４０のみを非導通とした場合、第１のＭＯＳトランジスタＴｒ４０以外のＭＯＳトランジスタＴｒ４０と、第１のＭＯＳトランジスタＴｒ４０に対応するコンデンサＣ４０とダイオードＤ４０の直列接続とに電流が流れる（図４における実線矢印参照）。よって、第１のＭＯＳトランジスタＴｒ４０の切り換え直後では、第１のＭＯＳトランジスタＴｒ４０に印加される電圧と、自身に対応するコンデンサＣ４０の両端電圧とは等しい。

続いて、第２のＭＯＳトランジスタＴｒ４０を非導通とした場合には、第１及び第２のＭＯＳトランジスタＴｒ４０を除くＭＯＳトランジスタＴｒ４０と、第１及び第２のＭＯＳトランジスタＴｒ４０のそれぞれに対応する一対のコンデンサＣ４０及びダイオードＤ４０と、に電流が流れる（図４における破線矢印参照）。よって、初期的には第２のＭＯＳトランジスタＴｒ４０に印加される電圧と、自身に対応するコンデンサＣ４０の両端電圧とは等しい。同様にして、他のＭＯＳトランジスタＴｒ４０を順次に非導通としたとしても、初期的にはその各々に印加される電圧は対応するコンデンサＣ４０の両端電圧に等しい。

複数のコンデンサＣ４０は入力端Ｐ１，Ｐ２の間の直流電圧Ｖｃｃを分圧するので、ＭＯＳトランジスタＴｒ４０の各々に印加される電圧を低減することができる。

なお、非導通としたＭＯＳトランジスタＴｒ４０に対応するコンデンサＣ４０に電流が流れる続けることで、当該コンデンサＣ４０の両端電圧が増大するが、コンデンサＣ４０の静電容量やモータのインダクタンス成分、抵抗成分によって定まる時定数と、複数のＭＯＳトランジスタＴｒ４０のスイッチング間隔を調整することで、ＭＯＳトランジスタＴｒ４０の各々に印加される電圧を所望の値にできる。

図２を再び参照して、インバータには、コンデンサＣ１〜Ｃ４（図１においてはコンデンサＣ１〜Ｃ６）を充放電させて、その両端電圧をバランスさせるバランス部が設けられていることが望ましい。図５は単相インバータの概念的な構成の他の一例を示す図である。図２に示す単相インバータと比較して、バランス部の一例たる分圧抵抗ＢＲ１〜ＢＲ４を更に備えている。分圧抵抗ＢＲ１，ＢＲ２は相互に直列に接続されている。分圧抵抗ＢＲ１，ＢＲ２はそれぞれコンデンサＣ１，Ｃ２と並列に接続されている。分圧抵抗ＢＲ３，ＢＲ４は相互に直列に接続されている。分圧抵抗ＢＲ３，ＢＲ４はそれぞれコンデンサＣ３，Ｃ４と相互に直列に接続されている。

これによって、例えばモード３にてコンデンサＣ４の両端電圧が増大したとしても、例えばモード４，５においてコンデンサＣ３，Ｃ４の両端電圧をバランスさせることができる。また、モード１，２においてコンデンサＣ３，Ｃ４は分圧抵抗ＢＲ３，ＢＲ４を介して放電するので、モード３の直後においてコンデンサＣ４の両端電圧を低減できる。また、モード３におけるコンデンサＣ４の両端電圧の増大を抑制することができる。よって、ＭＯＳトランジスタＴｒ６に印加される電圧を更に低減できる。従って、ＭＯＳトランジスタの素子耐圧を直流電圧Ｖｃｃの半値に近づけやすい。

なお、分圧抵抗ＢＲ１，ＢＲ２を直接に結ぶラインと、分圧抵抗ＢＲ３，ＢＲ４を直接に結ぶラインとを切り離しても構わない。

なお、上述した内容では上側スイッチ部Ｓ１，Ｓ３，Ｓ５が一つのスイッチング素子を備え、下側スイッチ部Ｓ２，Ｓ４，Ｓ６がスイッチング素子とこれと並列接続される一対のダイオード及びコンデンサとを有する部分の複数を備えていた。しかしこれに限らず、上側スイッチ部Ｓ１，Ｓ３，Ｓ５がスイッチング素子とこれと並列接続される一対のダイオード及びコンデンサを有する部分の複数を備え、下側スイッチ部Ｓ２，Ｓ４，Ｓ６が一つのスイッチング素子を備えていてもよい。図６はかかるインバータの概念的な構成の一例を示している。本インバータは、図１に示すインバータにおいて、上側スイッチ部Ｓ１，Ｓ３，Ｓ５の内部構成と、下側スイッチ部Ｓ２，Ｓ４，Ｓ６の内部構成を入れ替えたものと同一である。

また上側スイッチ部Ｓ１，Ｓ３，Ｓ５及び下側スイッチＳ２，Ｓ４，Ｓ６のいずれもが、スイッチング素子とこれと並列接続される一対のコンデンサ及びダイオードとを有する部分の複数を備えていてもよい。図７はかかるインバータの概念的な構成の一例を示している。なお、図７においてはインバータに接続される負荷を省略している。本インバータが有する上側スイッチ部Ｓ１，Ｓ３，Ｓ５及び下側スイッチ部Ｓ２，Ｓ４，Ｓ６のいずれもが図１に示す下側スイッチ部Ｓ２，Ｓ４，Ｓ６と同様の構成を有している。

上側スイッチ部及び下側スイッチ部の少なくとも何れか一方が上記部分の複数を備える場合、その部分が有するスイッチング素子の導通／非導通の切り換えタイミングが異なっていたとしても、当該スイッチング素子に印加される電圧を低減することができる。このときリカバリ電流も抑制できる。

そして、上側スイッチ部及び下側スイッチ部の両方が上記部分の複数を備えている場合であれば、上側スイッチ部及び下側スイッチ部の両方においてその導通損失を低減できる。

実施の形態に係るインバータの概念的な構成の一例を示す図である。 単相インバータの概念的な構成の一例を示す図である。 スイッチング動作を示す図である。 下側スイッチ部の概念的な構成の一例を示す図である。 実施の形態に係るインバータの概念的な他の一例を示す図である。 実施の形態に係るインバータの概念的な他の一例を示す図である。 実施の形態に係るインバータの概念的な他の一例を示す図である。

符号の説明

Ｂｒ１〜ＢＲ４ 分圧抵抗
Ｃ１〜Ｃ６ コンデンサ
Ｄ２，Ｄ３，Ｄ５，Ｄ６，Ｄ８，Ｄ９ 寄生ダイオード
Ｄ１０〜Ｄ１５ ダイオード
Ｄ２０〜Ｄ２２ 環流ダイオード
Ｐ１，Ｐ２ 入力端
Ｐ３〜Ｐ５ 出力端
Ｓ１，Ｓ３，Ｓ５ 上側スイッチ部
Ｓ２，Ｓ４，Ｓ６ 下側スイッチ部
Ｔｒ１，Ｔｒ４，Ｔｒ７ トランジスタ
Ｔｒ２，Ｔｒ３，Ｔｒ５，Ｔｒ６，Ｔｒ８，Ｔｒ９ ＭＯＳトランジスタ

Claims (7)

1. 第１電位が与えられる第１入力端（Ｐ１）と、
   前記第１電位よりも低い第２電位が与えられる第２入力端（Ｐ２）と、
   複数の出力端（Ｐ３〜Ｐ５）と、
   前記第１入力端と前記複数の出力端の各々との間に設けられた複数の上側スイッチ部（Ｓ１，Ｓ３，Ｓ５）と、
   前記第２入力端と前記複数の出力端の各々との間に設けられた複数の下側スイッチ部（Ｓ２，Ｓ４，Ｓ６）と
   を備え、
   前記上側スイッチ部及び前記下側スイッチ部の少なくとも何れか一方は、
   相互に直列に接続される複数のコンデンサ（Ｃ１〜Ｃ６）と、
   前記第２入力端側にアノードを、前記第１入力端側にカソードをそれぞれ呈する寄生ダイオード（Ｄ２，Ｄ３，Ｄ５，Ｄ６，Ｄ８，Ｄ９）を有し、前記複数のコンデンサに対応して設けられ、対応する前記複数のコンデンサに並列に接続される複数のスイッチング素子（Ｔｒ２，Ｔｒ３，Ｔｒ５，Ｔｒ６，Ｔｒ８，Ｔｒ９）と、
   前記複数のスイッチング素子の一組に対して並列に接続され、前記第２入力端側にアノードを、前記第１入力端側にカソードをそれぞれ呈し、前記複数の寄生ダイオードの数を超えない少なくとも１つ以上の環流ダイオード（Ｄ２０〜Ｄ２２）と
   を有する、インバータ。
2. 前記複数のコンデンサの各々に対応して設けられ、各々が前記複数のコンデンサのうちで対応するものと、前記第１入力端側にアノードを、前記第２入力端側にカソードをそれぞれ向けて直列に接続される複数のダイオード（Ｄ１０〜Ｄ１６）
   を更に備える、請求項１に記載のインバータ。
3. 前記複数のスイッチング素子（Ｔｒ２，Ｔｒ３，Ｔｒ５，Ｔｒ６，Ｔｒ８，Ｔｒ９）はＭＯＳ電界効果トランジスタである、請求項１又は２に記載のインバータ。
4. 前記複数のコンデンサ（Ｃ１〜Ｃ４）を充放電させて前記複数のコンデンサの各々の両端電圧を相互にバランスさせるバランス部（ＢＲ１〜ＢＲ４）を更に備える、請求項１乃至３の何れか一つに記載のインバータ。
5. 前記上側スイッチ部（Ｓ１，Ｓ３，Ｓ５）及び前記下側スイッチ部（Ｓ２，Ｓ４，Ｓ６）の何れか一方のみが前記複数のスイッチング素子（Ｔｒ２，Ｔｒ３，Ｔｒ５，Ｔｒ６，Ｔｒ８，Ｔｒ９）を有し、
   他方は、一つの第２のスイッチング素子（Ｔｒ１，Ｔｒ４，Ｔｒ７）を有し、
   前記複数のスイッチング素子の各々は前記第２のスイッチング素子の耐圧よりも低い耐圧を有する、請求項１乃至４の何れか一つにインバータ。
6. 第１電位が与えられる第１入力端（Ｐ１）と、
   前記第１電位よりも低い第２電位が与えられる第２入力端（Ｐ２）と、
   複数の出力端（Ｐ３〜Ｐ５）と、
   前記第１入力端と前記複数の出力端の各々との間に設けられた複数の上側スイッチ部（Ｓ１，Ｓ３，Ｓ５）と、
   前記第２入力端と前記複数の出力端の各々との間に設けられた複数の下側スイッチ部（Ｓ２，Ｓ４，Ｓ６）と
   を備え、
   前記上側スイッチ部及び前記下側スイッチ部の少なくとも何れか一方は、
   相互に直列に接続される複数のコンデンサ（Ｃ１〜Ｃ６）と、
   前記第２入力端側にアノードを、前記第１入力端側にカソードをそれぞれ呈する寄生ダイオード（Ｄ２，Ｄ３，Ｄ５，Ｄ６，Ｄ８，Ｄ９）を有し、前記複数のコンデンサに対応して設けられ、対応する前記複数のコンデンサに並列に接続される複数のスイッチング素子（Ｔｒ２，Ｔｒ３，Ｔｒ５，Ｔｒ６，Ｔｒ８，Ｔｒ９）と、
   前記複数のスイッチング素子の一組に対して並列に接続され、前記第２入力端側にアノードを、前記第１入力端側にカソードをそれぞれ呈し、前記複数の寄生ダイオードの数を超えない少なくとも１つ以上の環流ダイオード（Ｄ２０〜Ｄ２２）と
   を有する、インバータにおけるインバータ制御方法であって、
   前記上側スイッチ部及び前記下側スイッチ部の少なくとも何れか一方が有する前記複数のスイッチング素子を相互に異なるタイミングで切り替える、インバータ制御方法。
7. 前記上側スイッチ部及び前記下側スイッチ部の少なくとも何れか一方が有する前記複数のスイッチング素子の全てを非導通に切り替えた後に、他方を導通させる、請求項６に記載のインバータ制御方法。

Images