JP2010028151A - ラジオデータ変調信号生成装置及び送信装置 - Google Patents
ラジオデータ変調信号生成装置及び送信装置 Download PDFInfo
- Publication number
- JP2010028151A JP2010028151A JP2006265451A JP2006265451A JP2010028151A JP 2010028151 A JP2010028151 A JP 2010028151A JP 2006265451 A JP2006265451 A JP 2006265451A JP 2006265451 A JP2006265451 A JP 2006265451A JP 2010028151 A JP2010028151 A JP 2010028151A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- transition detection
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/44—Arrangements characterised by circuits or components specially adapted for broadcast
- H04H20/46—Arrangements characterised by circuits or components specially adapted for broadcast specially adapted for broadcast systems covered by groups H04H20/53-H04H20/95
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H2201/00—Aspects of broadcast communication
- H04H2201/10—Aspects of broadcast communication characterised by the type of broadcast system
- H04H2201/13—Aspects of broadcast communication characterised by the type of broadcast system radio data system/radio broadcast data system [RDS/RBDS]
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Abstract
【課題】回路規模の増大及びコストの増大を抑制しつつ、データ放送システムにおいて低ビットエラーレートを実現するラジオデータ変調信号生成装置を提供する。
【解決手段】本発明の一実施形態に係るラジオデータ変調信号生成装置5は、二位相偏移変調信号Srcでデータ副搬送波を変調したラジオデータ変調信号Srmを生成する装置であって、二位相偏移変調信号Srcの遷移を検出する遷移検出回路50と、ラジオデータ変調信号Srmの1/2ビットごとの波形に相当するディジタル波形データを少なくとも2つ記憶し、遷移検出回路50からの遷移検出信号Srlh〜Srllに基づいて対応するディジタル波形データからラジオデータ変調信号Srmを生成する生成回路60とを備える。
【選択図】図1
【解決手段】本発明の一実施形態に係るラジオデータ変調信号生成装置5は、二位相偏移変調信号Srcでデータ副搬送波を変調したラジオデータ変調信号Srmを生成する装置であって、二位相偏移変調信号Srcの遷移を検出する遷移検出回路50と、ラジオデータ変調信号Srmの1/2ビットごとの波形に相当するディジタル波形データを少なくとも2つ記憶し、遷移検出回路50からの遷移検出信号Srlh〜Srllに基づいて対応するディジタル波形データからラジオデータ変調信号Srmを生成する生成回路60とを備える。
【選択図】図1
Description
本発明は、ラジオデータ変調信号生成装置及びこのラジオデータ変調信号生成装置を備えた送信装置に関するものである。
音声信号に、音楽の曲名・作曲作詞者名・演奏者名等の文字データ等を多重して放送するデータ放送システムとして、欧州におけるRDS(Radio Data System)や米国におけるRBDS(Radio Broadcast Data System)などが知られている。
非特許文献1には、RDSに用いられるRDS送信回路のブロック図が記載されている。このRDS送信回路は、ステレオ音声信号を多重した多重化音声信号を生成する音声周波数変調器と、二位相偏移変調信号でラジオデータ副搬送波を変調した信号を生成するラジオデータ変調信号生成回路と、これらの多重化音声信号とラジオデータ変調信号とを加算する加算器と、加算器からの出力信号を送信するVHF/FM送信器とを備える。
ラジオデータ変調信号生成回路は、ラジオデータ発生器からのラジオデータをディファレンシャルエンコーダにより差動符号化し、この符号化されたラジオデータをバイフェーズシンボルジェネレータにより二位相偏移変調(Binary Phase Shift Keying)した後に最小のビットエラーレートを得る為、最適なcos(πftd/4)の特性を持つシェーピングフィルタ処理を行う。さらに、ラジオデータ変調信号生成回路は、このフィルタリングされた信号でステレオパイロット信号(19kHz)を3逓倍したラジオデータ副搬送波(57kHz)を変調してラジオデータ変調信号を生成する。なお、57kHz信号発生器からの57kHz副搬送波はステレオパイロット信号19kHzに同期しており、ラジオデータ発生器からのラジオデータは57kHz副搬送波を48分周した1187.5Hzビットレートクロックに同期している。
Specification ofthe radio data system (RDS) for VHF/FM sound broadcasting in the frequencyrange from 87,5 to 108,0 MHz (EN50067)、European Committee for Electrotechnical Standardization (CENELEC)、1998年4月、Page 4、Figure 1
Specification ofthe radio data system (RDS) for VHF/FM sound broadcasting in the frequencyrange from 87,5 to 108,0 MHz (EN50067)、European Committee for Electrotechnical Standardization (CENELEC)、1998年4月、Page 4、Figure 1
しかしながら、非特許文献1に記載のバイフェーズシンボルジェネレータにおけるシェーピングフィルタcos(πftd/4)機能をチェビシェフ型フィルタといったアナログフィルタ回路により実現する場合、周波数特性及び位相特性の相違や回路素子の温度変動や個体ばらつきなどに起因してラジオデータ送受信における変調ラジオ信号が不安定になり易い。そのため、RDS送受信システムにおいて低ビットエラーレートを得ることが困難である。
一方、シェーピングフィルタcos(πftd/4)機能をDSP(ディジタル信号処理)技術を用いたディジタルフィルタ回路で構成する場合、回路が複雑化し、回路の小型化や低コスト化が困難である。
そこで、本発明は、回路規模の増大及びコストの増大を抑制しつつ、データ放送システムにおいて低ビットエラーレートを実現するラジオデータ変調信号生成装置及びこのラジオデータ変調信号生成装置を備えた送信装置を提供することを目的としている。
本発明のラジオデータ変調信号生成装置は、二位相偏移変調信号でデータ副搬送波を変調したラジオデータ変調信号を生成するラジオデータ変調信号生成装置であって、二位相偏移変調信号の遷移を検出する遷移検出回路と、遷移検出回路からの遷移検出信号に基づいてラジオデータ変調信号を生成する生成回路とを備える。この生成回路は、(1)ラジオデータ変調信号の1/2ビットごとの波形に相当するディジタル波形データであって、二位相偏移変調信号におけるローレベルからハイレベルへの遷移部分に相当する第1のディジタル波形データと、二位相偏移変調信号におけるハイレベルからハイレベルへの遷移部分に相当する第2のディジタル波形データとを少なくとも2つ記憶し、遷移検出信号に基づいて対応するディジタル波形データをディジタル信号として、前記データ副搬送波に応じたデータ副搬送波クロック信号に従って出力するディジタル波形データメモリと、(2)ディジタル波形データメモリから出力されたディジタル信号を遷移検出信号に基づいて正反転出力するデータ出力回路と、(3)データ出力回路から出力されたディジタル信号をアナログ信号に変換し、ラジオデータ変調信号として出力するディジタル/アナログ変換器とを備える。
このラジオデータ変調信号生成装置によれば、温度変動や素子の個体ばらつきの影響を受けやすいアナログフィルタを用いておらず、ディジタル処理により安定度の高いラジオデータ変調信号を生成できるため、低ビットエラーレートを得る送受信システムを構成することができる。
また、このラジオデータ変調信号生成装置によれば、DSPのように大型且つ高価なプロセスを必要としないので、回路を小型化・低コスト化することができる。
上記した遷移検出回路は、(1)直列に接続された第1のフリップフロップと第2のフリップフロップとから構成され、二位相偏移変調信号をこの二位相偏移変調信号の2倍の周波数の遷移クロック信号に同期して順次シフトさせるシフトレジスタと、(2)第1のフリップフロップの出力信号と第2のフリップフロップの出力信号とを比較し、当該比較結果に応じて遷移検出信号を生成するデコーダとを有することが好ましく、このデコーダは、(1)第2のフリップフロップの出力信号がローレベルであると共に第1のフリップフロップの出力信号がハイレベルであるときに、LH遷移検出信号を生成し、(2)第2のフリップフロップの出力信号がハイレベルであると共に第1のフリップフロップの出力信号がローレベルであるときに、HL遷移検出信号を生成し、(3)第2のフリップフロップの出力信号及び第1のフリップフロップの出力信号がハイレベルであるときに、HH遷移検出信号を生成し、(4)第2のフリップフロップの出力信号及び第1のフリップフロップの出力信号がローレベルであるときに、LL遷移検出信号を生成することが好ましい。
また、上記した生成回路は、(1)遷移検出回路から出力されたLH遷移検出信号及びHL遷移検出信号を受ける第1のOR回路と、(2)遷移検出回路から出力されたHH遷移検出信号及びLL遷移検出信号を受ける第2のOR回路と、(3)遷移検出回路から出力されたHL遷移検出信号及びLL遷移検出信号を受ける第3のOR回路とを有することが好ましい。この場合、上記したディジタル波形データメモリは、(1)二位相偏移変調信号におけるローレベルからハイレベルへの遷移部分を含む1/2ビットごとの波形に相当する第1のディジタル波形データを予め記憶しており、第1のOR回路からの出力信号に応答して当該第1のディジタル波形データを第1ディジタル信号として、前記副搬送波クロック信号に従って出力する第1のメモリと、(2)二位相偏移変調信号におけるハイレベルからハイレベルへの遷移部分を含む1/2ビットごとの波形に相当する第2のディジタル波形データを予め記憶しており、第2のOR回路からの出力信号に応答して当該第2のディジタル波形データを第2ディジタル信号として、前記副搬送波クロック信号に従って出力する第2のメモリとを有することが好ましく、上記したデータ出力回路は、(1)第1のメモリからの第1のディジタル信号又は前記第2のメモリからの第2のディジタル信号と、前記第3のOR回路からの出力信号とを受け、(2)HL遷移検出信号及びLL遷移検出信号が遷移検出回路から出力されていないことを第3のOR回路の出力信号が示しているときには、第1のディジタル信号又は第2のディジタル信号を正転で出力し、(3)HL遷移検出信号又はLL遷移検出信号が遷移検出回路から出力されていることを第3のOR回路の出力信号が示しているときには、第1のディジタル信号又は前記第2のディジタル信号を反転して出力することが好ましい。
このラジオデータ変調信号生成装置によれば、予め記憶するディジタル波形データは2つでよく、メモリ及びこのメモリの周辺回路の回路規模、実装面積を削減することができる。故に、このラジオデータ変調信号生成装置によれば、大型化や高コスト化をより抑制することができる。
本発明の送信装置は、(1)上記したラジオデータ変調信号生成装置と、(2)音声信号を周波数変調する音声周波数変調器と、(3)音声周波数変調器から出力された音声周波数変調信号とラジオデータ変調信号生成装置から出力されたラジオデータ変調信号とを加算する加算器と、(4)加算器の出力端子に接続された送信器と、
を備える。
を備える。
本発明によれば、回路規模の増大及びコストの増大を抑制しつつ、ラジオデータ放送システムにおいて低ビットエラーレートを実現するラジオデータ変調信号生成装置及びこのラジオデータ変調信号生成装置を備えた送信装置を提供することができる。
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図1は、本発明の実施形態に係る送信装置及びラジオデータ変調信号生成装置を示す回路図である。図1に示す送信装置1は、音声周波数変調器10、加算器12、FM送信器14、逓倍回路18及びラジオデータ変調信号生成装置5を備える。
音声周波数変調器10は、マルチプレクサを含む。このマルチプレクサは、入力される音声信号の左側音声信号Lと右側音声信号Rとを、主チャンネルである和信号(L+R)と副チャンネル信号である差信号(L−R)に変換する。また、ステレオパイロット信号Spから生成される38KHz副搬送波は、差信号(L−R)で振幅変調される。そして主チャンネル信号である和信号(L+R)と差信号(L−R)とは合成されて、マルチプレクサから出力される。音声周波数変調器10は、この出力信号にさらにステレオパイロット信号Spを合成して音声周波数変調信号Smを生成する。なお、ステレオパイロット信号Spは、基準クロックから生成された19KHzの信号である。音声周波数変調器10による多重化は、この基準クロックに基づいて行われる。
音声周波数変調器10は、第1の出力端子から音声周波数変調信号Smを出力し、第2の出力端子からパイロット信号Spを出力する。音声周波数変調器10の第1の出力端子は加算器12の第1の入力端子に接続され、第2の出力端子は逓倍回路18に接続される。
加算器12の第2の入力端子は、ラジオデータ変調信号生成装置5の出力端子に接続される。加算器12は、音声周波数変調器10からの音声周波数変調信号Smとラジオデータ変調信号生成装置5からのラジオデータ変調信号Srmとを加算する。加算器12の出力端子は、FM送信器14の入力端子に接続されている。
FM送信器14の出力端子は、アンテナ16に接続される。FM送信器14は、加算された音声周波数変調信号Smとラジオデータ変調信号Srmとの合成信号を送信する。
逓倍回路18は、入力されたステレオパイロット信号Sp(19kHz)を6逓倍し、114kHzのクロックWrを生成する。逓倍回路18の出力端子は、ラジオデータ変調信号生成装置5のクロック端子に接続されている。
なお、クロックWrは、ステレオパイロット信号Spを生成するための基準クロックから直接生成してもよい。この場合、逓倍回路18を省略することができる。
次に、ラジオデータ変調信号生成装置5について説明する。ラジオデータ変調信号生成装置5は、カウンタ20、デコーダ22、分周器24、二位相偏移変調器40、遷移検出回路50及び生成回路60を備える。
カウンタ20は、6ビットカウンタであり、クロックWr(114kHz)を48カウントした6ビットの信号を生成し、第1の出力端子からデコーダ22へ出力する。カウンタ20は、6つのフリップフロップ回路を含み、初段の2つのフリップフロップ回路により3分周を行い、残りの4つのフリップフロップ回路はそれぞれ2分周を行っている。カウンタ20が出力する6ビット信号の最下位ビット(20出力)は、生成回路60が出力するラジオデータ変調信号成分のラジオデータ副搬送波(57kHz)の1/2周期(T=1/114kHz)のパルス幅となっている。また、カウンタ20は、48分周された最上位ビット(25出力)信号を遷移クロック信号C1(2375Hz)として第2の出力端子から分周器24と遷移検出回路50の同期信号として出力する。
デコーダ22は、カウンタ20から取得した6ビット出力信号をデコードして48個の出力信号である搬送波クロック信号C1dcを生成する。デコーダ22が出力する48個の出力信号は、それぞれラジオデータ副搬送波(57kHz)の1/2周期(T=1/114kHz)のパルス幅であり、順にHiとなる連続した信号となっている。デコーダ22が出力する48個の出力信号の1サイクルは、生成回路60が出力するラジオデータ信号の1/2ビットの周期(1/2375Hz)である。デコーダ22の出力端子は、生成回路60の入力端子に接続されている。
分周器24は、カウンタ20からの遷移クロック信号C1を2分周したビットレートクロックC2を生成する(図4(a)参照)。すなわち、ビットレートクロックC2の周波数は、1187.5Hzである。分周器24の出力端子は、二位相偏移変調器40のクロック端子に接続されている。
二位相偏移変調器40の入力端子には、ラジオデータ発生器30からのラジオデータDrが入力される(図4(b)参照)。ラジオデータ発生器30は、分周器24からのビットレートクロックC2を受けて、このビットレートクロックC2に同期したラジオデータDrを発生する。換言すれば、ラジオデータDrは、クロックWr及びパイロット信号Spに同期している。
二位相偏移変調器40は、差動エンコーダ41とEXOR回路42とを有している。二位相偏移変調器40は、分周器24からのビットレートクロックC2に基づいて、ラジオデータDrを二位相偏移変調(マンチェスター符号化)した二位相偏移変調信号Srcを生成する。
差動エンコーダ41は、EXOR回路43とフリップフロップ回路44とを有している。EXOR回路43の一方の入力端子にはラジオデータDrが入力され、他方の入力端子はフリップフロップ回路44の出力端子にフィードバック接続される。EXOR回路43の出力端子は、フリップフロップ回路44のデータ入力端子に接続される。フリップフロップ回路44のクロック端子には、ビットレートクロックC2が入力される。このようにして、差動エンコーダ41は、ラジオデータDrを差動符号化した信号Srcdを生成する(図4(c)参照)。フリップフロップ回路44の出力端子、すなわち差動エンコーダ41の出力端子は、EXOR回路42の一方の入力端子に接続される。
EXOR回路42の他方の入力端子には、ビットレートクロックC2が入力される。EXOR回路42は、差動エンコーダ41からの出力信号Srcdを二位相偏移変調した二位相偏移変調信号Srcを生成する(図4(d)参照)。換言すれば、EXOR回路42は、差動エンコーダ41の出力信号であるNRZ信号Srcdを二位相偏移変調(マンチェスター符号化)したマンチェスタ符号データ信号である二位相偏移変調信号Srcを生成する。EXOR回路42の出力端子、すなわち二位相偏移変調器40の出力端子は、遷移検出回路50の入力端子に接続される。
遷移検出回路50は、二位相偏移変調器40から出力された二位相偏移変調信号Srcの遷移をマンチェスタ符号の1/2ビット(二位相偏移変調信号Srcの1/2周期)ごとに検出し、これらの遷移に応じて4つの遷移検出信号をそれぞれ4つの出力端子に発生する。4つの遷移検出信号とは、LH遷移検出信号Srlh、HL遷移検出信号Srhl、HH遷移検出信号Srhh及びLL遷移検出信号Srllである。遷移検出回路50及びこれらの遷移検出信号の詳細は後述する。遷移検出回路50の4つの出力端子は、それぞれ、生成回路60の4つの入力端子に接続される。
生成回路60は、遷移検出回路50からの4つの遷移検出信号に応答して予め記憶された2つのディジタル波形データに基づいてラジオデータ変調信号Srmを生成して順次に出力する。ラジオ信号生成部60の出力端子は、加算器12の第2の入力端子に接続されている。
次に、遷移検出回路50及び生成回路60について詳細に説明する。図2は、遷移検出回路50を示す回路図であり、図3は、生成回路60を示す回路図である。
まず、図2を参照して、遷移検出回路50について説明する。遷移検出回路50は、直列に接続された第1のフリップフロップ51と第2のフリップフロップ52とから構成されたシフトレジスタと、デコーダ53とを有している。
第1のフリップフロップ51のデータ入力端子には二位相偏移変調信号Srcが入力され、フリップフロップ51のクロック端子には逓倍回路18で生成された114kHzのクロックWrを48分周した遷移クロック信号C1(2375Hz)が入力される。第1のフリップフロップ51の出力端子は、第2のフリップフロップ52のデータ入力端子及びデコーダ53の第1の入力端子にそれぞれ接続されている。第2のフリップフロップ52のクロック端子には遷移クロック信号C1が入力され、出力端子はデコーダ53の第2の入力端子に接続されている。なお、遷移クロック信号C1の周波数(2375Hz)は、二位相偏移変調信号Srcのビットレートクロックの周波数(1187.5Hz)の2倍の周波数である。
第1のフリップフロップ51は、二位相偏移変調信号Srcを遷移クロック信号C1に同期させてマンチェスタ符号の1/2ビット(二位相偏移変調信号Srcの1/2の周期)遅延した1/2ビットシフト二位相偏移変調信号Src1を生成する(図4(e)参照)。同様に、第2のフリップフロップ52は、1/2ビットシフト二位相偏移変調信号Src1をマンチェスタ符号の1/2ビット遅延した1ビットシフト二位相偏移変調信号Src2を生成する(図4(f)参照)。
デコーダ53は、1ビットシフト二位相偏移変調信号Src2と1/2ビットシフト二位相偏移変調信号Src1とを比較し、この比較結果に応じて4つの遷移検出信号を出力する。具体的には、デコーダ53は、Src2がローレベルであると共にSrc1がハイレベルであるときにLH遷移検出信号Srlhを出力し(図4(g)参照)、Src2がハイレベルであると共にSrc1がローレベルであるときにHL遷移検出信号Srhlを出力する(図4(h)参照)。また、デコーダ53は、Src2とSrc1とが共にハイレベルのときにHH遷移検出信号Srhhを出力し(図4(i)参照)、Src2とSrc1とが共にローレベルのときにLL遷移検出信号Srllを出力する(図4(j)参照)。
このように、ある時間における1ビットシフト二位相偏移変調信号Src2は、その時間における1/2ビットシフト二位相偏移変調信号Src1の1/2ビット前の信号を表しているので、遷移検出回路50は、Src2とSrc1とを比較することによって二位相偏移変調信号Srcの遷移状態をマンチェスタ符号の1/2ビットごとに検出することとなる。
この比較結果に応じて生成される4つの遷移検出信号は、二位相偏移変調信号Srcの遷移状態を表す。具体的には、LH遷移検出信号Srlhは、二位相偏移変調信号Srcがローレベルからハイレベルに遷移する遷移状態を表し、HL遷移検出信号Srhlは、二位相偏移変調信号Srcがハイレベルからローレベルに遷移する遷移状態を表す。また、HH遷移検出信号Srhhは、二位相偏移変調信号Srcがハイレベルのまま遷移しない遷移状態を表し、LL遷移検出信号Srllは、二位相偏移変調信号Srcがローレベルのまま遷移しない遷移状態を表す。
次に、生成回路60について説明する。生成回路60は、第1のOR回路61と、第2のOR回路62と、第3のOR回路63と、第1のメモリ64と、第2のメモリ65と、データ出力回路66と、ディジタル/アナログ変換器(以下、DACという。)67と、減衰器68と、ハイパスフィルタ(以下、HPFという。)69と、ローパスフィルタ(以下、LPFという。)70とを有している。
第1のOR回路61の二つの入力端子には、それぞれ、LH遷移検出信号Srlh、HL遷移検出信号Srhlが入力される。第1のOR回路61の出力端子は、第1のメモリ64に接続されている。
第1のメモリ64は、デコーダ22からの出力信号である搬送波クロック信号C1dcを第1のディジタル出力信号に変換するエンコーダとして機能する。ここで、第1のディジタル信号とは、二位相偏移変調信号におけるローレベルからハイレベルへの遷移部分に相当するラジオデータ変調信号の1/2ビットのディジタル信号である。第1のメモリ64は、例えばPLA(Plogrammable Logic Array)によって構成されたROM(Read Only Memory)である。第1のメモリ64には、ラジオデータ変調信号生成装置5が出力すべきラジオデータ副搬送波信号(57KHz)を二位相偏移変調信号で変調したときの波形を114KHzごとにサンプリングした振幅値が、ディジタル符号値によってアドレス順に書き込まれている。第1のメモリ64に、アドレス用デコーダ22の搬送波クロック信号C1dcによる1/114kHzパルス幅のクロックパルスで各サンプリング点をアドレスすると、これらのディジタル符号化値がディジタル信号として読み出される。
本実施形態では、第1のメモリ64には、標本化周波数114kHzの標本化点48点における8ビットの振幅精度の第1のディジタル波形データDlhが予め記憶してある。第1のメモリ64は、第1のOR回路61の出力信号に応答して第1のディジタル波形データDlhを搬送波クロック信号C1dcに従って順次出力する。第1のメモリ64の出力信号は、搬送波クロック信号C1dcのパルス周波数:1/114kHzパルス幅のディジタル信号である。第1のメモリ64は、遷移検出回路50からLH遷移検出信号及びHL遷移検出信号の何れか一方が出力されたときにディジタル信号を出力する。第1のメモリ64の出力端子は、データ出力回路66の第1の入力端子に接続される。
図5(a)には、第1のメモリ64から読み出されたディジタル波形データDlhに基づく第1のディジタル信号が示されている。図5(a)に示すように、第1のディジタル信号は、57kHzの副搬送波成分と二位相偏移変調成分とを含んでいる。すなわち、第1のディジタル信号は、クロックWr(114kHz)を1/2分周した57kHzの副搬送波を、二位相偏移変調信号Srcによって変調したラジオデータ変調信号Srmの半周期に相当する。第1のディジタル信号における振幅変調成分は、二位相偏移変調(マンチェスタ符号化)における論理「0」を示しており、二位相偏移変調における中心遷移部分、すなわちLH遷移部分に対して±90度の範囲に相当する。すなわち、第1のディジタル信号は、ラジオデータ変調信号Srmの論理「0」を示す1ビットにおける90度から270度までの1/2ビット分に相当する。
ディジタル波形データDlhは、例えば、予め理想シミュレーションによって求められる。具体的には、まず、二位相偏移変調信号における論理「0」を示す差動波形を、RDS規格(非特許文献1)に記載されたシェーピングフィルタcos(πftd/4)によって積分した後に、A/D変換をおこなう。このA/D変換は、副搬送波周波数の二倍の周波数に対応する114kHzの標本化周波数でサンプリングした点(時間軸)において、振幅軸(電圧)の2進データを8ビットの分解能で求めるものである。すなわち、1187.5Hz振幅変調信号成分の1周期あたりを96サンプリングして振幅値の情報を持つディジタル波形データを求めている。このサンプリングデータのうち、ラジオデータ変調信号Srmの論理「0」を示す1ビットにおける90度から270度までの1/2ビット分に相当する48サンプリングデータがディジタル波形データDlhである。
このように、1187.5Hz振幅変調信号の1周期あたりを96サンプリングしたデータを1/114kHzのパルス幅の搬送波クロック信号C1dcに従って出力することによって57kHzの副搬送波を再現するディジタル信号を発生することができ、このディジタル信号をD/A変換することにより57kHzの副搬送波を二位相偏移変調信号Srcによって変調したラジオデータ変調信号Srmの一部と等価なラジオデータ変調信号を生成することができる。また、本実施形態に係るラジオデータ変調信号生成装置5は、8ビット振幅精度のディジタル信号を8ビットのD/A変換によってラジオデータ変調信号Srmに変換しているので、57kHzの高次のスプリアスは抑制されており、フロアノイズをも抑制されている。
このように、1187.5Hz振幅変調信号の1周期あたりを96サンプリングしたデータを1/114kHzのパルス幅の搬送波クロック信号C1dcに従って出力することによって57kHzの副搬送波を再現するディジタル信号を発生することができ、このディジタル信号をD/A変換することにより57kHzの副搬送波を二位相偏移変調信号Srcによって変調したラジオデータ変調信号Srmの一部と等価なラジオデータ変調信号を生成することができる。また、本実施形態に係るラジオデータ変調信号生成装置5は、8ビット振幅精度のディジタル信号を8ビットのD/A変換によってラジオデータ変調信号Srmに変換しているので、57kHzの高次のスプリアスは抑制されており、フロアノイズをも抑制されている。
一方、第2のOR回路62の二つの入力端子には、それぞれ、HH遷移検出信号Srhh、LL遷移検出信号Srllが入力される。第2のOR回路62の出力端子は、第2のメモリ65に接続されている。
第2のメモリ65は、デコーダ22からの出力信号である搬送波クロック信号C1dcを第2のディジタル出力信号に変換するエンコーダとして機能する。ここで、第2のディジタル信号とは、二位相偏移変調信号におけるハイレベルからハイレベルへの遷移部分に相当するラジオデータ変調信号の1/2ビットのディジタル信号である。第2のメモリ65は、上述した第1のメモリ64と同様に、PLAによって構成されたROMである。第2のメモリ65には、標本化周波数114kHzの標本化点48点における8ビットの振幅精度の第2のディジタル波形データDhhが予め記憶してある。第2のメモリ65は、第2のOR回路62の出力信号に応答して第2のディジタル波形データDhhを搬送波クロック信号C1dcに従って順次出力する。第2のメモリ65は、遷移検出回路50からHH遷移検出信号及びLL遷移検出信号の何れか一方が出力されたときにディジタル信号を出力する。第2のメモリ65の出力端子は、データ出力回路66の第2の入力端子に接続される。
図5(c)には、第2のメモリ65に記憶されているディジタル波形データDhhに基づく第2のディジタル信号が示されている。図5(c)に示すように、第2のディジタル信号は、57kHzの副搬送波成分と二位相偏移変調成分とを含んでいる。すなわち、第2のディジタル信号は、クロックWr(114kHz)を1/2分周した57kHzのラジオデータ副搬送波を、二位相偏移変調信号Srcによって変調したラジオデータ変調信号Srmの半周期に相当する。第2のディジタル信号における変調成分は、二位相偏移変調における論理「0」から論理「1」への遷移部分、すなわちHH遷移部分に対して±90度の範囲に相当する。すなわち、第2のディジタル信号は、ラジオデータ変調信号Srmの論理「0」を示す1ビットにおける270度から360度までの1/4ビットと、ラジオデータ変調信号Srmの論理「1」を示す1ビットにおける0度から90度までの1/4ビットとを足し合わせた1/2ビット分に相当する。
ディジタル波形データDhhは、第1のメモリ64に記憶されているディジタル波形データDlhと同様に、予め理想シミュレーションによって求められる。
ここで、理想シミュレーションでは、LH遷移又はHL遷移を含む差動波形データをシェーピングフィルタcos(πftd/4)によって積分した波形(振幅値)の最大値と、HH遷移又はLL遷移を含む差動波形をシェーピングフィルタcos(πftd/4)によって積分した波形(振幅値)の最大値とに差異が生じる。この差異によって、LH遷移又はHL遷移対応波形とHH遷移又はLL遷移対応波形との接続点においてラジオデータ変調信号Srmの連続性が損なわれる。そこで、本実施形態では、ディジタル波形データDhhの振幅に所定の係数を乗算して、HH遷移又はLL遷移を含む差動波形を積分したディジタル波形データの最大値を、LH遷移又はHL遷移を含む差動波形を積分したディジタル波形データの最大値にあわせている。このディジタル波形データの補正により、ラジオデータ変調信号Srmの出力波形におけるビットエラーレートを悪化させるような不連続の発生が抑制される。
また、第3のOR回路63の二つの入力端子には、それぞれ、HL遷移検出信号Srhl、LL遷移検出信号Srllが入力される。第3のOR回路63の出力端子は、データ出力回路66の制御端子に接続されている。
データ出力回路66は、第3のOR回路63からの出力信号に応じて、第1のメモリ64からのディジタル波形データDlh及び第2のメモリ65からのディジタル波形データDhhを出力する。具体的には、遷移検出回路50からHL遷移検出信号Srhl及びLL遷移検出信号Srllの何れも出力されていないことを、第3のOR回路63からの出力信号が示しているときには、データ出力回路66は、第1のメモリ64からの第1のディジタル信号及び第2のメモリ65からの第2のディジタル信号のうち、現在入力されているディジタル信号をそのまま出力する。一方、遷移検出回路50からHL遷移検出信号Srhl及びLL遷移検出信号Srllの何れか一方が出力されていることを、第3のOR回路63からの出力信号が示しているときには、データ出力回路66は、第1のメモリ64からの第1のディジタル信号及び第2のメモリ65からの第2のディジタル信号のうち、HL遷移検出信号Srhl及びLL遷移検出信号Srllで現在入力されているディジタル信号を反転して出力する。
具体的には、遷移検出回路50からHL遷移検出信号Srhlが出力されているときには、第1のメモリ64から第1のディジタル信号が出力されるのでデータ出力回路66は、第1のディジタル信号を反転した第3のディジタル信号を出力する。同様に、遷移検出回路50からLL遷移検出信号Srllが出力されているときには、第2のメモリ65から第2のディジタル信号が出力されるので、データ出力回路66は、第2のディジタル信号を反転した第4のディジタル信号を出力する。
図5(b)には、第3のディジタル信号が示されており、図5(d)には、第4のディジタル信号が示されている。図5(b)に示すように、第3のディジタル信号は、図5(a)に示す第1のディジタル信号を反転したもので、57kHzの副搬送波の位相が180度遅延した波形となっている。また、第3のディジタル信号における変調成分は、二位相偏移変調における論理「1」を示しており、二位相偏移変調における中心遷移部分、すなわちHL遷移部分に対して±90度の範囲に相当する。すなわち、第3のディジタル信号は、二位相偏移変調の論理「1」を示す1ビットにおける90度から270度までの1/2ビット分に相当する。
同様に、図5(d)に示すように、第4のディジタル信号は、図5(c)に示す第2のディジタル信号を反転したもので、57kHzの副搬送波の位相が180度遅延した波形となっている。また、第4のディジタル信号における変調成分は、二位相偏移変調における論理「1」から論理「0」への遷移を示しており、二位相偏移変調における論理「1」から論理「0」への遷移部分、すなわちLL遷移部分に対して±90度の範囲に相当する。すなわち、第4のディジタル信号は、二位相偏移変調の論理「1」を示す1ビットにおける270度から360度までの1/4ビットと、二位相偏移変調の論理「0」を示す1ビットにおける0度から90度までの1/4ビットとを足し合わせた1/2ビット分に相当する。
ディジタル波形データDlhに基づく第1のディジタル信号における90度〜270度の間には57kHzの副搬送波が24周期分存在し、この第1のディジタル信号は、114kHzをカウンタ20で48カウンタした6ビットの出力信号をデコーダ22で変換した信号に従って、第1のメモリ64から出力される。その結果、図6に示すように、メモリ64,65及びデータ出力回路66が、デコーダ22からの信号に基づいて1/2ビットのディジタル信号を半周期(90度〜270度)ごとに連続的に出力することとなり、ラジオデータ変調信号Srmは連続した信号となる。このように生成されたラジオデータ変調信号Srmは、RDS規格(EN50067)に定められた送信データ信号と等価となる。
本実施形態に係る発明によれば、二位相偏移変調信号で57KHz副搬送波を変調したラジオデータ変調信号を生成するために、記憶させておくべき波形データとしては、1ビットの90度〜270度の範囲を表現する2種類のディジタル波形データDlhとディジタル波形データDhhのみで十分である。
データ出力回路66の出力端子は、DAC67の入力端子に接続されている。DAC67は、ディジタル信号をアナログ信号に変換する。DAC67は、R2Rの抵抗ネットワークによって構成されており、8ビットのDACである。DAC67の出力アナログ信号は、減衰器68、HPF69、LPF70を介して加算器12の第2の入力端子へ出力される。
減衰器68は、ラジオデータ変調信号Srmのレベル合わせのために設けられている。ラジオデータ変調信号Srmのレベルは、一般に音声周波数変調信号Smのレベルの1/10以下に設定される。
HPF69は、ラジオデータ変調信号における音声帯域のノイズを低減させるために設けられている。このノイズとは、副搬送波57kHzの信号を48分周し1.1875kHzのビットレートクロックなどを生成する過程においてGNDや基板を介して回り込むことによって発生するディジタルノイズである。HPF69は、DAC67の出力アナログ信号に含まれるノイズ成分を減衰させて、このノイズ成分が送信信号の音声帯域に洩れ込むことを抑制する。HPF69は、例えば多重帰還型2次のハイパス・フィルタ回路で構成する。
LPF70は、ラジオデータ変調信号における高周波ノイズを低減のために設けられている。高周波ノイズとは、57kHzの副搬送波の高調波成分である。LPF70は、例えば多重帰還型2次のローパス・フィルタ回路で構成する。
なお、データ出力回路66の出力段に、D−フリップフロップ回路を設けて出力することが好ましい。このD−フリップフロップ回路のクロック端子に逓倍回路18からの114kHzのクロック信号を入力し、データ出力回路66の出力ディジタル信号をデータとすることにより、このディジタル信号をパイロット信号に同期した114kHzのクロック信号でリタイミングして出力する。このリタイミングにより、デコーダ22と生成回路60における信号処理により生じる遅延時間差をキャンセルし、ディジタル信号のジッタを減少することができる。DAC67は、ジッタが少ないディジタル信号に基づいてD/A変換を行うことにより、歪みの少ないラジオデータ変調信号Srmを得ることができる。
このように、本実施形態のラジオデータ変調信号生成装置5によれば、遷移検出回路50によって、二位相偏移変調器40からの二位相偏移変調信号Srcの遷移状態がマンチェスタ符号の1/2ビットごとに検出され、検出された遷移状態に応じた4つの遷移検出信号(LH遷移検出信号Srlh、HL遷移検出信号Srhl、HH遷移検出信号Srhh、LL遷移検出信号Srll)が生成される。生成回路60では、これらの遷移検出信号Srlh,Srhl,Srhh,Srllに応答して、予め記憶された2つのディジタル波形データDlh,Dhhに基づいてラジオデータ変調信号Srmが生成される。本実施形態のラジオデータ変調信号生成装置5は、温度変動や素子の個体ばらつきの影響を受けやすいアナログフィルタを用いておらず、ディジタル処理により安定度の高いラジオデータ変調信号Srmを生成することができる。
また、本実施形態のラジオデータ変調信号生成装置5によれば、DSPのように大型且つ高価なプロセスを備えていないので、装置を小型化・低コスト化することができる。
更に、本実施形態のラジオデータ変調信号生成装置5によれば、ディジタル波形データとして、Dlh及びDhhの2つのみを予め記憶することにより、ラジオデータ変調信号Srmを生成できるため、必要なメモリ及びこのメモリの周辺回路の回路規模、実装面積は、比較的小さい。故に、本実施形態のラジオデータ変調信号生成装置5によれば、装置を小型化・低コスト化することができる。
なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。
例えば、本実施形態に係るラジオデータ変調信号生成装置は、8ビットの振幅精度のディジタル波形データを8ビットのD/A変換することにより、ラジオデータ変調信号を再現するものとしたが、10ビットの振幅精度のディジタル波形データを10ビットのD/A変換することにより、ラジオデータ変調信号を再現することもできる。
本実施形態では、予め記憶するディジタル波形データを最小限の2つとしたが、予め記憶するディジタル波形データを3つとすることによりシェーピングフィルタcos(πftd/4)特性をより忠実に再現した波形を出力することができ、データ放送システムのビットエラーレートをより低減することができる。例えば、図7(a)〜(c)に示すように、予め記憶するディジタル波形データは、二位相偏移変調信号Srcの論理「0」繰り返しパターンの1ビットにおける0度〜180度までの範囲の1/2ビットの変調成分を含むデータDlhと、二位相偏移変調信号Srcの論理「1」を示す1ビットにおける0度から180度までの範囲の1/2ビットの変調成分を含むデータDhhと、二位相偏移変調信号Srcの論理「0」を示す1ビットにおける180度から360度までの範囲の1/2ビットの変調成分を含むデータDhhであればよい。この場合、遷移検出回路50及び生成回路60に代えて遷移検出回路50A、生成回路60Aを備えればよい。
遷移検出回路50Aは、図8に示すように、3つのフリップフロップ81,82,83から構成される3ビットのシフトレジスタとデコーダ84とを備え、二位相偏移変調信号Srcの遷移をマンチェスタ符号の1/2ビットごとに検出し、これらの遷移に応じて6つの遷移検出信号Srlh,Srhl,Srhh0−180,Srhh180−360,Srll0−180,Srll180−360を発生させる。生成回路60Aは、図9に示すように、遷移検出信号Srlh,Srhlを受けるOR回路91と、遷移検出信号Srhh0−180,Srll0−180を受けるOR回路92と、遷移検出信号Srhh180−360,Srll180−360を受けるOR回路93と、遷移検出信号Srhl,Srll0−180,Srll180−360を受けるOR回路94と、ディジタル波形データDlhを記憶してOR回路91の出力信号に応じてDlhを読み出すメモリ95と、ディジタル波形データDhh0−180を記憶してOR回路92の出力信号に応じてDhh0−180を読み出すメモリ96と、ディジタル波形データDhh180−360を記憶してOR回路93の出力信号に応じてDhh180−360を読み出すメモリ97と、データ出力回路98と、DAC67と、減衰器68と、HPF69と、LPF70を備える。データ出力回路98は、遷移検出回路50Aから遷移検出信号Srhl,Srll0−180,及びSrll180−360のいずれも出力されていないことをOR回路94からの出力信号が示しているときは、現在入力されるディジタル波形データに基づくディジタル信号をそのまま出力し、遷移検出信号Srhl,Srll0−180,Srll180−360の何れか1つが生成されたことをOR回路94からの出力信号が示しているときには、現在入力されるディジタル波形データに基づくディジタル信号を反転して出力する。なお、ディジタル波形データDlh,Dhh0−180,Dhh180−360の反転データを、それぞれ図7の(d)〜(f)に示す。
1…送信装置、5…ラジオデータ変調信号生成装置、10…音声周波数変調器、12…加算器、14…FM送信器、16…アンテナ、18…低倍回路、20…カウンタ、22…デコーダ、24…分周器、30…ラジオデータ発生器、40…二位相偏移変調器、41…差動エンコーダ、42…EXOR回路、50…遷移検出回路、51…第1のフリップフロップ、52…第2のフリップフロップ、53…デコーダ、60…生成回路、61…第1のOR回路、62…第2のOR回路、63…第3のOR回路、64…第1のメモリ(ディジタル波形データメモリ)、65…第2のメモリ(ディジタル波形データメモリ)、66…データ出力回路、67…ディジタル/アナログ変換器(DAC)。
Claims (4)
- 二位相偏移変調信号でデータ副搬送波を変調したラジオデータ変調信号を生成するラジオデータ変調信号生成装置であって、
前記二位相偏移変調信号の遷移を検出する遷移検出回路と、
前記遷移検出回路からの遷移検出信号に基づいて前記ラジオデータ変調信号を生成する生成回路と、を備え、
前記生成回路は、
前記ラジオデータ変調信号の1/2ビットごとの波形に相当するディジタル波形データであって、前記二位相偏移変調信号におけるローレベルからハイレベルへの遷移部分に相当する第1のディジタル波形データと、前記二位相偏移変調信号におけるハイレベルからハイレベルへの遷移部分に相当する第2のディジタル波形データとを少なくとも2つ記憶し、前記遷移検出信号に基づいて対応するディジタル波形データをディジタル信号として、前記データ副搬送波に応じたデータ副搬送波クロック信号に従って出力するディジタル波形データメモリと、
前記ディジタル波形データメモリから出力された前記ディジタル信号を前記遷移検出信号に基づいて正反転出力するデータ出力回路と、
前記データ出力回路から出力された前記ディジタル信号をアナログ信号に変換し、前記ラジオデータ変調信号として出力するディジタル/アナログ変換器と、
を備えることを特徴とするラジオデータ変調信号生成装置。 - 請求項1に記載のラジオデータ変調信号生成装置であって、
前記遷移検出回路は、
直列に接続された第1のフリップフロップと第2のフリップフロップとから構成され、前記二位相偏移変調信号をこの二位相偏移変調信号の2倍の周波数の遷移クロック信号に同期して順次シフトさせるシフトレジスタと、
前記第1のフリップフロップの出力信号と前記第2のフリップフロップの出力信号とを比較し、当該比較結果に応じて前記遷移検出信号を生成するデコーダと、を有し、
前記デコーダは、
前記第2のフリップフロップの出力信号がローレベルであると共に前記第1のフリップフロップの出力信号がハイレベルであるときに、LH遷移検出信号を生成し、
前記第2のフリップフロップの出力信号がハイレベルであると共に前記第1のフリップフロップの出力信号がローレベルであるときに、HL遷移検出信号を生成し、
前記第2のフリップフロップの出力信号及び前記第1のフリップフロップの出力信号がハイレベルであるときに、HH遷移検出信号を生成し、
前記第2のフリップフロップの出力信号及び前記第1のフリップフロップの出力信号がローレベルであるときに、LL遷移検出信号を生成することを特徴とするラジオデータ変調信号生成装置。 - 請求項2に記載のラジオデータ変調信号生成装置であって、
前記生成回路は、
前記遷移検出回路から出力された前記LH遷移検出信号及び前記HL遷移検出信号を受ける第1のOR回路と、
前記遷移検出回路から出力された前記HH遷移検出信号及び前記LL遷移検出信号を受ける第2のOR回路と、
前記遷移検出回路から出力された前記HL遷移検出信号及び前記LL遷移検出信号を受ける第3のOR回路と、を有し、
前記ディジタル波形データメモリは、
前記二位相偏移変調信号におけるローレベルからハイレベルへの遷移部分を含む1/2ビットごとの波形に相当する前記第1のディジタル波形データを予め記憶しており、前記第1のOR回路からの出力信号に応答して当該第1のディジタル波形データを第1ディジタル信号として、前記副搬送波クロック信号に従って出力する第1のメモリと、
前記二位相偏移変調信号におけるハイレベルからハイレベルへの遷移部分を含む1/2ビットごとの波形に相当する前記第2のディジタル波形データを予め記憶しており、前記第2のOR回路からの出力信号に応答して当該第2のディジタル波形データを第2ディジタル信号として、前記副搬送波クロック信号に従って出力する第2のメモリと、を有し、
前記データ出力回路は、
前記第1のメモリからの前記第1のディジタル信号又は前記第2のメモリからの前記第2のディジタル信号と、前記第3のOR回路からの出力信号とを受け、
前記HL遷移検出信号及び前記LL遷移検出信号が前記遷移検出回路から出力されていないことを前記第3のOR回路の出力信号が示しているときには、前記第1のディジタル信号又は前記第2のディジタル信号を正転で出力し、
前記HL遷移検出信号又は前記LL遷移検出信号が前記遷移検出回路から出力されていることを前記第3のOR回路の出力信号が示しているときには、前記第1のディジタル信号又は前記第2のディジタル信号を反転して出力することを特徴とするラジオデータ変調信号生成装置。 - 請求項1〜3の何れか1項に記載のラジオデータ変調信号生成装置と、
音声信号を周波数変調する音声周波数変調器と、
前記音声周波数変調器から出力された音声周波数変調信号と前記ラジオデータ変調信号生成装置から出力されたラジオデータ変調信号とを加算する加算器と、
前記加算器の出力端子に接続された送信器と、
を備える、送信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006265451A JP2010028151A (ja) | 2006-09-28 | 2006-09-28 | ラジオデータ変調信号生成装置及び送信装置 |
PCT/JP2007/068967 WO2008047573A1 (fr) | 2006-09-28 | 2007-09-28 | Appareil de génération et appareil de transmission de signaux modulés par des données radio |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006265451A JP2010028151A (ja) | 2006-09-28 | 2006-09-28 | ラジオデータ変調信号生成装置及び送信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010028151A true JP2010028151A (ja) | 2010-02-04 |
Family
ID=39313818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006265451A Pending JP2010028151A (ja) | 2006-09-28 | 2006-09-28 | ラジオデータ変調信号生成装置及び送信装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2010028151A (ja) |
WO (1) | WO2008047573A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009290753A (ja) * | 2008-05-30 | 2009-12-10 | Nippon Telegr & Teleph Corp <Ntt> | Bpsk変調回路及びbpsk変調方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2711464B1 (fr) * | 1993-10-19 | 1995-12-22 | Telediffusion Fse | Modulateur numérique à débit variable et son utilisation en radiodiffusion FM. |
US5442646A (en) * | 1994-02-01 | 1995-08-15 | The Mitre Corporation | Subcarrier communication system |
-
2006
- 2006-09-28 JP JP2006265451A patent/JP2010028151A/ja active Pending
-
2007
- 2007-09-28 WO PCT/JP2007/068967 patent/WO2008047573A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2008047573A1 (fr) | 2008-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8284086B2 (en) | Device and method for the transmission and reception of high fidelity audio using a single wire | |
US9203533B2 (en) | System and method for real-time wireless transmission of digital audio at multiple radio frequencies | |
US5021788A (en) | Digital analog converter | |
US9590663B2 (en) | Radio apparatus | |
US9065709B1 (en) | Digital radio data system receiver methods and apparatus | |
US5835042A (en) | Signal transmission method and signal transmission apparatus | |
JP5017257B2 (ja) | フロントエンドを有するnicamエンコーダ | |
US5119243A (en) | Digital signal magnetic recording/reproducing apparatus | |
JP4952239B2 (ja) | D級増幅器 | |
JP2008211766A (ja) | デジタル変調器、変調方法、これを利用したfm送信機、ならびに電子機器 | |
JP2010028151A (ja) | ラジオデータ変調信号生成装置及び送信装置 | |
JP6079982B2 (ja) | 楽音発生装置、楽音発生方法およびプログラム | |
JP3308758B2 (ja) | 信号伝送装置 | |
JPH0799519A (ja) | 無線データ信号のための復調器 | |
JP3413747B2 (ja) | 伝送装置および伝送方法 | |
JP3348492B2 (ja) | 遅延位相検波装置 | |
JP3373654B2 (ja) | 変調信号発生装置 | |
US20070064844A1 (en) | Method to attenuate specific signal components within a data signal | |
JP2007129390A (ja) | 変調装置、送信装置、プログラム、及び変調方法 | |
JP2005142695A (ja) | ワイヤレス送受信システム | |
CN100502263C (zh) | 数字无线电Mondeal/调幅联播 | |
JP2005286773A (ja) | ネットワークシステム | |
KR19990053231A (ko) | 디지털 단일칩 진폭변조/주파수변조 스테레오 신호 발생 장치 | |
Janssen et al. | A New Principle/IC for Audio Sampling-Rate Conversion | |
Forsberg | DAB radio design and implementation |