JP2008211766A - デジタル変調器、変調方法、これを利用したｆｍ送信機、ならびに電子機器 - Google Patents

Abstract

【課題】位相変位変調およびフィルタリングを実行可能なデジタル変調器を提供する。
【解決手段】デジタル変調器１０は、差分データＤ１２にＢＰＳＫを施し、フィルタリングして出力する。データ判定部４０は、連続する２つの差分データＤ１２の値の組み合わせを判定する。波形生成部４２は、組み合わせごとに波形生成規則が設定される。波形生成部４２は、データ判定部４０により判定された組み合わせに対応する波形生成規則にもとづき、順次デジタル波形信号Ｄ１４を出力する。
【選択図】図２

Description

本発明は、デジタル信号を位相偏移変調し、フィルタリングして出力するデジタル変調器に関する。

近年、欧州のＦＭラジオ局や米国のラジオ放送局は、テキストなどの付加的な情報を、欧州のＲＤＳ（ラジオデータ・システム）あるいは米国のＲＢＤＳ（ラジオ放送データ・システム）情報として送信している。ＲＤＳ／ＲＢＤＳを利用すれば、カーラジオの受信機において、現在受信している放送局の名称、音楽のジャンルなど、さまざまな情報を利用することができる（特許文献１、２）。

一方で、オーディオ信号をステレオコンポジット信号に変換し、周波数変調器を用いて周波数変調して出力するＦＭ送信機が知られている（特許文献３から５）。ＦＭ送信機を利用すれば、オーディオ信号をＲＣＡケーブルなどの配線を介さずに伝送することができるため、カーオーディオのＣＤチェンジャとヘッドユニット間の信号の伝送などに利用できる。さらに近年、ハードディスクオーディオ機器、メモリオーディオ機器、音楽再生機能を有する携帯電話端末が著しい普及を見せているが、こうした小型電子機器に蓄えられた楽曲データを、据え置き型のオーディオコンポ等のスピーカから再生する用途にも、ＦＭ送信機が用いられている。

特開平８−２５６１３５号公報 特開平８−１９１２３２号公報 特開平９−０６９７２９号公報 特開平１０−０１３３７０号公報 特開平９−３１２５８８号公報 NATIONAL RADIO SYSTEMS COMMITTEE、「UNITED STATES RBDS STANDARD」、米国、１９９８年４月９日

ＲＤＳ／ＲＢＤＳデータの変調方式について検討する。変調器は、差分エンコーダ、位相偏移変調器、フィルタ、振幅変調器で構成されるのが一般的である。差分エンコーダは、ＲＤＳ／ＲＢＤＳデータを受け、これを差分符号化する。位相偏移変調器は、差分符号化された信号を、バイナリ位相偏移変調（ＢＰＳＫ）する。ＢＰＳＫされた信号は、スペクトル整形のために、フィルタによって高周波成分が除去される。振幅変調器は、フィルタの出力を変調信号として、５７ｋＨｚの副搬送波を振幅変調する。

ここで、ＢＰＳＫされた信号をフィルタリングするフィルタをアナログフィルタで構成すると、回路規模が大きくなる。また、フィルタの回路素子がばらつくと、エラーレートが悪化したり、ステレオ変調信号に悪影響を及ぼすおそれがある。また、デジタルフィルタを利用した場合、消費電力が大きくなったり、回路面積が増大するという問題がある。

ＲＤＳ／ＲＢＤＳデータの変調以外にも、位相偏移変調したデータのスペクトルを整形するためにフィルタが利用される場合があり、この場合にも、同様の問題が発生する。

本発明はこうした課題に鑑みてなされたものであり、その包括的な目的は、位相変位変調およびフィルタリングを実行可能なデジタル変調器の提供にある。

本発明のある態様は、入力デジタルデータにＰＳＫ（位相偏移変調）を施し、フィルタリングして出力するデジタル変調器に関する。このデジタル変調器は、連続する２つ以上の入力デジタルデータの値の組み合わせを判定するデータ判定部と、組み合わせごとに波形生成規則が設定されており、データ判定部により判定された組み合わせに対応する波形生成規則にもとづき、順次、デジタル波形信号を出力する波形生成部と、を備える。

この態様によると、デジタルまたはアナログフィルタによってフィルタリング処理を行うのではなく、フィルタリング（フィルタ処理）後の波形を規定する波形生成規則を設定することにより、フィルタ回路が不要となり、簡易にＰＳＫおよびフィルタリングを行うことができる。波形生成規則は、本来出力すべき波形を近似した波形を生成するための規則を保持することが望ましい。

波形生成部は、三角関数の波形データを記録したメモリを含んでもよい。波形生成部は、三角関数の波形データを読み出して、データの組み合わせに応じて波形データに所定の演算を施して出力してもよい。

波形生成規則は、周波数の異なる三角関数の波形データの線形和で規定されてもよい。
この場合、フィルタリング後の波形を、フーリエ級数展開して近似することができる。

入力デジタルデータは１または０の値をとる１ビットのデータであり、連続する２つの入力デジタルデータの組み合わせを（Ｄ１、Ｄ２）と書き、基準周波数の三角関数の波形データをｓｉｎ（ωｔ）と書くとき（ωｔは変数）、データ判定部は、（０，０）、（０，１）、（１，０）、（１，１）のいずれかを判定し、デジタル波形信号ｙを生成するための波形生成規則は、α１、α２、βを定数として、（０，０）に対して、ｙ＝α１・ｓｉｎ（ωｔ）であり、（０，１）に対して、ｙ＝α２・ｓｉｎ（０．５ωｔ）＋β（ｓｉｎ１．５ωｔ）であり、（１，０）に対して、ｙ＝−α２・ｓｉｎ（０．５ωｔ）−β（ｓｉｎ１．５ωｔ）を、（１，１）に対して、ｙ＝−α１・ｓｉｎ（ωｔ）として規定されてもよい。

α１：α２：βは、略１：１：０．２５であってもよい。

入力デジタルデータは１または０の値をとる１ビットのデータであり、ＰＳＫは、ＢＰＳＫ（バイナリＰＳＫ）であって、入力デジタルデータに応じて位相がシフトされる周期信号が周期ごとに０を通過するとき、波形生成部により生成される各デジタル波形信号は、ある周期に周期信号が０を通過する時刻から、次の周期に０を通過する時刻までの区間を表現したデータであってもよい。ＢＰＳＫされる信号は、周期の中間で、すなわち直流的な平均値である０を通過する。言い換えれば、ハイレベルとローレベルの間の遷移が発生する。したがって、各デジタル波形信号を、両端が０を通過する波形として表現することができ、規則によって規定すべき波形の個数を減らすことができる場合があり、便宜である。

デジタル変調器は、１ビットのデジタル信号を差分符号化する差分エンコーダをさらに備えてもよい。データ判定部は、差分エンコーダの出力を入力デジタルデータとして受けてもよい。

１ビットのデジタル信号は、ＲＤＳ（Radio Data System）データ、またはＲＢＤＳ（Radio Broadcast Data System）データであってもよい。

デジタル変調器は、波形生成部からの波形信号を受け、これを変調信号として搬送波を変調する振幅変調器をさらに備えてもよい。

デジタル変調器は、ひとつの半導体基板上に一体集積化されてもよい。

本発明の別の態様は、ＦＭ送信機である。このＦＭ送信機は、オーディオ信号をステレオコンポジット信号に変換するステレオ変調器と、ＲＤＳ／ＲＢＤＳデータを受け、差分符号化、ＢＰＳＫ、フィルタリングを施して出力する上述のデジタル変調器と、デジタル変調器の出力信号と、ステレオ変調器から出力されるステレオコンポジット信号を加算する加算器と、加算器の出力信号を受け、これを変調信号として搬送波を変調する周波数変調器と、を備える。

この態様によると、デジタルフィルタやアナログフィルタを設ける必要がなくなるため、回路を簡素化することができる。

本発明のさらに別の態様は、電子機器である。この電子機器は、オーディオ信号を出力する音源と、ＲＤＳ／ＲＢＤＳデータを生成するホストプロセッサと、音源およびホストプロセッサと所定のバスを介して接続されており、オーディオ信号およびＲＤＳ／ＲＢＤＳデータを受け、周波数変調して出力する上述のＦＭ送信機と、を備える。

なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明に係るデジタル変調器によれば、位相偏移変調、フィルタリングを実行できる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａと部材Ｂが接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ａと部材Ｂの間に部材Ｃが設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、本発明の実施の形態に係るＦＭ送信機１００を搭載した電子機器２００の全体構成を示すブロック図である。この電子機器２００は、たとえば携帯電話端末、ラジオ受信機、シリコンオーディオプレイヤであって、オーディオの再生機能を備えている。再生されるオーディオ信号は、電子機器２００自体が備えるスピーカやイヤホンなどの電気音響変換素子自体から出力可能である。これに加えて、電子機器２００は、より高音質なオーディオ再生を可能とするために、オーディオ信号を周波数変調して、外部に電波として送出可能となっている。ユーザは、送信された信号を、外部のオーディオプレイヤによって受信し、より高音質で再生することができる。

本実施の形態に係るＦＭ送信機１００は、オーディオデータに加えて、文字データなどを送出可能である。そのために、ＦＭ送信機１００およびホストプロセッサ１２０は、ＲＤＳ／ＲＢＤＳに準拠した信号を生成する。なお、ＲＤＳ／ＲＢＤＳと書くとき、いずれか一方、または両方を意味するものとする。

電子機器２００は、音源１１０、ホストプロセッサ１２０、ＦＭ送信機１００、アンテナ１１２を備える。音源１１０とホストプロセッサ１２０は、同一のＩＣであってもよい。

音源１１０は、オーディオ信号Ｓ１を出力する。たとえば、オーディオ信号Ｓ１は、放送波を受信して復調した結果得られる信号でもよいし、メモリに記憶されたデータを再生した信号であってもよく、その生成方法は問わない。音源１１０とＦＭ送信機１００は、所定の形式のバス１１４で接続される。たとえばバス１１４はＩ２Ｓバスである。この場合、音源１１０とＦＭ送信機１００の間で、オーディオ信号Ｓ１はシリアルデータとして伝送される。

ＦＭ送信機１００は、音源１１０からのオーディオ信号Ｓ１を受ける。ＦＭ送信機１００は、インタフェース部２０、ステレオ変調器２２、周波数変調器２４、パワーアンプ２６、メモリ３０、デジタル変調器１０を備え、一つの半導体基板上に機能ＩＣ（Integrated Circuit）として一体集積化されている。なお、図１は、主要な回路ブロックのみを抽出して示したものであり、その他のブロックは適宜省略している。

インタフェース部２０は、入力端子１０２を介して音源１１０からのオーディオ信号Ｓ１を受ける。インタフェース部２０はオーディオ信号Ｓ１を受信し、ステレオ変調器２２に出力する。ステレオ変調器２２は、オーディオ信号Ｓ１に対してステレオ変調を施し、ステレオコンポジット信号Ｓ２を生成する。

ＲＤＳ／ＲＢＤＳの詳細は、非特許文献１などに詳細に記述されるため、それらを参照されたい。ホストプロセッサ１２０は、ＲＤＳ／ＲＢＤＳとして送信すべきデータＤ１を出力する。この送信すべきデータＤ１自体は、ＲＤＳ／ＲＢＤＳフォーマットではなく、テキストデータにすぎない。ホストプロセッサ１２０とＦＭ送信機１００は、所定の形式のバス１１６で接続される。たとえばバス１１６はＩ２Ｃバスである。インタフェース部２０は、バス１１６を介して入力端子１０４に入力されたデータＤ１を受ける。データＤ１は、オーディオ信号Ｓ１とともにアンテナ１１２から送出すべき付加的なデータである。また、ホストプロセッサ１２０からＦＭ送信機１００に対するデータ送信は、アンテナ１１２から送信すべきＲＤＳ／ＲＢＤＳデータが変更されるタイミングのみに行うのが望ましい。この場合、データの変更時にのみ、メモリ３０の内容が更新される。

メモリ３０はレジスタなどで構成され、インタフェース部２０で受けたデータＤ１を格納する。ＲＤＳ／ＲＢＤＳフォーマットでは、同一のデータが繰り返し送信される。ホストプロセッサ１２０は、ＦＭ送信機１００に対し、繰り返しの単位となるデータを一括して出力する。

デジタル変調器１０は、メモリ３０に格納されたデータＤ１を順次読み出し、バイナリ位相偏移変調を行い、フィルタリングして出力する。加算器２８は、デジタル変調器１０から出力されるＲＤＳ／ＲＢＤＳデータＤ１６を、ステレオコンポジット信号Ｓ２と加算する。周波数変調器２４は、加算器２８の出力を変調信号として、搬送波を周波数変調する。パワーアンプ２６は、周波数変調器２４の出力を増幅し、出力端子１０６を介して外部のアンテナ１１２へと出力する。

以上がＦＭ送信機１００の全体構成の概略である。以下、デジタル変調器１０の構成および動作について説明する。図２は、図１のデジタル変調器１０の構成を示すブロック図である。

デジタル変調器１０は、分周器１２、入力バッファ１４、差動エンコーダ１６、データ判定部４０、波形生成部４２、制御部５０、振幅変調器５２を含む。
デジタル変調器１０には、図１のメモリ３０から１ビットずつ読み出された入力データＤ１０が順次入力される。入力データＤ１０のビットレートは、１．１８７５ｋＨｚである。デジタル変調器１０は、入力データＤ１０にＰＳＫ（位相偏移変調）を施し、フィルタリングして出力する。ＰＳＫは、ＢＰＳＫである。

分周器１２にはシステムクロックＣＫｓｙｓが入力される。分周器１２はシステムクロックＣＫｓｙｓを分周し、入力データＤ１０と同じ周波数を有する基準クロックＣＫ１０を生成する。入力バッファ１４は、入力データＤ１０と基準クロックＣＫ１０を受ける。入力バッファ１４はたとえば、フリップフロップやラッチ回路で構成され、フリップフロップの場合は、基準クロックＣＫ１０のポジティブエッジごとに入力データＤ１０の値をラッチする。入力バッファ１４の出力データ（以下、入力データＤ１１という）は、差動エンコーダ１６へと入力される。

差動エンコーダ１６は、入力データＤ１１を差分符号化する。差動エンコーダ１６は、排他的論理和ゲート（以下、ＸＯＲゲートという）１６ａ、遅延回路１６ｂを含む。遅延回路１６ｂは、ＸＯＲゲート１６ａの出力を、１データ分、すなわち基準クロックＣＫ１０の１周期だけ遅延させる。ＸＯＲゲート１６ａは、遅延回路１６ｂの出力と、入力データＤ１１の排他的論理和を出力する。差動エンコーダ１６の出力データ（以下、差分データという）Ｄ１２は、差分符号化されたデータとなる。

データ判定部４０は、差分データＤ１２を受ける。データ判定部４０は、連続する複数ｎ個の差分データＤ１２の値の組み合わせを判定する。差分データＤ１２の組み合わせは、２ｎだけ存在する。以下では、連続するｎ＝２個に対する４個の差分データの組み合わせを判定する場合について説明する。

データ判定部４０は、判定した差分データＤ１２の組み合わせを示す組み合わせデータＤ１３を生成する。差分データＤ１２は、１または０の値をとる１ビットのデータであり、連続する２つの差分データＤ１２の組み合わせを（Ｄ１、Ｄ２）と書く。このとき、組み合わせデータＤ１３は、（０，０）、（０，１）、（１，０）、（１，１）のいずれかを示す。

波形生成部４２は組み合わせデータＤ１３を受ける。波形生成部４２には、４つの組み合わせ（０，０）、（０，１）、（１，０）、（１，１）ごとに、波形生成規則が設定されている。波形生成部４２は、組み合わせデータＤ１３により示される、データ判定部４０により判定された組み合わせに対応する波形生成規則にもとづき、順次、デジタル波形信号Ｄ１４を出力する。

波形生成部４２は、演算部４４、ＲＯＭ４６、副搬送波生成部４８を含む。演算部４４およびＲＯＭ４６は、デジタル波形信号Ｄ１４を生成する。また、副搬送波生成部４８、ＲＯＭ４６は、５７ｋＨｚの副搬送波Ｄ１５を生成する。

ＲＯＭ４６は、三角関数の波形データを記録する。ＲＯＭに代えて、ハードディスクなどを利用してもよい。演算部４４は、三角関数の波形データを読み出し、組み合わせデータＤ１３に応じてこれに所定の演算を施して出力する。

いま、ＲＯＭ４６に記録される三角関数の波形データをｓｉｎ（ωｔ）と書く。ωｔは変数である。波形データは、デジタル値に量子化されている。

デジタル波形信号Ｄ１４を生成するための波形生成規則は、デジタル波形信号Ｄ１４の値をｙと書くとき、α１、α２、βを定数として以下のように規定してもよい。
Ｄ１３＝（０，０）に対して、ｙ＝α１・ｓｉｎ（ωｔ）
Ｄ１３＝（０，１）に対して、ｙ＝α２・ｓｉｎ（０．５ωｔ）＋β（ｓｉｎ１．５ωｔ）
Ｄ１３＝（１，０）に対して、ｙ＝−α２・ｓｉｎ（０．５ωｔ）−β（ｓｉｎ１．５ωｔ）
Ｄ１３＝（１，１）に対して、ｙ＝−α１・ｓｉｎ（ωｔ）
ωは、基準クロックＣＫ１０の角周波数であり、ｔは時間である。すなわち、波形生成規則は、周波数の異なる三角関数の波形データの線形和で規定される。これは、生成すべき波形をフーリエ級数展開によって近似していることを示す。好ましくは、α１：α２：βは、１：１：０．２５、またはそれに近い値に設定するのが望ましい。

以下、α１＝α２＝１、β＝０．２５として説明する。α１＝α２＝１とすれば、実質的な乗算処理が不要となる。また、β＝０．２５とすれば、ビットシフトで対応できるため、乗算が不要となるという利点がある。乗算器は回路面積が大きいため、回路面積の縮小の効果は大きい。ただし、波形の近似の精度を上げたい場合、α１、α２、βとして別の値を設定してもよい。この場合、回路の構成の簡略化という効果と引き替えに、デジタル波形信号Ｄ１４の精度を上げることができる。

図３は、演算部４４に設定される波形生成規則を示す図である。図中、Ａ〜Ｄの実線はそれぞれ、組み合わせ（０，０）、（１，１）、（０，１）、（１，０）に対応するデジタル波形信号Ｄ１４の波形を示す。

図２に戻る。制御部５０は、システムクロックＣＫｓｙｓを受け、演算部４４、副搬送波生成部４８を制御する。制御部５０は、システムクロックＣＫｓｙｓをカウントすることにより、時刻ｔを管理する。演算部４４は、時刻ｔに対応するｓｉｎ（ωｔ）の値を読み出す。演算部４４は、変数ｔを受け、これに対応するｓｉｎ（ωｔ）の値を読み出すためにアドレスデコーダを含んでもよい。

副搬送波生成部４８は、ＲＯＭ４６に記録された波形データｓｉｎ（ωｔ）を利用して、ω＝２π×ｆｓの副搬送波Ｄ１５を生成する。ｆｓ＝５７ｋＨｚである。副搬送波生成部４８は、演算部４４と同様にアドレスデコーダを含む。振幅変調器５２はたとえばミキサであって、波形生成部４２からのデジタル波形信号Ｄ１４を受け、これを変調信号として副搬送波Ｄ１５を変調する。振幅変調器５２の出力が、ＲＤＳ／ＲＢＤＳデータＤ１６となる。

図４は、本実施の形態に係る図２のデジタル変調器１０の動作を示すタイムチャートである。入力バッファ１４によって、入力データＤ１１が基準クロックＣＫ１０と同期される。入力データＤ１１は、基準クロックＣＫ１０のポジティブエッジのタイミングにおける入力データＤ１０の値を有する。

差分データＤ１２は、入力データＤ１１を差分符号化したデータである。つまり、ある基準クロックＣＫ１０に対応する時刻ｎ・Ｔにおける入力データＤ１１の値と、その一つ前の基準クロックＣＫ１０に対応する時刻（ｎ−１）・Ｔにおける差分データＤ１２の値が一致したとき、時刻ｎ・Ｔにおける差分データＤ１２はローレベル（０）となり、一致しないとき、差分データＤ１２はハイレベル（１）となる。ここで、Ｔは基準クロックＣＫ１０の周期である。

図４の信号ＢＰＳＫは、差分データＤ１２をバイナリ位相偏移変調した信号を示している。差分データＤ１２が１のときと、０のときで、信号ＢＰＳＫの位相は１８０度シフトしている。信号ＢＰＳＫは、デジタル変調器１０において実際に生成されるわけではなく、回路の処理を説明するために示している。デジタル波形信号Ｄ１４は、ＢＰＳＫをローパスフィルタによってフィルタリング処理することにより生成すべき波形を示す。本実施の形態に係るデジタル変調器１０は、信号ＢＰＳＫを生成して、これをフィルタリング処理するのではなく、信号ＢＰＳＫの生成を経ずに、直接デジタル波形信号Ｄ１４を生成する。

組み合わせデータＤ１３は、連続する２つの差分データＤ１２の値に応じて、（０，０）、（０，１）、（１，０）、（１，１）のいずれかをとる。波形生成部４２は、組み合わせデータＤ１３に応じて、波形Ａ〜Ｄのいずれかを順次生成することにより、デジタル波形信号Ｄ１４を生成する。

以上がデジタル変調器１０の構成および動作である。本実施の形態に係るデジタル変調器１０によれば、デジタルまたはアナログフィルタによってフィルタリング処理を行うのではなく、フィルタリング（フィルタ処理）後の出力すべき波形を近似した波形を生成するための規則を設定する。その結果、フィルタ回路が不要となり、簡易にＰＳＫおよびフィルタリングを行うことができる。

もし、フィルタをアナログ回路で形成する場合、回路部品が増加する。さらに、回路部品のばらつきによって、生成される波形が影響を受け、エラーレートが悪化するという問題がある。また、ばらつきによってフィルタのカットオフ周波数が大きくなると、５７ｋＨｚを中心とするＲＤＳ／ＲＢＤＳデータのスペクトルが、３８ｋＨｚを中心とするステレオ変調信号に漏洩するという問題がある。
これに対して、本実施の形態に係るデジタル変調器１０では、フィルタが不要であるから、回路面積の増大を抑制できる。さらに、フィルタのカットオフ周波数がばらつくこともないため、ステレオ変調信号に対する影響も抑えることができる。

また、フィルタをデジタル回路で構成する場合、演算精度が要求されるため回路規模、消費電力が大きくなるが、本実施の形態に係るデジタル変調器１０では、この問題も解消できる。

また、波形生成規則を、周波数の異なる三角関数の波形データの線形和で規定した。そのため、フィルタリング後の波形を、フーリエ級数展開して近似することができる。実施の形態では、周波数の異なる３つの正弦波の線形和で近似したが、より高次の正弦波を含んでもよい。正弦波ｓｉｎに代えて、またはこれに加えて、余弦波ｃｏｓを用いて近似しても同様の効果を得ることができる。近似すべき波形によっては、余弦波ｃｏｓの使用が適切な場合がある。

本実施の形態では、図４の信号ＢＰＳＫが、差分データＤ１２に応じて位相がシフトされる周期信号となる。信号ＢＰＳＫは、１周期ごとに中間時刻Ｔ／２で、値０を通過する。Ｔは信号ＢＰＳＫの周期である。この場合、波形生成部４２により生成される各デジタル波形信号Ｄ１４（Ａ〜Ｄ）は、ある周期に周期信号ＢＰＳＫが０を通過する時刻から、次の周期に０を通過する時刻までの区間を表現したデータとなっている点に着目すべきである。
もし、デジタル波形信号Ｄ１４を信号ＢＰＳＫ（または基準クロックＣＫ１０）の１周期と同一の区間に対応づけて生成する場合、連続するｎ＝３個の差分データＤ１２の値によって、デジタル波形信号Ｄ１４が決まるため、２３＝８個の波形生成規則を規定する必要がある。さらにこの場合、データ判定部４０は連続する３つの差分データＤ１２をモニタし、その組み合わせを判定する必要がある。
これに対して、本実施の形態では、信号ＢＰＳＫが値０を通過する点を１区間として、波形の近似を行うため、用意すべき波形の個数を減らすことができる。
もっとも、８個の波形生成規則を規定してデジタル波形信号Ｄ１４を生成する場合も、本発明の範囲に含まれる。

図５は、ＦＭ送信機１００および周辺回路の回路図である。ＦＭ送信機１００のＩＣは、１番ピン〜２８番ピンを備える。

１番ピン、２番ピン、７番ピン、８番ピン、２７番ピンにはＦＭ送信機１００内のアナログ回路に対する電源電圧Ｖｃｃ、接地電圧ＧＮＤが供給される。１２、１３、２３番ピンには、デジタル回路に対する電源電圧Ｖｄｄ、接地電圧ＧＮＤが供給される。

レギュレータ３０４は、ＦＭ送信機１００の内部ロジックで使用する電圧を生成する。１１番ピンからは、レギュレータ３０４により生成された電圧が出力される。

１９〜２１番ピンには、Ｉ２Ｓバスを介して音源１１０が接続される。１９番ピンはデータ用、２０番ピンはクロック用、２１番ピンはＬＲクロック用である。Ｉ２Ｓバスインタフェース部３０６は、音源１１０とデータを送受信する。

１７、１８番ピンには、Ｉ２Ｃバスを介してホストプロセッサ１２０が接続される。１７番ピンはクロック信号、１８番ピンはデータ信号用である。

１５番ピン、１６番ピンには、水晶振動子３４４が接続される。発振器３０２は、システムクロックを提供する。

１４番ピンにはチップイネーブル信号が入力される。チップイネーブル信号によって、ＦＭ送信機１００が通常動作するモードと、パワーダウンモードが切りかえられる。パワーダウンモードでは内部回路がシャットダウンし、消費電流がほぼ０となり、外部からの信号を受け付けない状態となる。

２２番ピンにはデバイスアドレス選択信号が入力される。ＦＭ送信機１００の他に共通のＩ２Ｃバスで制御されるＬＳＩが存在する場合に、それらを区別するために設けられる。
２４番ピンは、テスト用端子である。

２５番ピンは、ＲＤＳ用トリガ出力端子である。ＲＤＳデジタル変調器３１２は、ＦＭ送信機１００に対して外部からＲＤＳ信号が送信されたことを、２５番ピンを介してＦＭ送信機１００以外の回路ブロックへと通知する。

ステレオ変調３１０は、音源１１０から受信したオーディオ信号を受け、これをステレオ変調し、ステレオコンポジット信号を生成する。ＲＤＳデジタル変調器３１２は、ホストプロセッサ１２０からのデータを順次読み出して、バイナリ位相偏移変調を行い、フィルタリングして出力する。加算器３１４は、ＲＤＳデジタル変調器３１２から出力されるＲＤＳ／ＲＢＤＳデータを、ステレオコンポジット信号と加算する。

ＤＡＣ３１６は、加算器３１４の出力をデジタルアナログ変換する。変調度調節部３１８によってＤＡＣ３１６の振幅が調節され、５番ピン、外部のキャパシタＣ１００、６番ピンを介してＰＬＬ３２２に供給される。６番ピンは、キャパシタＣ１０２および４番ピン（ＰＬＬ時定数切替端子）を介してループフィルタ３２４と接続される。４番ピンに接続されるキャパシタＣ１０２およびＦＭ送信機１００内部の図示しない抵抗によって、ループフィルタ３２４が形成され、キャパシタＣ１０２の容量値を変更するか、抵抗値を変更するかによって時定数が調節される。

ＶＣＯ３２０は、ＰＬＬからの信号に応じた周波数で発振し、ＦＭ変調された信号をディバイダ３２８へと供給する。ＶＣＯ３２０には、９、１０番ピンを介してバリキャップダイオードとインダクタが接続される。

ＦＭ送信機１００は２系統のパワーアンプを備える。ディバイダ３２８は、パワーアンプ３３０、３３２へと信号を出力する。パワーアンプ３３０の出力は、２６番ピンから外部へと出力される。２６番ピンにはマッチング回路３４０が接続される。パワーアンプ３３２の出力は、２８番ピンから外部へと出力される。２８番ピンにはマッチング回路３４２が接続される。パワーアンプとマッチング回路を２系統設けることにより、それぞれの系統の負荷（アンテナ）に応じて周波数特性を調節できる。

図１および図５の対応関係を以下に示す。
インタフェース部２０：インタフェース３０６、３０８
デジタル変調器１０ ：ＲＤＳ３１２
加算器２８ ：加算器３１４
周波数変調器２４ ：ＤＡＣ３１６、変調度調節部３１８、ループフィルタ３２４、ＰＬＬ３２２、ＶＣＯ３２０
パワーアンプ２６ ：ディバイダ３２８、パワーアンプ３３０、３３２

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

実施の形態では、波形生成部４２が、基本となる三角関数の波形データを記録したＲＯＭ４６を含む構成としたが、本発明はこれに限定されない。たとえば、ＲＯＭ４６を設けず、ＤＳＰによって三角関数を直接演算してもよい。
また、演算部４４は、ＲＯＭ４６に記録された基本となる三角関数の波形データに演算を施すことにより図３の波形Ａ〜Ｄを生成したが、本発明はこれに限定されない。たとえば、ＲＯＭ４６に基本となる三角関数の波形データに代えて、波形Ａ〜Ｄを直接記憶させてもよい。あるいは、波形Ａ、Ｃのみを記憶し、Ｂ、ＤはＡ、Ｃの符号を反転してもよい。

実施の形態では、ＢＰＳＫを行う変調器を例に説明したが、本発明はこれに限定されず、ＱＰＳＫ（Quadrature Phase Shift Keying）にも適用可能である。この場合、近似する波形の個数を増加すればよい。

実施の形態では、ＲＤＳ／ＲＢＤＳデータを変調する変調器について説明したが、本発明は、そのほかのデジタル変調に好適に利用可能である。

実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。

本発明の実施の形態に係るＦＭ送信機を搭載した電子機器の全体構成を示すブロック図である。 図１のデジタル変調器の構成を示すブロック図である。 図２の演算部に設定される波形生成規則を示す図である。 図２のデジタル変調器の動作を示すタイムチャートである。 ＦＭ送信機および周辺回路の回路図である。

符号の説明

１０ デジタル変調器、 １２ 分周器、 １４ 入力バッファ、 １６ 差動エンコーダ、 １６ａ ＸＯＲゲート、 １６ｂ 遅延回路、 ４０ データ判定部、 ４２ 波形生成部、 ４４ 演算部、 ４６ ＲＯＭ、 ４８ 副搬送波生成部、 ５０ 制御部、 ５２ 振幅変調器、 ２０ インタフェース部、 ２２ ステレオ変調器、 ２４ 周波数変調器、 ２６ パワーアンプ、 ３０ メモリ、 １００ ＦＭ送信機、 １０２ 入力端子、 １０４ 入力端子、 １０６ 出力端子、 １１４ バス、 １１６ バス、 １１０ 音源、 １１２ アンテナ、 １２０ ホストプロセッサ、 ２８ 加算器、 ２００ 電子機器、 Ｄ１０ 入力データ、 Ｄ１１ 入力データ、 Ｄ１２ 差分データ、 Ｄ１３ 組み合わせデータ、 Ｄ１４ デジタル波形信号、 Ｄ１５

Claims (13)

1. 入力デジタルデータにＰＳＫ（位相偏移変調）を施し、フィルタリングして出力するデジタル変調器であって、
   連続する２つ以上の前記入力デジタルデータの値の組み合わせを判定するデータ判定部と、
   組み合わせごとに波形生成規則が設定されており、前記データ判定部により判定された組み合わせに対応する波形生成規則にもとづき、順次デジタル波形信号を出力する波形生成部と、
   を備えることを特徴とするデジタル変調器。
2. 前記波形生成部は、三角関数の波形データを記録したメモリを含み、前記三角関数の波形データを読み出して、前記データの組み合わせに応じて該波形データに所定の演算を施して出力することを特徴とする請求項１に記載のデジタル変調器。
3. 前記波形生成規則は、周波数の異なる三角関数の波形データの線形和で規定されることを特徴とする請求項２に記載のデジタル変調器。
4. 前記入力デジタルデータは１または０の値をとる１ビットのデータであり、連続する２つの入力デジタルデータの組み合わせを（Ｄ１、Ｄ２）と書き、基準周波数の前記三角関数の波形データをｓｉｎ（ωｔ）と書くとき（ωｔは変数）、
   前記データ判定部は、（０，０）、（０，１）、（１，０）、（１，１）のいずれかを判定し、
   前記デジタル波形信号ｙを生成するための前記波形生成規則は、α１、α２、βを定数として、
   （０，０）に対して、ｙ＝α１・ｓｉｎ（ωｔ）であり、
   （０，１）に対して、ｙ＝α２・ｓｉｎ（０．５ωｔ）＋β（ｓｉｎ１．５ωｔ）であり、
   （１，０）に対して、ｙ＝−α２・ｓｉｎ（０．５ωｔ）−β（ｓｉｎ１．５ωｔ）を、
   （１，１）に対して、ｙ＝−α１・ｓｉｎ（ωｔ）
   として規定されることを特徴とする請求項３に記載のデジタル変調器。
5. α１：α２：βは、略１：１：０．２５であることを特徴とする請求項４に記載のデジタル変調器。
6. 前記入力デジタルデータは１または０の値をとる１ビットのデータであり、ＰＳＫは、ＢＰＳＫ（バイナリＰＳＫ）であって、前記入力デジタルデータに応じて位相がシフトされる周期信号が周期ごとに０を通過するとき、
   前記波形生成部により生成される各デジタル波形信号は、ある周期に前記周期信号が０を通過する時刻から、次の周期に０を通過する時刻までの区間を表現したデータであることを特徴とする請求項１から３のいずれかに記載のデジタル変調器。
7. １ビットのデジタル信号を差分符号化する差分エンコーダをさらに備え、
   前記データ判定部は、前記差分エンコーダの出力を前記入力デジタルデータとして受けることを特徴とする請求項１から５のいずれかに記載のデジタル変調器。
8. 前記１ビットのデジタル信号は、ＲＤＳ（Radio Data System）／ＲＢＤＳ（Radio Broadcast Data System）データであることを特徴とする請求項７に記載のデジタル変調器。
9. 前記波形生成部からの波形信号を受け、これを変調信号として搬送波を変調する振幅変調器をさらに備えることを特徴とする請求項８に記載のデジタル変調器。
10. ひとつの半導体基板上に一体集積化されたことを特徴とする請求項９に記載のデジタル変調器。
11. オーディオ信号をステレオコンポジット信号に変換するステレオ変調器と、
    ＲＤＳ／ＲＢＤＳデータを受け、差分符号化、ＢＰＳＫ、フィルタリングを施して出力する請求項９に記載のデジタル変調器と、
    前記デジタル変調器の出力信号と、前記ステレオ変調器から出力される前記ステレオコンポジット信号を加算する加算器と、
    前記加算器の出力信号を受け、これを変調信号として搬送波を変調する周波数変調器と、
    を備えることを特徴とするＦＭ送信機。
12. オーディオ信号を出力する音源と、
    ＲＤＳ／ＲＢＤＳデータを生成するホストプロセッサと、
    前記音源および前記ホストプロセッサと所定のバスを介して接続されており、前記オーディオ信号および前記ＲＤＳ／ＲＢＤＳデータを受け、周波数変調して出力する請求項１１に記載のＦＭ送信機と、
    を備えることを特徴とする電子機器。
13. 連続する２つ以上の入力デジタルデータの値の組み合わせを判定するステップと、
    組み合わせごとに設定された波形生成規則から、判定された組み合わせに対応する波形生成規則を選択し、選択した波形生成規則にもとづきデジタル波形信号を生成するステップと、
    を備えることを特徴とするデジタル変調方法。

Images