JP2010027716A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010027716A JP2010027716A JP2008184787A JP2008184787A JP2010027716A JP 2010027716 A JP2010027716 A JP 2010027716A JP 2008184787 A JP2008184787 A JP 2008184787A JP 2008184787 A JP2008184787 A JP 2008184787A JP 2010027716 A JP2010027716 A JP 2010027716A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- gate insulating
- semiconductor device
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】P型半導体層11上に、下側から順に第1ゲート絶縁膜2a、第2ゲート絶縁膜2b、第1金属膜3a、第2金属膜3b、第3金属膜3cが形成されたNチャンネルMISトランジスタ21、及び、N型半導体層10上に、下側から順に第1ゲート絶縁膜2a、第2ゲート絶縁膜2b、第1金属膜3a、第3金属膜3cが形成されたPチャンネルMISトランジスタ20を具備した半導体装置。
【選択図】図1
Description
Claims (10)
- P型半導体層と、前記P型半導体層上に形成された第1ゲート絶縁膜と、この第1ゲート絶縁膜上に形成された第2ゲート絶縁膜と、この第2ゲート絶縁膜上に形成された第1金属膜と、この第1金属膜上に形成された第3金属膜とを有するNチャンネルMISトランジスタ、及び、
N型半導体層と、このN型半導体層上に形成された第1ゲート絶縁膜と、この第1ゲート絶縁膜上に形成された第2ゲート絶縁膜と、この第2ゲート絶縁膜上に形成された第1金属膜と、この第1金属膜上に形成された第3金属膜とを有するPチャンネルMISトランジスタとを具備し、
前記NチャンネルMISトランジスタにおける前記第1金属膜と前記第3金属膜との間に第2金属膜を形成したことを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記第2金属膜は、前記第1金属膜及び前記第3金属膜より仕事関数の小さな金属からなることを特徴とする半導体装置。 - 請求項2記載の半導体装置であって、
前記第1金属膜及び前記第3金属膜は、Ru、Ir、Ni、Co、Ptのいずれか又は少なくともいずれか1種を含む合金からなり、前記第2金属膜は、Al、Ti、Taのいずれか又は少なくともいずれか1種を含む合金からなることを特徴とする半導体装置。 - 請求項1〜3いずれか1項記載の半導体装置であって、
前記第2ゲート絶縁膜が前記第1ゲート絶縁膜より誘電率の高い膜からなることを特徴とする半導体装置。 - 請求項4記載の半導体装置であって、
前記第2ゲート絶縁膜が、HfO2、HfSiON、HfAlO、Al2O3のいずれかからなることを特徴とする半導体装置。 - NチャンネルMISトランジスタ及びPチャンネルMISトランジスタを備えた半導体装置の製造方法において、
P型半導体層上及びN型半導体層上に第1ゲート絶縁膜を形成する工程と、
この第1ゲート絶縁膜上に第2ゲート絶縁膜を形成する工程と、
この第2ゲート絶縁膜上に第1金属膜を形成する工程と、
この第1金属膜上に第2金属膜を形成する工程と、
前記PチャンネルMISトランジスタの形成領域に形成された前記第2金属膜を剥離する工程と、
前記PチャンネルMISトランジスタの形成領域の第1金属膜上及び前記NチャンネルMISトランジスタの形成領域の第2金属膜上に第3金属膜を形成する工程と
を備えたことを特徴とする半導体装置の製造方法。 - 請求項6記載の半導体装置の製造方法であって、
前記第2金属膜は、前記第1金属膜及び前記第3金属膜より仕事関数の小さな金属からなることを特徴とする半導体装置の製造方法。 - 請求項7記載の半導体装置の製造方法であって、
前記第1金属膜及び前記第3金属膜は、Ru、Ir、Ni、Co、Ptのいずれか又は少なくともいずれか1種を含む合金からなり、前記第2金属膜は、Al、Ti、Taのいずれか又は少なくともいずれか1種を含む合金からなることを特徴とする半導体装置の製造方法。 - 請求項6〜8いずれか1項記載の半導体装置の製造方法であって、
前記第2ゲート絶縁膜が前記第1ゲート絶縁膜より誘電率の高い膜からなることを特徴とする半導体装置の製造方法。 - 請求項9記載の半導体装置の製造方法であって、
前記第2ゲート絶縁膜が、HfO2、HfSiON、HfAlO、Al2O3のいずれかからなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008184787A JP2010027716A (ja) | 2008-07-16 | 2008-07-16 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008184787A JP2010027716A (ja) | 2008-07-16 | 2008-07-16 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010027716A true JP2010027716A (ja) | 2010-02-04 |
Family
ID=41733285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008184787A Pending JP2010027716A (ja) | 2008-07-16 | 2008-07-16 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010027716A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013541198A (ja) * | 2010-09-10 | 2013-11-07 | アプライド マテリアルズ インコーポレイテッド | 半導体デバイス内の閾値電圧を調整する方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003273350A (ja) * | 2002-03-15 | 2003-09-26 | Nec Corp | 半導体装置及びその製造方法 |
JP2004260165A (ja) * | 2003-02-27 | 2004-09-16 | Sharp Corp | Cmosに適用する複数の金属ゲートを集積するシステムおよび方法 |
JP2007208260A (ja) * | 2006-01-31 | 2007-08-16 | Samsung Electronics Co Ltd | 二重仕事関数金属ゲートスタックを備えるcmos半導体装置 |
JP2008084970A (ja) * | 2006-09-26 | 2008-04-10 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
-
2008
- 2008-07-16 JP JP2008184787A patent/JP2010027716A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003273350A (ja) * | 2002-03-15 | 2003-09-26 | Nec Corp | 半導体装置及びその製造方法 |
JP2004260165A (ja) * | 2003-02-27 | 2004-09-16 | Sharp Corp | Cmosに適用する複数の金属ゲートを集積するシステムおよび方法 |
JP2007208260A (ja) * | 2006-01-31 | 2007-08-16 | Samsung Electronics Co Ltd | 二重仕事関数金属ゲートスタックを備えるcmos半導体装置 |
JP2008084970A (ja) * | 2006-09-26 | 2008-04-10 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013541198A (ja) * | 2010-09-10 | 2013-11-07 | アプライド マテリアルズ インコーポレイテッド | 半導体デバイス内の閾値電圧を調整する方法 |
KR101863330B1 (ko) * | 2010-09-10 | 2018-05-31 | 어플라이드 머티어리얼스, 인코포레이티드 | 반도체 디바이스들에서 임계 전압을 조정하기 위한 방법들 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9455203B2 (en) | Low threshold voltage CMOS device | |
JP5284276B2 (ja) | Cmos半導体装置およびその製造方法 | |
JP5196954B2 (ja) | 半導体装置の製造方法 | |
KR102128450B1 (ko) | 트랜지스터의 문턱전압조절을 위한 방법 및 게이트구조물 | |
US7183596B2 (en) | Composite gate structure in an integrated circuit | |
JP4002868B2 (ja) | デュアルゲート構造およびデュアルゲート構造を有する集積回路の製造方法 | |
US8410555B2 (en) | CMOSFET device with controlled threshold voltage and method of fabricating the same | |
JP5336814B2 (ja) | 半導体装置およびその製造方法 | |
CN106531618B (zh) | 具有金属栅极结构的半导体元件的功函数调整方法 | |
US20100237432A1 (en) | Semiconductor device and method for fabricating the same | |
JP2010161308A (ja) | 半導体装置およびその製造方法 | |
JP2006222385A (ja) | Cmos半導体装置 | |
JP2010129880A (ja) | 半導体装置及びその製造方法 | |
US20120256269A1 (en) | Semiconductor devices including dual gate structures and methods of fabrication | |
US20100213555A1 (en) | Metal oxide semiconductor devices having capping layers and methods for fabricating the same | |
JP2007073660A (ja) | 半導体装置およびその製造方法 | |
WO2011077536A1 (ja) | 半導体装置およびその製造方法 | |
TW201125123A (en) | High-k/metal gate transistor with L-shaped gate encapsulation layer | |
JP4287421B2 (ja) | 半導体装置の製造方法 | |
JP2007036116A (ja) | 半導体装置の製造方法 | |
CN102956556B (zh) | 半导体结构及其制造方法 | |
JP2010147104A (ja) | 半導体装置の製造方法 | |
JP2006278376A (ja) | 半導体装置およびその製造方法 | |
JP2010021200A (ja) | 半導体装置の製造方法 | |
JP2009054609A (ja) | Pチャネルmosトランジスタ、nチャネルmosトランジスタ及び不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130328 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130514 |