JP2010022094A

JP2010022094A - ハーフブリッジ回路

Info

Publication number: JP2010022094A
Application number: JP2008178441A
Authority: JP
Inventors: Kazunori Kidera; 和憲木寺
Original assignee: Panasonic Electric Works Co Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2008-07-08
Filing date: 2008-07-08
Publication date: 2010-01-28
Anticipated expiration: 2028-07-08
Also published as: JP5306730B2

Abstract

【課題】ハイサイドＦＥＴスイッチとローサイドＦＥＴスイッチを備えたハーフブリッジ回路において、ゲート容量によるエネルギーロスを低減する。
【解決手段】ハーフブリッジ回路１０は、直列接続されたハイサイドＦＥＴスイッチＦＥＴ１及びローサイドＦＥＴスイッチＦＥＴ２と、両ＦＥＴスイッチの各ゲート容量を充放電して交互にオンオフするためのハーフブリッジドライバ１２とを備え、両ＦＥＴスイッチの接続点１１１に出力を発生する。ハーフブリッジドライバ１２は、ＦＥＴスイッチのゲート容量を充電するための電源ＶＧと、ＦＥＴスイッチがターンオフするとき、そのＦＥＴスイッチのゲート容量に充電されている電荷を放電し、そのエネルギーを電源ＶＧに回生するためのトランスＴＲ２、ＴＲ３とを備えた。これにより、ゲート容量によるエネルギーロスが低減され、ＦＥＴスイッチのスイッチング周波数が高周波であっても、発熱が防止され高効率となる。
【選択図】図１

Description

本発明は、電源回路等に用いられるハイサイドＦＥＴスイッチとローサイドＦＥＴスイッチを備えたハーフブリッジ回路に関する。

従来から、ハイサイドＦＥＴスイッチとローサイドＦＥＴスイッチとを備え、そのＦＥＴスイッチがドライバＩＣ等を用いた駆動回路によって駆動されるハーフブリッジ回路が電源回路等に用いられている。ドライバＩＣは、ＦＥＴスイッチのターンオン時には、抵抗を介してＦＥＴスイッチのゲート容量に電荷を充電し、ターンオフ時には抵抗を介してゲート容量を短絡することによって、ゲート容量に充電されている電荷のエネルギーを抵抗で熱に変換する。エネルギーが熱に変換されるので、エネルギーロスが生じる。ハーフブリッジ回路は、高電圧を印加する場合には高耐圧のＦＥＴが必要となり、ＦＥＴのゲート容量が大きくなって、スイッチング１回当たりのゲート容量によるエネルギーロスが大きくなる。また、このエネルギーロスは、スイッチング周波数が高くなると単位時間当たりのスイッッチング回数が増えるので、スイッチング周波数に比例して大きくなる。このため、ハーフブリッジ回路は、印加電圧が高く、高周波スイッチングが必要な場合、発熱や効率の低下などの問題が発生する。また、駆動回路に変圧器等を用いたハーフブリッジ回路が知られているが（例えば、特許文献１参照）、ゲート容量によるエネルギーロスを変圧器によって低減するものではない。
特開２００４−４０９４２号公報

本発明は、上記問題を解決するものであり、ハイサイドＦＥＴスイッチとローサイドＦＥＴスイッチを備えたハーフブリッジ回路において、ゲート容量によるエネルギーロスを低減し、発熱を防ぎ高効率なハーフブリッジ回路を提供することを目的とする。

上記目的を達成するために請求項１の発明は、直列接続されたハイサイドＦＥＴスイッチ及びローサイドＦＥＴスイッチと、前記両ＦＥＴスイッチの各ゲート容量を充放電して交互にオンオフするためのハーフブリッジドライバと、を備え、前記両ＦＥＴスイッチの接続点に出力を発生するハーフブリッジ回路において、前記ハーフブリッジドライバは、前記ＦＥＴスイッチのゲート容量を充電するための電源と、前記ＦＥＴスイッチがターンオフするとき、該ＦＥＴスイッチのゲート容量に充電されている電荷を放電し、そのエネルギーを前記電源に回生するためのトランスと、を備えたものである。

請求項２の発明は、請求項１に記載のハーフブリッジ回路において、前記電源からのゲート容量の充電を制御するスイッチと、ゲート容量の放電と前記トランスによる回生動作を制御するスイッチと、これらスイッチの開閉タイミングを制御するタイミング回路と、を備えたものである。

請求項１の発明によれば、ＦＥＴスイッチのゲート容量に充電されている電荷のエネルギーが電源に回生されるので、ゲート容量によるエネルギーロスが低減される。そのため、ＦＥＴスイッチのスイッチング周波数が高周波であっても、発熱が防止され高効率となる。

請求項２の発明によれば、ターンオフする一方のＦＥＴスイッチのゲート容量のエネルギーの回生を、ターンオンする他方のＦＥＴスイッチのゲート容量への充電より優先する開閉タイミングでスイッチを制御することにより、回生の効率が良くなる。

図１は、本発明の一実施形態に係るハーフブリッジ回路１０の回路構成を示す。このハーフブリッジ回路１０は、直列接続されたハイサイドＦＥＴスイッチＦＥＴ１及びローサイドＦＥＴスイッチＦＥＴ２を有したハーフブリッジ回路の出力段１１と、両ＦＥＴスイッチＦＥＴ１、ＦＥＴ２の各ゲート容量を充放電して交互にオンオフするためのハーフブリッジドライバ１２と、を備える。ハーフブリッジ回路の出力段１１の出力は、両ＦＥＴスイッチＦＥＴ１、ＦＥＴ２の接続点１１１に発生する。

ＦＥＴスイッチＦＥＴ１、ＦＥＴ２（以下、それぞれＦＥＴ１、ＦＥＴ２という）は、ドレイン、ゲート、ソースの端子を有し、ドレイン・ソース間の電流を、ゲートに加える電圧によって制御する電圧駆動型の半導体スイッチであり、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor FET）である。ハーフブリッジ回路の出力段１１は、同極性（通常はＮチャネル）のＦＥＴスイッチを直列接続して構成され、上側（高圧側）のＦＥＴ１は、ハイサイドＦＥＴスイッチ、下側（低圧側）のＦＥＴ２は、ローサイドＦＥＴスイッチと呼ばれる。ＦＥＴ１のソースとＦＥＴ２のドレインが接続され、その接続点１１１に出力端子ＯＵＴが接続される。ＦＥＴ１、ＦＥＴ２のゲートＧ１、Ｇ２は、ゲート容量と呼ばれる入力容量を有し、ゲートＧ１、Ｇ２に駆動電圧を加えるとき、そのゲート容量が充電される。ゲート容量に充電される電荷は、ゲート電荷と呼ばれる。

ハーフブリッジドライバ１２は、ゲートＧ１、Ｇ２に駆動電圧を加えるゲートドライブ回路である。このハーフブリッジドライバ１２は、ＦＥＴ１、ＦＥＴ２のゲート容量を充電するための電源ＶＧと、ＦＥＴ１がターンオフするとき、そのゲート容量に充電されている電荷を放電し、そのエネルギーを電源ＶＧに回生するためのトランスＴＲ３と、ＦＥＴ２がターンオフするとき、そのゲート容量に充電されている電荷を放電し、そのエネルギーを電源ＶＧに回生するためのトランスＴＲ２とを備える。

また、ハーフブリッジドライバ１２は、電源ＶＧからのゲート容量の充電を制御するスイッチＳ１、Ｓ２と、ゲート容量の放電とトランスＴＲ２、ＴＲ３による回生動作を制御するスイッチＳ４、Ｓ３と、これらスイッチＳ１〜Ｓ４の開閉タイミングを制御するディジタル回路等から成るタイミング回路１３とを備える。スイッチＳ１〜Ｓ４は、例えば、半導体スイッチであり、トランスＴＲ１〜ＴＲ３の電流をオンオフ制御する。

ハーフブリッジドライバ１２は、ＦＥＴ１、ＦＥＴ２をドライブするためのトランスＴＲ１を備える。電源ＶＧからの電流は、スイッチＳ１、Ｓ２によってオンオフされてコンデンサＣ１を介してトランスＴＲ１の１次側に流れる。トランスＴＲ１の２次側からゲートＧ１、Ｇ２へ流れる充電電流は、それぞれダイオードＤ１、Ｄ４によって整流され、ゲートＧ１、Ｇ２のゲート容量が交互に充電される。

ゲートＧ１からトランスＴＲ３の１次側へ流れる放電電流は、ダイオードＤ３によって整流され、スイッチＳ３によってオンオフされる。トランスＴＲ３の２次側から電源ＶＧへ流れる回生電流は、ダイオードＤ６によって整流される。ゲートＧ２からトランスＴＲ２の１次側へ流れる放電電流は、ダイオードＤ５によって整流され、スイッチＳ４によってオンオフされる。トランスＴＲ２の２次側から電源ＶＧへ流れる回生電流は、ダイオードＤ２によって整流される。

図２（ａ）（ｂ）は、上記のように構成されたハーフブリッジ回路１０の回路動作を各々時系列順に示す。図２（ａ）は、遷移１として、ＦＥＴ１がオフ状態かつＦＥＴ２がオン状態から、ＦＥＴ１がオン状態かつＦＥＴ２がオフ状態に変化する状態遷移を示す。この遷移１は、タイミング回路１３によって、スイッチＳ２、Ｓ３がオフ状態で、スイッチＳ４、Ｓ１をオフ状態から一定の時間差を設けてオン状態にターンオンして行われる。図２（ａ）上段、中段、下段は、それぞれ遷移１における第１、第２、第３の状態を示す。第１の状態において、スイッチＳ４がターンオンすることにより、ＦＥＴ２のゲート容量に充電されている電荷が、スイッチＳ４とダイオードＤ５を介して、トランスＴＲ２の１次側に放電され、ＦＥＴ２がターンオフする。トランスＴＲ２は、この放電電流によって励磁され、エネルギーが蓄えられる。続いて、第２の状態において、トランスＴＲ２に蓄えられたエネルギーが２次側に放出され、トランスＴＲ２の２次側からダイオードＤ２を介して電源ＶＧに回生される。続いて、第３の状態において、スイッチＳ１がターンオンすることにより、トランスＴＲ１に電流が流れ、トランスＴＲ１の２次側からダイオードＤ１を介してＦＥＴ１のゲート容量に電荷が充電され、ＦＥＴ１がターンオンする。

次に、図２（ｂ）は、遷移２として、ＦＥＴ１がオン状態かつＦＥＴ２がオフ状態から、ＦＥＴ１がオフ状態かつＦＥＴ２がオン状態に変化する状態遷移を示す。この遷移２は、タイミング回路１３によって、スイッチＳ１、Ｓ４がオフ状態で、スイッチＳ３、Ｓ２をオフ状態から一定の時間差を設けてオン状態にターンオンして行われる。図２（ｂ）上段、中段、下段は、それぞれ遷移２における第１、第２、第３の状態を示す。第１の状態において、スイッチＳ３がターンオンすることにより、ＦＥＴ１のゲート容量に充電されている電荷が、スイッチＳ３とダイオードＤ３を介して、トランスＴＲ３の１次側に放電され、ＦＥＴ１がターンオフする。トランスＴＲ３は、この放電電流によって励磁され、エネルギーが蓄えられる。続いて、第２の状態において、トランスＴＲ３に蓄えられたエネルギーが２次側に放出され、トランスＴＲ３の２次側からダイオードＤ６を介して電源ＶＧに回生される。続いて、第３の状態において、スイッチＳ２がターンオンすることにより、トランスＴＲ１に電流が流れ、トランスＴＲ１の２次側からダイオードＤ４を介してＦＥＴ２のゲート容量に電荷が充電され、ＦＥＴ２がターンオンする。

このように、本実施形態のハーフブリッジ回路１０は、ＦＥＴ１又はＦＥＴ２がターンオフするとき、そのゲート容量に充電されている電荷のエネルギーを抵抗で熱に変換せずに、それぞれトランスＴＲ３、ＴＲ２を用いて磁気エネルギーに変換し、それを電源ＶＧに回生するので、ゲート容量によるエネルギーロスが低減される。そのため、ＦＥＴ１、ＦＥＴ２のスイッチング周波数が高周波であっても、発熱が防止され高効率となる。また、ターンオフする一方のＦＥＴスイッチのゲート容量のエネルギーの回生（前記遷移１及び遷移２の第２の状態）を、ターンオンする他方のＦＥＴスイッチのゲート容量への充電（第３の状態）より優先する開閉タイミングでスイッチＳ１〜Ｓ４を制御することにより、回生の効率が良くなる。また、この開閉タイミングによって、一方のＦＥＴスイッチのターンオフが、他方のＦＥＴスイッチのターンオンに先行するので、ＦＥＴ１、ＦＥＴ２が同時にオン状態となることが防止される。

なお、本発明は、上記の実施形態の構成に限られず、発明の要旨を変更しない範囲で種々の変形が可能である。例えば、ハーフブリッジ回路１０を小型化するために、トランスにＭＥＭＳ（Micro Electro Mechanical Systems）を応用した小型トランスを用いてもよく、複数のトランスを集積化してもよい。

本発明の一実施形態に係るハーフブリッジ回路の回路図。（ａ）は同回路の回路動作における状態遷移を示す回路図、（ｂ）はその回路動作における別の状態遷移を示す回路図。

符号の説明

１０ハーフブリッジ回路
１１ハーフブリッジ回路の出力段
１２ハーフブリッジドライバ
１３タイミング回路
ＦＥＴ１ハイサイドＦＥＴスイッチ
ＦＥＴ２ローサイドＦＥＴスイッチ
ＴＲ１、ＴＲ２、ＴＲ３トランス
Ｓ１〜Ｓ４スイッチ

Claims

直列接続されたハイサイドＦＥＴスイッチ及びローサイドＦＥＴスイッチと、前記両ＦＥＴスイッチの各ゲート容量を充放電して交互にオンオフするためのハーフブリッジドライバと、を備え、前記両ＦＥＴスイッチの接続点に出力を発生するハーフブリッジ回路において、
前記ハーフブリッジドライバは、前記ＦＥＴスイッチのゲート容量を充電するための電源と、
前記ＦＥＴスイッチがターンオフするとき、該ＦＥＴスイッチのゲート容量に充電されている電荷を放電し、そのエネルギーを前記電源に回生するためのトランスと、を備えたことを特徴とするハーフブリッジ回路。
前記電源からのゲート容量の充電を制御するスイッチと、
ゲート容量の放電と前記トランスによる回生動作を制御するスイッチと、
これらスイッチの開閉タイミングを制御するタイミング回路と、を備えたことを特徴とする請求項１に記載のハーフブリッジ回路。