JP2010020743A - 複数のコアを含むプロセッサを有するコンピュータ・システムの制御 - Google Patents

複数のコアを含むプロセッサを有するコンピュータ・システムの制御 Download PDF

Info

Publication number
JP2010020743A
JP2010020743A JP2008279636A JP2008279636A JP2010020743A JP 2010020743 A JP2010020743 A JP 2010020743A JP 2008279636 A JP2008279636 A JP 2008279636A JP 2008279636 A JP2008279636 A JP 2008279636A JP 2010020743 A JP2010020743 A JP 2010020743A
Authority
JP
Japan
Prior art keywords
cores
core
computer
executed
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008279636A
Other languages
English (en)
Other versions
JP4620768B2 (ja
Inventor
Maharaj Mukherjee
マハラジ・ムカルジー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2010020743A publication Critical patent/JP2010020743A/ja
Application granted granted Critical
Publication of JP4620768B2 publication Critical patent/JP4620768B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/20Cooling means
    • G06F1/206Cooling means comprising thermal management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5083Techniques for rebalancing the load in a distributed system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00Indexing scheme relating to G06F9/00
    • G06F2209/50Indexing scheme relating to G06F9/50
    • G06F2209/5022Workload threshold
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microcomputers (AREA)
  • Power Sources (AREA)

Abstract

【課題】 複数のコアを含むプロセッサを有するコンピュータ・システムを制御する方法を提供すること。
【解決手段】 複数のコアを含む少なくとも1つのプロセッサを有するコンピュータ・システムの制御が、動作条件に基づいて、所定の期間に動作する複数のコアの最大数を設定するコア最大値を確立することと、所定の期間に動作する少なくとも1つのプロセッサの複数のコアの数と関連したコア実行値を求めることと、所定の期間においてコア実行値がコア最大値を上回る場合には、複数のコアの少なくとも1つを停止させることと、を含む。
【選択図】 図1

Description

本発明は、コンピュータ・システムの技術に関し、より特定的には、複数のコアを含むプロセッサを有するコンピュータ・システムを制御する方法に関する。
コンピュータ・システムは、より複雑になりつつあり、一層多くのタスクを実行すると同時に、サイズを低減させることが可能になっている。ストリーミング・ビデオ、ゲーム(gamming)のようなプロセッサ集中型アプリケーション、及び、複雑なスプレッドシートの処理、計算等を迅速に処理するために、プロセッサのクロック速度が増大し続けている。多くのコンピュータ・システムは、プロセッサ集中型アプリケーションに適合させるように、マルチプロセッサを用いている。マルチプロセッサを用いることに加えて、現在のところ、速度及び処理帯域幅が増大した2つのコアを有するプロセッサが存在する。プロセッサの速度及び複雑さが増大するにつれて、熱が問題になる。
現在のところ、放熱はマクロ・レベルで対処されている。つまり、プロセッサから熱を放散するために、ファン及び熱シンクが設けられる。熱が依然として問題になるとき、システムのシャットダウンが行なわれる。つまり、大規模なマルチコンピュータ・システムの場合には、温度レベルが低下するまで、1つ又は複数のシステムがシャットダウンされる。マルチプロセッサ・システムの場合には、温度レベルが最大許容限界よりも下に下がるまで、1つ又は複数のプロセッサが停止される。温度レベルが許容限界の範囲内に戻ると、システム/プロセッサは再開される。
熱を低減させるのに有効ではあるが、両方の解決策は、コンピュータ・リソースの著しい損失を示す。
本発明の例示的な実施形態は、動作条件に基づいて、所定の期間に動作する複数のコアの最大数を設定するコア最大値を確立することと、所定の期間に動作する少なくとも1つのプロセッサの複数のコアの数と関連したコア実行値を求めることと、所定の期間においてコア実行値がコア最大値を上回る場合に、複数のコアの少なくとも1つを停止させることとによって、複数のコアを含む少なくとも1つのプロセッサを有するコンピュータ・システムを制御することを含む。
上に要約された方法に対応するシステム及びコンピュータ・プログラム製品も、ここに説明され、特許請求される。
さらなる特徴及び利点が、本発明の例示的な実施形態の技術を通して実現される。本発明の他の実施形態及び態様は、ここに詳細に説明され、特許請求される本発明の一部とみなされる。利点及び特徴を有する本発明をより良く理解するために、説明及び図面を参照されたい。
本発明と考えられる主題は、本明細書の冒頭の特許請求の範囲において具体的に示され、明確に特許請求されている。本発明の前記及び他の目的、特徴、並びに利点は、添付の図面と関連して用いられる以下の詳細な説明から明らかである。
詳細な説明は、例として図面を参照して、利点及び特徴と共に本発明の例示的な実施形態を説明する。
まず図1を参照すると、複数のコアが設けられた中央処理装置を有するコンピュータ・システムを制御する方法が、全体を20で示される。ブロック22に示されるように、最初に、プロセッサについての動作パラメータが感知される。より具体的には、これらに限られるものではないが、電力供給容量、空調装置容量、処理負荷、及び/又は周囲温度といった種々の動作パラメータに関する判断を行なう。ブロック24に示されるように、動作パラメータの1つ又は複数に基づいて、C_最大値すなわち同時に実行されるべきプロセッサ・コアの数を求める。ブロック26に示されるように、C_最大値を求めた後、C_実行値を設定するために、現在実際に実行されているコアの数に関する判断を行なう。ブロック27に示されるように、実行中のコアの数に関してプロセッサを走査しながら、全てのアクティブ・ジョブに優先順位をつける。優先順位は、これらに限られるものではないが、問題解決の深刻さなどの種々のパラメータに基づいている。例えば、即答を必要とするジョブは、長期の調査を必要とするジョブよりも優先する。優先順位は、システム管理者又は各ユーザにより設定することができる。いずれにしても、現在の優先順位リストを維持するために、アクティブ・ジョブの優先順位を定期的に更新する。ブロック28に示されるように、この時点で、C_実行値をC_最大値と比較する。C_実行値がC_最大値よりも小さい場合には、何のアクションもとられず、C_実行値を連続的に更新し、C_最大値と比較する。しかしながら、ブロック30に示されるように、C_実行値がC_最大値を上回る場合には、コアを停止しなければならず、C_実行値をC_最大値を下回るレベルに戻すために、停止する必要があるコアの数に関する判断を行なう。
停止する必要があるコアの数は、C_実行値をC_最大値を下回る点まで下げるのに必要なコアの数に等しいか、又はそれよりも大きくすべきである。コアの停止は、ブロック27において求められたようなジョブ優先順位に基づいている。優先順位の低いコアは、優先順位の高いコアより先に停止される。停止されるコアが識別されると、停止値が、関連したコア割り当てテーブルに割り当てられる。停止される各コアについて、ジョブが完了するか、又は停止点に達すると、コアが停止され、さらなる命令なしに付加的なジョブを引き受けないように命令される。より具体的には、停止値を受け取ると、コアは、呼び出しスタック、ページング状態、メモリ・アクセス及び他のジョブ情報をメモリにコピーし、スリープ・モードをとる。ブロック32に示されるように、この時点で、C_実行値がC_最大値よりも小さいかどうかの判断を行なう。C_実行値がC_最大値よりも小さくない場合には、付加的なコアが停止される。他方、ブロック34に示されるように、C_実行値がC_最大値のレベル又はこれを下回るレベルに下がった場合には、前に停止したコアが再開され、付加的なジョブを引き受けることが可能になる。
より具体的には、C_実行値がC_最大値のレベル又はそれよりも低いレベルに下がると、幾つのコアをスリープ・モードから覚醒させ得るかについて判断を行なう。スリープ・モードから覚醒されるコアの特定のもの、例えば、特定の処理ジョブを処理するのに必要なコアは、割り当てられたジョブの優先順位によって決まる。再開されるコアが識別されると、覚醒値が、コア割り当てテーブルに割り当てられる。覚醒値を受け取ると、コアは、呼び出しスタック、ページング状態、メモリ・アクセス及び他のジョブ情報をメモリにコピーし、既に処理中のジョブをレジュームする、又は新しいジョブを引き受けることが可能になる。
この時点で、本発明の例示的な実施形態は、単一のプロセッサと関連して説明されているが、多数のコアを有するマルチプロセッサ、及び各々が多数のコアを有するマルチプロセッサを有するサーバと共に用い得ることも認識すべきである。このように、本発明の例示的な実施形態は、例えば、高温、高い利用頻度といった過酷状態(duress)にある間、プロセッサ負荷を管理する。著しく過酷な状態にある間、システムは、必要に応じてコアの特定のものを停止又はシャットダウンし、長時間過酷状態にある間、プログラムを持続可能なレベルに維持し、電源供給の停止又は温度調節機器の故障を防ぐ。
本発明の能力は、ソフトウェア、ファームウェア、ハードウェア、又はこれらの組み合わせで実施することができる。一例として、ここに説明される複数のコアが設けられた中央処理装置を有するコンピュータ・システムを制御する方法は、汎用コンピュータを用いて実行され、この方法は、汎用コンピュータによって用いるための、リムーバブル媒体又はハード媒体上の1組の命令としてコード化することができる。図2は、本発明の実施形態を実行するのに好適な汎用コンピュータの概略的なブロック図である。図2において、コンピュータ・システム400は、少なくとも1つのマイクロプロセッサ又は中央処理装置(CPU)405を有する。CPU405は、システム・バス410を介して、ランダム・アクセス・メモリ(RAM)415と、読み出し専用メモリ(ROM)420と、リムーバブル・データ及び/又はプログラム記憶装置430並びに大容量データ及び/又はプログラム記憶装置435を接続するための入力/出力(I/O)アダプタ425と、キーボード445及びマウス450を接続するためのユーザ・インターフェース・アダプタ440と、データ・ポート460を接続するためのポート・アダプタ455と、ディスプレイ装置470を接続するためのディスプレイ・アダプタ465と、に相互接続される。
ROM420は、コンピュータ・システム400のための基本オペレーティング・システムを収容する。当技術分野において周知のように、オペレーティング・システムは、代替的に、RAM415又は他の場所にあってもよい。リムーバブル・データ及び/又はプログラム記憶装置430の例は、フロッピー(登録商標)・ドライブ及びテープ・ドライブなどの磁気媒体と、CD ROMドライブなどの光媒体とを含む。大容量データ及び/又はプログラム記憶装置435の例は、ハードディスク・ドライブと、フラッシュ・メモリなどの不揮発性メモリとを含む。キーボード445及びマウス450に加えて、トラックボール、書き込みタブレット、圧力パッド、マイクロフォン、ライトペン、及び位置感知スクリーン・ディスプレイといった他のユーザ入力装置をユーザ・インターフェース440に接続することができる。ディスプレイ装置の例は、陰極線管(CRT)ディスプレイと、液晶ディスプレイ(LCD)とを含む。
ここに示されるフロー図は、単なる例にすぎない。本発明の精神から逸脱することなく、ここに説明されるこれらの図又はステップ(或いは、動作)に対する多くの変形があり得る。例えば、ステップを異なる順序で実行することができ、或いはステップを付加し、削除し、又は変更することができる。これら変形の全てが、本発明の特許請求の範囲の一部と考えられる。
本発明の好ましい実施形態が説明されたが、当業者であれば、現在においても将来においても、上記の特許請求の範囲内に含まれる種々の改良及び向上を行ない得ることが理解されるであろう。これらの特許請求の範囲は、最初に説明された本発明に関する適切な保護を維持するように解釈すべきである。
本発明の例示的な実施形態による、複数のコアを有するプロセッサを制御する方法を説明するフローチャートである。 本発明の例示的な実施形態を実行するのに好適な汎用コンピュータの概略的なブロック図である。
符号の説明
400:コンピュータ・システム
405:中央処理装置
410:システム・バス
415:ランダム・アクセス・メモリ
420:読み出し専用メモリ
425:入力/出力(I/O)アダプタ
430:リムーバブル記憶装置
435:大容量記憶装置
440:ユーザ・インターフェース・アダプタ
445:キーボード
450:マウス
455:ポート・アダプタ
460:データ・ポート
465:ディスプレイ・アダプタ
470:ディスプレイ装置

Claims (20)

  1. 複数のコアを含む少なくとも1つのプロセッサを有するコンピュータ・システムを制御する方法であって、
    動作条件に基づいて、所定の期間に動作する前記複数のコアの最大数を設定するコア最大値を確立することと、
    前記所定の期間に動作する前記少なくとも1つのプロセッサの前記複数のコアの数と関連したコア実行値を求めることと、
    前記所定の期間において前記コア実行値が前記コア最大値を上回る場合には、前記複数のコアの少なくとも1つを停止させることと、
    を含む前記方法。
  2. 前記少なくとも1つのプロセッサにおける温度を感知することと、
    前記少なくとも1つのプロセッサにおける前記温度に基づいて、前記コア最大値を確立することと、
    をさらに含む、請求項1に記載の方法。
  3. 前記複数のコアの各々についての処理負荷を感知することと、
    前記処理負荷に基づいて、前記コア最大値を確立することと、
    をさらに含む、請求項1に記載の方法。
  4. 前記複数のコアのどれが優先順位の低いプロセスを実行しているかを検知することと、
    優先順位の最も低いプロセスを実行している前記コアを停止させることと、
    をさらに含む、請求項1に記載の方法。
  5. 前記コア最大値が前記コア実行値より大きくなるまで、前記複数のコアの付加的なものを停止させることをさらに含む、請求項1に記載の方法。
  6. 停止させるために前記複数のコアの選択されたものを識別することと、
    前記複数のコアの前記選択されたものを停止させる前に、前記複数のコアの前記選択されたものからプロセスを転送することと、
    をさらに含む、請求項1に記載の方法。
  7. 別の所定の期間における動作条件に基づいて、新しいコア最大値を確立することと、
    前記コア実行値が前記新しいコア最大値と等しいか又はこれよりも大きい場合には、前記複数のコアの前記少なくとも1つを再開することと、
    をさらに含む、請求項1に記載の方法。
  8. コンピュータ・システムを動作させるためのシステムであって、
    複数のコアを含む少なくとも1つの中央処理装置(CPU)であって、前記少なくとも1つの中央処理装置は、システム・バスを介して、
    リムーバブル・データ記憶装置、プログラム記憶装置、及び大容量データ記憶装置の少なくとも1つに接続する入力/出力(I/O)アダプタと、
    1つ又は複数のコンピュータ入力装置に接続するユーザ・インターフェース・アダプタと、
    ディスプレイ装置に接続するディスプレイ・アダプタと、
    前記少なくとも1つのCPUによって実行されるとき、前記システムに、
    動作条件に基づいて所定の期間に動作する前記複数のコアの最大数を設定するコア最大値を確立させ、
    前記所定の期間に動作する前記少なくとも1つのプロセッサの前記複数のコアの数と関連したコア実行値を求めさせ、
    前記所定の期間において前記コア実行値が前記コア最大値を上回る場合には、前記複数のコアの少なくとも1つを停止させる、
    1組の命令が格納された少なくとも1つのメモリ装置と、
    に機能的に相互接続される、前記少なくとも1つの中央処理装置(CPU)を備える、前記システム。
  9. 前記命令の組は、前記少なくとも1つのCPUによって実行されるとき、前記システムに、
    前記少なくとも1つのCPUにおける温度を感知させ、
    前記少なくとも1つのCPUにおける前記温度に基づいて、前記コア最大値を確立させる、請求項8に記載のシステム。
  10. 前記命令の組は、前記少なくとも1つのCPUによって実行されるとき、前記システムに、
    前記複数のコアの各々についての処理負荷を感知させ、
    前記処理負荷に基づいて、前記コア最大値を確立させる、
    請求項8に記載のシステム。
  11. 前記命令の組は、前記少なくとも1つのCPUによって実行されるとき、前記システムに、
    前記複数のコアのどれが優先順位の低いプロセスを実行しているかを検知させ、
    優先順位の最も低いプロセスを実行している前記コアを停止させる、
    請求項8に記載のシステム。
  12. 前記命令の組は、前記少なくとも1つのCPUによって実行されるとき、前記システムに、
    前記コア最大値が前記コア実行値よりも大きくなるまで、前記複数のコアの付加的なものを停止させる、
    請求項8に記載のシステム。
  13. 前記命令の組は、前記少なくとも1つのCPUによって実行されるとき、前記システムに、
    停止させるために前記複数のコアの選択されたものを識別させ、
    前記複数のコアの前記選択されたものを停止させる前に、前記複数のコアの前記選択されたものからプロセスを転送させる、
    請求項8に記載のシステム。
  14. 前記命令の組は、前記CPUによって実行されるとき、前記システムに、
    別の所定の期間における動作条件に基づいて、新しいコア最大値を確立させ、
    前記コア実行値が前記新しいコア最大値と等しいか又はこれよりも大きい場合には、前記複数のコアの前記少なくとも1つを再開させる、
    請求項8に記載のシステム。
  15. コンピュータ可読プログラムを含むコンピュータ使用可能媒体であって、
    前記コンピュータ可読プログラムは、コンピュータ上で実行されるとき、前記コンピュータに、
    動作条件に基づいて、所定の期間に動作する少なくとも1つのプロセッサの複数のコアの最大数を設定するコア最大値を確立させ、
    前記所定の期間に動作する前記複数のコアの数と関連したコア実行値を求めさせ、
    前記所定の期間において前記コア実行値が前記コア最大値を上回る場合には、前記複数のコアの少なくとも1つを停止させる、
    前記コンピュータ使用可能媒体を備えるコンピュータ・プログラム製品。
  16. 前記コンピュータ可読プログラムは、コンピュータ上で実行されるとき、前記コンピュータに、
    前記少なくとも1つのプロセッサにおける温度を感知させ、
    前記少なくとも1つのプロセッサにおける前記温度に基づいて、前記コア最大値を確立させる、
    請求項15に記載のコンピュータ・プログラム製品。
  17. 前記コンピュータ可読プログラムは、コンピュータ上で実行されるとき、前記コンピュータに、
    前記複数のコアの各々についての処理負荷を感知させ、
    前記処理負荷に基づいて、前記コア最大値を確立させる、
    請求項15に記載のコンピュータ・プログラム製品。
  18. 前記コンピュータ可読プログラムは、コンピュータ上で実行されるとき、前記コンピュータに、
    前記複数のコアのどれが優先順位の低いプロセスを実行しているかを検知させ、
    優先順位の最も低いプロセスを実行している前記コアを停止させる、
    請求項15に記載のコンピュータ・プログラム製品。
  19. 前記コンピュータ可読プログラムは、コンピュータ上で実行されるとき、前記コンピュータに、
    前記コア最大値が前記コア実行値よりも大きくなるまで、前記複数のコアの付加的なものを停止させる、
    請求項15に記載のコンピュータ・プログラム製品。
  20. 前記コンピュータ可読プログラムは、コンピュータ上で実行されるとき、前記コンピュータに、
    停止させるために前記複数のコアの選択されたものを識別させ、
    前記複数のコアの前記選択されたものを停止させる前に、前記複数のコアの前記選択されたものからプロセスを転送させる、
    請求項15に記載のコンピュータ・プログラム製品。
JP2008279636A 2008-07-10 2008-10-30 複数のコアを含むプロセッサを有するコンピュータ・システムの制御 Expired - Fee Related JP4620768B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/170,628 US7757233B2 (en) 2008-07-10 2008-07-10 Controlling a computer system having a processor including a plurality of cores

Publications (2)

Publication Number Publication Date
JP2010020743A true JP2010020743A (ja) 2010-01-28
JP4620768B2 JP4620768B2 (ja) 2011-01-26

Family

ID=40578317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008279636A Expired - Fee Related JP4620768B2 (ja) 2008-07-10 2008-10-30 複数のコアを含むプロセッサを有するコンピュータ・システムの制御

Country Status (5)

Country Link
US (1) US7757233B2 (ja)
EP (1) EP2144165A1 (ja)
JP (1) JP4620768B2 (ja)
CN (1) CN101625650B (ja)
TW (1) TW201017544A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170105343A (ko) * 2016-03-09 2017-09-19 한국전자통신연구원 코어 컨트롤러를 포함하는 시스템 온 칩 및 그것의 코어 관리 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8271818B2 (en) * 2009-04-30 2012-09-18 Hewlett-Packard Development Company, L.P. Managing under-utilized resources in a computer
US8064197B2 (en) * 2009-05-22 2011-11-22 Advanced Micro Devices, Inc. Heat management using power management information
JP2013257738A (ja) * 2012-06-13 2013-12-26 Casio Comput Co Ltd コンピューティングシステム、コンピューティングシステムの実行制御方法及び実行制御プログラム
US9753527B2 (en) * 2013-12-29 2017-09-05 Google Technology Holdings LLC Apparatus and method for managing graphics buffers for a processor in sleep mode
CN105528203B (zh) * 2014-10-23 2019-04-12 深圳富泰宏精密工业有限公司 Cpu使用控制系统及方法
US10528117B2 (en) * 2014-12-22 2020-01-07 Qualcomm Incorporated Thermal mitigation in devices with multiple processing units

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005010737A2 (en) * 2003-07-15 2005-02-03 Intel Corporation A method, system, and apparatus for improving multi-core processor performance
JP2005085164A (ja) * 2003-09-10 2005-03-31 Sharp Corp マルチプロセッサシステムの制御方法およびマルチプロセッサシステム
JP2006133995A (ja) * 2004-11-04 2006-05-25 Toshiba Corp プロセッサシステム及びその制御方法
US20060123422A1 (en) * 2004-12-02 2006-06-08 International Business Machines Corporation Processor packing in an SMP server to conserve energy
US20070121492A1 (en) * 2005-11-29 2007-05-31 Johns Charles R Thermal interrupt generation
JP2007241376A (ja) * 2006-03-06 2007-09-20 Fujitsu Ten Ltd 情報処理装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506987A (en) * 1991-02-01 1996-04-09 Digital Equipment Corporation Affinity scheduling of processes on symmetric multiprocessing systems
US5870614A (en) * 1996-09-25 1999-02-09 Philips Electronics North America Corporation Thermostat controls dsp's temperature by effectuating the dsp switching between tasks of different compute-intensity
US7174194B2 (en) * 2000-10-24 2007-02-06 Texas Instruments Incorporated Temperature field controlled scheduling for processing systems
US6834353B2 (en) * 2001-10-22 2004-12-21 International Business Machines Corporation Method and apparatus for reducing power consumption of a processing integrated circuit
US6804632B2 (en) * 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US7318164B2 (en) * 2001-12-13 2008-01-08 International Business Machines Corporation Conserving energy in a data processing system by selectively powering down processors
JPWO2003083693A1 (ja) * 2002-04-03 2005-08-04 富士通株式会社 分散処理システムにおけるタスクスケジューリング装置
US6948082B2 (en) * 2002-05-17 2005-09-20 International Business Machines Corporation Method and apparatus for software-assisted thermal management for electronic systems
US7086058B2 (en) * 2002-06-06 2006-08-01 International Business Machines Corporation Method and apparatus to eliminate processor core hot spots
US20040128663A1 (en) * 2002-12-31 2004-07-01 Efraim Rotem Method and apparatus for thermally managed resource allocation
US7360102B2 (en) * 2004-03-29 2008-04-15 Sony Computer Entertainment Inc. Methods and apparatus for achieving thermal management using processor manipulation
US8224639B2 (en) * 2004-03-29 2012-07-17 Sony Computer Entertainment Inc. Methods and apparatus for achieving thermal management using processing task scheduling
JP3830491B2 (ja) * 2004-03-29 2006-10-04 株式会社ソニー・コンピュータエンタテインメント プロセッサ、マルチプロセッサシステム、プロセッサシステム、情報処理装置および温度制御方法
US7412614B2 (en) * 2004-04-29 2008-08-12 Hewlett-Packard Development Company, L.P. Power management using a pre-determined thermal characteristic of a memory module
JP4197673B2 (ja) * 2004-09-30 2008-12-17 株式会社東芝 マルチプロセッサ計算機及びタスク実行方法
US7502948B2 (en) * 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
US20060156041A1 (en) * 2005-01-07 2006-07-13 Lee Zaretsky System and method for power management of plural information handling systems
US7549177B2 (en) * 2005-03-28 2009-06-16 Intel Corporation Advanced thermal management using an average power controller over an adjustable time window
KR100663864B1 (ko) * 2005-06-16 2007-01-03 엘지전자 주식회사 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법
US7349762B2 (en) * 2005-11-10 2008-03-25 Kabushiki Kaisha Toshiba Systems and methods for thermal management
US7263457B2 (en) * 2006-01-03 2007-08-28 Advanced Micro Devices, Inc. System and method for operating components of an integrated circuit at independent frequencies and/or voltages
US7552346B2 (en) * 2006-05-03 2009-06-23 International Business Machines Corporation Dynamically adapting software for reducing a thermal state of a processor core based on its thermal index
US7596430B2 (en) * 2006-05-03 2009-09-29 International Business Machines Corporation Selection of processor cores for optimal thermal performance
CN100517176C (zh) 2006-06-21 2009-07-22 国际商业机器公司 实现热调节逻辑的数据处理系统和方法
US20080005591A1 (en) * 2006-06-28 2008-01-03 Trautman Mark A Method, system, and apparatus for dynamic thermal management
JP2008097280A (ja) 2006-10-11 2008-04-24 Denso Corp 移動体用マルチコアcpuの制御装置、移動体用マイクロコンピュータ及び移動体操縦支援装置
JP5243711B2 (ja) * 2006-11-10 2013-07-24 セイコーエプソン株式会社 プロセッサ
US8055822B2 (en) * 2007-08-21 2011-11-08 International Business Machines Corporation Multicore processor having storage for core-specific operational data
US20090089792A1 (en) * 2007-09-27 2009-04-02 Sun Microsystems, Inc. Method and system for managing thermal asymmetries in a multi-core processor
US8615647B2 (en) * 2008-02-29 2013-12-24 Intel Corporation Migrating execution of thread between cores of different instruction set architecture in multi-core processor and transitioning each core to respective on / off power state

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005010737A2 (en) * 2003-07-15 2005-02-03 Intel Corporation A method, system, and apparatus for improving multi-core processor performance
JP2005085164A (ja) * 2003-09-10 2005-03-31 Sharp Corp マルチプロセッサシステムの制御方法およびマルチプロセッサシステム
JP2006133995A (ja) * 2004-11-04 2006-05-25 Toshiba Corp プロセッサシステム及びその制御方法
US20060123422A1 (en) * 2004-12-02 2006-06-08 International Business Machines Corporation Processor packing in an SMP server to conserve energy
US20070121492A1 (en) * 2005-11-29 2007-05-31 Johns Charles R Thermal interrupt generation
JP2007241376A (ja) * 2006-03-06 2007-09-20 Fujitsu Ten Ltd 情報処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170105343A (ko) * 2016-03-09 2017-09-19 한국전자통신연구원 코어 컨트롤러를 포함하는 시스템 온 칩 및 그것의 코어 관리 방법
KR102018541B1 (ko) * 2016-03-09 2019-09-06 한국전자통신연구원 코어 컨트롤러를 포함하는 시스템 온 칩 및 그것의 코어 관리 방법

Also Published As

Publication number Publication date
US7757233B2 (en) 2010-07-13
US20100011363A1 (en) 2010-01-14
TW201017544A (en) 2010-05-01
CN101625650A (zh) 2010-01-13
EP2144165A1 (en) 2010-01-13
JP4620768B2 (ja) 2011-01-26
CN101625650B (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
JP4620768B2 (ja) 複数のコアを含むプロセッサを有するコンピュータ・システムの制御
JP5607909B2 (ja) メモリ管理装置及びその方法
US8856572B2 (en) Computer that reduces power consumption while maintaining a specific function
US8156358B2 (en) System and method for dynamic modular information handling system power distribution
US8433833B2 (en) Dynamic reassignment for I/O transfers using a completion queue
US20080178019A1 (en) Using priorities and power usage to allocate power budget
US8392736B2 (en) Managing memory power usage
US7934110B2 (en) Dynamically managing thermal levels in a processing system
JP4553307B2 (ja) 情報処理装置、制御方法、及びプログラム
JP2009093665A (ja) マルチスレッド・プロセッサ性能を制御する装置及び方法
JP2009116436A (ja) 記憶領域の構成最適化方法、計算機システム及び管理計算機
JP2006344162A (ja) 並列計算装置
JP2007052478A (ja) ジョブ管理装置、ジョブ管理方法、ジョブ管理プログラム
US9678781B2 (en) Methods of and data processing systems for handling an accelerator's scheduling statistics
US20190065420A1 (en) System and method for implementing a multi-threaded device driver in a computer system
JP6071647B2 (ja) 情報処理装置、動作状態制御方法及びプログラム
JP2010160565A (ja) タスクスケジューリング装置、タスクスケジューリング制御方法、及びタスクスケジューリング制御プログラム
US9568986B2 (en) System-wide power conservation using memory cache
JP2009037403A (ja) マルチコアプロセッサにおけるコアメモリの有効活用方法
TW201337535A (zh) 用於通用串列匯流排(usb)操作之性能最佳化的系統及方法
JP5783348B2 (ja) 制御装置、制御プログラム、画像形成装置
KR20160061726A (ko) 인터럽트 핸들링 방법
JP5704176B2 (ja) プロセッサ処理方法、およびプロセッサシステム
JP2008165318A (ja) 計算機システム
US8510583B2 (en) Asynchronous sleep mode for host controller

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100714

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees