TW201017544A - Controlling a computer system having a processor including a plurality of cores - Google Patents
Controlling a computer system having a processor including a plurality of cores Download PDFInfo
- Publication number
- TW201017544A TW201017544A TW098122965A TW98122965A TW201017544A TW 201017544 A TW201017544 A TW 201017544A TW 098122965 A TW098122965 A TW 098122965A TW 98122965 A TW98122965 A TW 98122965A TW 201017544 A TW201017544 A TW 201017544A
- Authority
- TW
- Taiwan
- Prior art keywords
- core
- cores
- value
- computer
- operating
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/20—Cooling means
- G06F1/206—Cooling means comprising thermal management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5083—Techniques for rebalancing the load in a distributed system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/50—Indexing scheme relating to G06F9/50
- G06F2209/5022—Workload threshold
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Description
201017544 六、發明說明: 【發明所屬之技術領域】 本發明係關於電腦純之技術,且更特定言之,係關於 -種控制具有包括複數個核心之—處理器之—電腦系統的 方法。 【先前技術】
電腦系統變得越來越複雜,能夠執行越來越多的任務, 而同時在尺寸上有所減小。處理器時脈速率持續增加以便 快速處置需要大量處理器型應用程式(prc)eess()r — application)’諸如,串流視訊、遊戲,以及處置複雜之試 算表(spreadsheet)、計算及其類似者。許多電腦系統正利 用多個處理ϋ以便容納需要A量處理器型應用程式。除了 使用多個處理器之外’當前還存在具有兩個核心之處理 器’其提供增加之速率及處理頻寬。隨著處理器在速度及 複雜性上之增長,熱成為問題。 當前’在宏觀層次上解決散熱。亦即’提供風扇及散熱 片以使來自處理器之熱消散。當熱仍為問題時,開始系統 停機。亦#,在大型多重電腦系統之情況下,將一或多個 系統停機’直至溫度等級減小。在多重處理器系統之情況 下’停止-或多個處理器,直至溫度等級下降至最大容許 P艮度以下…S溫度等級回到容許限度内’便重新起始該 等系統/處理器。雖然兩種解決方案有效減少熱,但其均 表現出計算資源之顯著損耗。 【發明内容】 141479.doc 201017544 本發明之例示性實施例包括藉由以下步驟控制具有包括 複數個核心之至少一處理器之一電腦系統:基於一操作條 件而設立一核心最大值,該核心最大值設定在一預定時間 週期令操作之該複數個核心之一最大數目;判定一核心運 行值,該核心運行值與在該預定時間週期中操作之該至少 -處理器之該複數個核心之一數目相關聯;及在該預定時 間週期中在該核心運行值超過該核心最大值之情況下,停 止該複數個核心中之至少一者。 之方法之系統及電 ❹ 本文中亦描述且主張對應於上文概述 腦程式產品。 經由本發明之例示性實施例之技術實現冑外特徵及優 點、。本發明之其他實施例及態樣在本文中加以詳細描述且 被視為所主張之本發明之一部分。為更好地理解本發明之 優點及特徵,參看描述及諸圖式。 【實施方式】 在本說明書之結尾處之申請專利範圍中特別指出且明確 主張被視為本發明之標的物。本發明之前述及其他目標、❿ 特徵及優點將自結合附隨圖式進行的以下實施方式顯:易 孤僳钹數個核—〜— 處理器之-電腦系統的方法大致由2〇指示。首先,如步輝 22中所指π ’感測一處理器之操作參數。更具體言之,對 各種操作參數(諸如,但不限於’電源供應器容量一調 機容量、處理負載’及/或環境溫度)進行判定。如步: 141479.doc -4- 201017544
中所指示,基於該等操作參數中之一或多纟,判定一 C—maX值或應同時運行之處理器核心之數目。在判定該 C_max值之後,如步驟财所指示,關於當前實際在運行 核心之數目進行判定以設C-rUn值。當針對在運行之 核。之數目而掃描該處理器時,如步驟27中所指示,對所 有作用十工作予以優先排序。優先權係基於多種參數諸 如’但不限制於,問題解決之緊要性。舉例而言,需要即 刻應答之工作相比涉及長期研究之工作將具有優先權。優 先權可由系統管理者或每—使用者設定。在任何情況下, =地更新作用中卫作之優先權以便維持—當前優先權 單此時如步驟28中所指示,比較c_run值與c_max 值。若c_run值小於c_max值,則不採取行動,且持續更 新C_run值且將其與c__max值相比較。然而,若c—mn值超 過C—_值’則如步驟3〇中所指示,必沼亭止核心且關於 需要停止以使(:^⑽值回到在C-max值以下之等級的核心 之數目進行判定。 *、、須停止之核〜之數目應等於或大於使c—run值降低至 在C_max值以下的一點所需之核心之數目。核心停止係基 於如步驟27中所判^之卫作優先權。具有低優先權之核心 在具有較南優先權之核心之前被停止。一旦識別待停止之 核、,便將停止值指派至相關聯之核心指派表。對於每一 待停止之核〜,一旦元成一工作或達到一停止點,便停止 該核心且指導其在無另外指令之情況下不承擔額外工作。 更具體§之,在接收到—停止值後,該核心將呼叫堆疊、 141479.doc 201017544 分頁狀態、記憶體存取及其他工作資訊複製至記憶體且採 取休眠模式。此時,如步驟32中所指示,對c_run值是否 小於C_max值進行判定。若C__run值並不小於c_max值,則 停止額外核心。另一方面,若C_run值降低至處於c_max 值或在C_max值以下之一等級,則如步驟34中所指示,重 新初始化先前停止之核心且使其能夠承擔額外工作。 更具體言之,一旦C—run值降低至處於c—max值或在 C_max值以下之一等級,便對可將多少核心帶出休眠模式 進行判定。該等核心中之被帶出休眠模式之特定核心(例 _ 如,處理特定處理工作所必需之核心)可取決於所指派之 工作優先權。一旦識別待重新初始化之核心,便將喚醒值 指派至核心指派表。在接收到喚醒值後,該等核心便自記
「个w ”/g〜m小,丨土貝她例係結合單個 處理器加以描述’但其亦可與多個具有多個核心之處理器 '八有多個處理器(該等處理器各具有多個核心)之伺服 © 方式,本發明之例示性實施例管理受迫 (J如冋皿回使用率及其類似者)週期期間的處理器
候控制設備崩潰。 器一起利用。以Htr O? , /入六规W7喝别朋間的處理器負 ’糸統按需要將該等核心中之特定 週期期間將處理器维持在永續 以便防止電源供應器中斷或氣 可在軟體、韌體、 硬體或其某種組合中實施本發明之能 141479.doc • 6 · 201017544 力。作為一實例,本文中所描述之控制具有配備複數個核 心之一中央處理器之一電腦系統的方法係藉由一通用電腦 來實踐,且該方法經編碼為可卸除式或硬式媒體上之一指 令集以由該通用電腦使用。圖2為一適合於實踐本發明之 實施例之通用電腦之示意性方塊圖。在圖2中,電腦系統 . 400具有至少一微處理器或中央處理單元(cpu)4〇5。 405經由一系統匯流排41〇互連至一隨機存取記憶體 (RAM)415、一唯讀記憶體(R〇M)42〇、用於連接一可卸除 ^ 式資料及/或程式儲存裝置43〇及一大容量資料及/或程式儲 存裝置435之一輸入/輸出(1/〇)配接器425、用於連接一鍵 盤445及一滑鼠45〇之一使用者介面配接器44〇、用於連接 一資料埠460之一埠配接器455及用於連接一顯示裝置47〇 之一顯示配接器465。 ROM 420含有用於電腦系統4〇〇之基本作業系統。如此 項技術中所已知,基本作業系統可選擇性地駐留於ram φ 415中或其他地方。可卸除式資料及/或程式儲存裝置43〇 之貫例包括磁性媒體(諸如軟碟機及磁帶機)以及光學媒體 (諸如CD ROM機)<»大容量資料及/或程式儲存裝置435之 實例包括硬碟機及非揮發性記憶體(諸如快閃記憶體)。除 了鍵盤445及滑鼠450之外,還可將其他使用者輸入裝置 (諸如軌跡球、手寫板、壓墊、麥克風、光筆及位置感測 螢幕顯不器)連接至使用者介面440。顯示裝置之實例包括 陰極射線管(CRT)顯示器及液晶顯示器(LCD)。 本文中描繪之流程圖僅為實例。在不脫離本發明之精神 141479.doc 201017544 的情況下’可存在對本文中描述之此等圖或步驟(或操作) 之許多變化。舉例而言,可按不同的次序執行該等步驟, 或可添加’刪除或修改步驟。將所有此等變化視為所主張 之本發明之一部分。 雖然已描述本發明之較佳實施例,但將理解,熟習此項 技術者在現在及將來可進行屬於以請專利範圍之範嘴 的各種改良及增強。此等請求項應被理解為維持對最初描 述之本發明之正確保護。 【圖式簡單說明】 圖1為說明根據本發明之一例示性實施例的一種控制具有 含複數個核心之-處理器之—電腦系統之方法的流程圖·及 圖2為一適合於實踐本發明之例示性實施例之通用電腦 的示意性方塊圖。 實施方式參看該等圖式藉由㈣㈣釋本發明之例示性 實施例以及優點及特徵。 【主要元件符號說明】 400 電腦系統 405 微處理器 410 系統匯流排 415 隨機存取記憶體 420 唯讀記憶體 425 輸入/輸出配接器 430 可卸除式儲存裝置 435 大容量儲存裝置 141479.doc 201017544 440 使用者介面配接器 445 鍵盤 450 滑鼠 455 埠配接器 460 資料埠 465 顯示配接器 470 顯示裝置 141479.doc
Claims (1)
- 201017544 七、申請專利範圍: 1' 種控制具有包括複數個核心之至少一處理器之一電腦 系統的方法,該方法包含: 基於一操作條件而設立一核心最大值,該核心最大值 。又疋在一預定時間週期中操作之該複數個核心之一最大 數目; 判定一核心運行值,該核心運行值與在該預定時間週 期中操作之該至少一處理器之該複數個核心之一數目相 _ 關聯;及 在該預定時間週期中在該核心運行值超過該核心最大 值之隋況下’停止該複數個核心中之至少一者。 2_如請求項1之方法,其進一步包含: 感測該至少一處理器處之一溫度;及 基於該至少一處理器處之該溫度而設立該核心最大 值。 3. 如請求項1之方法,其進一步包含: 感測該複數個核心中之每一者之一處理負載丨及 基於該處理負載而設立該核心最大值。 4. 如請求項1之方法,其進一步包含: 偵測該複數個核心中之哪些核心正在運行低優先權處 理裎序;及 停止正在運行最低優先權處理程序之核心。 5. 如請求項1之方法,其進一步包含: 停止該複數個核心中之額外核心’直至該核心最大值 141479.doc 201017544 大於該核心運行值。 6. 如請求項1之方法,其進一步包含: 識別該複數個核心中之待停止之選定核心;及 在停止該複數個核心中之該等選定核心之前,將自該 複數個核心中之該等選定核心轉移處理程序。 7. 如請求項1之方法,其進一步包含: 在另一預定時間週期中基於操作條件而設立一新的核 心最大值;及 若該核心運行值等於或大於該新的核心最大值,則重 新起始該複數個核心中之該至少—者。 8. 一種用於操作一電腦系統之系統,其包含: 包括複數個核心之至少一中央處理單元(cpu),該至 少一 C P U經由一系統匯流排而功能性地互連至: 一輸入/輪出(1/〇)配接器,其連接至一可卸除式資料 绪存裝置 g式儲存裝置及—大容量資料儲存裝置令 之至少一者; —使用者介面配接器,其連接至—❹個電腦輸入裝 置; 一顯示配接器,其連接至一顯示裝置;及 至少一記憶體裝置,其上儲存有一指令集,該指令集 在由該至少一CPU執行時使該系統: 基於一操作條件而設立-核心最大值,該核心最大 值設定在-預定時間週期中操作之該複數個核心之一 最大數目; 141479.doc 201017544 9. ❹ 10. 11. 12. 13. 1疋核〜運行值,該核心運行值與在該預定時間 週期中操作之該複數個核心之一數目相關聯;且 若在該預定時間週期中該核心運行值超過該核心最 大值’則停止該複數個核心中之至少一者。 月求項8之系統,其中該指令集在由該至少一 執行 時使該系統: 感測該至少一 CPU處之一溫度;且 基於該至少一 cpu處之該溫度而設立該核心最大值。 士"月求項8之系、统,其中該指令集在由該至少一 執行 時使該系統: 感測該複數個核心中之每一者之一處理負載;且 基於該處理負載而設立該核心最大值。 如明求項8之系統,其中該指令集在由該至少一CPU執行 時使該系統: 偵測該複數個核心中之哪些核心正在運行低優先權處 理程序;且 停止正在運行最低優先權處理程序之核心。 士月夂項8之系統,其中該指令集在由該至少一 CPU執行 時使該系統: 停止該複數個核心中之額外核心,直至該核心最大值 大於該核心運行值。 如月求項8之系統,其中該指令集在由該至少一 cpu軌行 時使該系統: 識別該複數個核心中之待停止之選定核心;且 141479.doc 201017544 在停止該複數個核心中之該等選定核心之前,將自該 複數個核心中之該等選定核心轉移處理程序。 14. 如明求項8之系統,其中該指令集在由該至少一 CPU執行 時使該系統: 在另一預定時間週期中基於操作條件而設立一新的核 心最大值;且 若该核心運行值等於或大於該新的核心最大值,則重 新起始該複數個核心中之該至少一者。 15. —種電腦程式產品,其包含: 電腦可用媒體’其包括一電腦可讀程式,其中該電 腦可讀程式在一電腦上被執行時使該電腦: 基於一操作條件而設立一核心最大值,該核心最大值 «3C疋在一預定時間週期中操作之至少一處理器之複數個 核心之一最大數目; 判定一核心運行值,該核心運行值與在該預定時間週 期中操作之該複數個核心之一數目相關聯;且 若在該預定時間週期中該核心運行值超過該核心最大 值’則停止該複數個核心中之至少一者。 16. 如請求項15之電腦程式產品,其中該電腦可讀程式在一 電腦上被執行時使該電腦: 感測該至少一處理器處之一溫度;且 基於該至少一處理器處之該溫度而設立該核心最大 值。 17. 如請求項15之電腦程式產品,其中該電腦可讀程式在一 141479.doc -4- 201017544 電腦上被執行時使該電腦: 感測該複數個核心中之每一者之一處理負載;且 基於該處理負載而設立該核心最大值。 18.如請求項15之電腦程式產品,其中該電腦可讀程式在一 電腦上被執行時使該電腦: 偵測該複數個核心令之哪些核心正在運行低優先權處 t 理程序;且 停止正在運行最低優先權處理程序之核心。 ^ 19.如請求項15之電腦程式產品,其中該電腦可讀程式在一 電腦上被執行時使該電腦: 停止該複數個核心中之額外核心,直至該核心最大值 大於該核心運行值。 20. 士清求項15之電腦程式產品,其中該電腦可讀程式在一 電腦上被執行時使該電腦: 識別該複數個核心中之待停止之選定核心;且 ❹ 在停止該複數個核心中之該等選定核心之前,將自該 、复數個核,、中之該等選定核心轉移處理程序。 141479.doc
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/170,628 US7757233B2 (en) | 2008-07-10 | 2008-07-10 | Controlling a computer system having a processor including a plurality of cores |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201017544A true TW201017544A (en) | 2010-05-01 |
Family
ID=40578317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098122965A TW201017544A (en) | 2008-07-10 | 2009-07-07 | Controlling a computer system having a processor including a plurality of cores |
Country Status (5)
Country | Link |
---|---|
US (1) | US7757233B2 (zh) |
EP (1) | EP2144165A1 (zh) |
JP (1) | JP4620768B2 (zh) |
CN (1) | CN101625650B (zh) |
TW (1) | TW201017544A (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8271818B2 (en) * | 2009-04-30 | 2012-09-18 | Hewlett-Packard Development Company, L.P. | Managing under-utilized resources in a computer |
US8064197B2 (en) * | 2009-05-22 | 2011-11-22 | Advanced Micro Devices, Inc. | Heat management using power management information |
JP2013257738A (ja) * | 2012-06-13 | 2013-12-26 | Casio Comput Co Ltd | コンピューティングシステム、コンピューティングシステムの実行制御方法及び実行制御プログラム |
US9753527B2 (en) * | 2013-12-29 | 2017-09-05 | Google Technology Holdings LLC | Apparatus and method for managing graphics buffers for a processor in sleep mode |
CN105528203B (zh) * | 2014-10-23 | 2019-04-12 | 深圳富泰宏精密工业有限公司 | Cpu使用控制系统及方法 |
US10528117B2 (en) * | 2014-12-22 | 2020-01-07 | Qualcomm Incorporated | Thermal mitigation in devices with multiple processing units |
KR102018541B1 (ko) * | 2016-03-09 | 2019-09-06 | 한국전자통신연구원 | 코어 컨트롤러를 포함하는 시스템 온 칩 및 그것의 코어 관리 방법 |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5506987A (en) * | 1991-02-01 | 1996-04-09 | Digital Equipment Corporation | Affinity scheduling of processes on symmetric multiprocessing systems |
US5870614A (en) | 1996-09-25 | 1999-02-09 | Philips Electronics North America Corporation | Thermostat controls dsp's temperature by effectuating the dsp switching between tasks of different compute-intensity |
US7174194B2 (en) | 2000-10-24 | 2007-02-06 | Texas Instruments Incorporated | Temperature field controlled scheduling for processing systems |
US6834353B2 (en) | 2001-10-22 | 2004-12-21 | International Business Machines Corporation | Method and apparatus for reducing power consumption of a processing integrated circuit |
US6804632B2 (en) | 2001-12-06 | 2004-10-12 | Intel Corporation | Distribution of processing activity across processing hardware based on power consumption considerations |
US7318164B2 (en) * | 2001-12-13 | 2008-01-08 | International Business Machines Corporation | Conserving energy in a data processing system by selectively powering down processors |
JPWO2003083693A1 (ja) * | 2002-04-03 | 2005-08-04 | 富士通株式会社 | 分散処理システムにおけるタスクスケジューリング装置 |
US6948082B2 (en) | 2002-05-17 | 2005-09-20 | International Business Machines Corporation | Method and apparatus for software-assisted thermal management for electronic systems |
US7086058B2 (en) * | 2002-06-06 | 2006-08-01 | International Business Machines Corporation | Method and apparatus to eliminate processor core hot spots |
US20040128663A1 (en) * | 2002-12-31 | 2004-07-01 | Efraim Rotem | Method and apparatus for thermally managed resource allocation |
US20050050310A1 (en) * | 2003-07-15 | 2005-03-03 | Bailey Daniel W. | Method, system, and apparatus for improving multi-core processor performance |
JP2005085164A (ja) * | 2003-09-10 | 2005-03-31 | Sharp Corp | マルチプロセッサシステムの制御方法およびマルチプロセッサシステム |
US7360102B2 (en) * | 2004-03-29 | 2008-04-15 | Sony Computer Entertainment Inc. | Methods and apparatus for achieving thermal management using processor manipulation |
US8224639B2 (en) * | 2004-03-29 | 2012-07-17 | Sony Computer Entertainment Inc. | Methods and apparatus for achieving thermal management using processing task scheduling |
JP3830491B2 (ja) * | 2004-03-29 | 2006-10-04 | 株式会社ソニー・コンピュータエンタテインメント | プロセッサ、マルチプロセッサシステム、プロセッサシステム、情報処理装置および温度制御方法 |
US7412614B2 (en) * | 2004-04-29 | 2008-08-12 | Hewlett-Packard Development Company, L.P. | Power management using a pre-determined thermal characteristic of a memory module |
JP4197673B2 (ja) * | 2004-09-30 | 2008-12-17 | 株式会社東芝 | マルチプロセッサ計算機及びタスク実行方法 |
JP3914230B2 (ja) * | 2004-11-04 | 2007-05-16 | 株式会社東芝 | プロセッサシステム及びその制御方法 |
US20060123422A1 (en) | 2004-12-02 | 2006-06-08 | International Business Machines Corporation | Processor packing in an SMP server to conserve energy |
US7502948B2 (en) | 2004-12-30 | 2009-03-10 | Intel Corporation | Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores |
US20060156041A1 (en) * | 2005-01-07 | 2006-07-13 | Lee Zaretsky | System and method for power management of plural information handling systems |
US7549177B2 (en) | 2005-03-28 | 2009-06-16 | Intel Corporation | Advanced thermal management using an average power controller over an adjustable time window |
KR100663864B1 (ko) * | 2005-06-16 | 2007-01-03 | 엘지전자 주식회사 | 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법 |
US7349762B2 (en) * | 2005-11-10 | 2008-03-25 | Kabushiki Kaisha Toshiba | Systems and methods for thermal management |
US7480586B2 (en) | 2005-11-29 | 2009-01-20 | International Business Machines Corporation | Thermal interrupt generation |
US7263457B2 (en) * | 2006-01-03 | 2007-08-28 | Advanced Micro Devices, Inc. | System and method for operating components of an integrated circuit at independent frequencies and/or voltages |
JP2007241376A (ja) | 2006-03-06 | 2007-09-20 | Fujitsu Ten Ltd | 情報処理装置 |
US7552346B2 (en) * | 2006-05-03 | 2009-06-23 | International Business Machines Corporation | Dynamically adapting software for reducing a thermal state of a processor core based on its thermal index |
US7596430B2 (en) * | 2006-05-03 | 2009-09-29 | International Business Machines Corporation | Selection of processor cores for optimal thermal performance |
CN100517176C (zh) | 2006-06-21 | 2009-07-22 | 国际商业机器公司 | 实现热调节逻辑的数据处理系统和方法 |
US20080005591A1 (en) * | 2006-06-28 | 2008-01-03 | Trautman Mark A | Method, system, and apparatus for dynamic thermal management |
JP2008097280A (ja) | 2006-10-11 | 2008-04-24 | Denso Corp | 移動体用マルチコアcpuの制御装置、移動体用マイクロコンピュータ及び移動体操縦支援装置 |
JP5243711B2 (ja) * | 2006-11-10 | 2013-07-24 | セイコーエプソン株式会社 | プロセッサ |
US8055822B2 (en) * | 2007-08-21 | 2011-11-08 | International Business Machines Corporation | Multicore processor having storage for core-specific operational data |
US20090089792A1 (en) * | 2007-09-27 | 2009-04-02 | Sun Microsystems, Inc. | Method and system for managing thermal asymmetries in a multi-core processor |
US8615647B2 (en) * | 2008-02-29 | 2013-12-24 | Intel Corporation | Migrating execution of thread between cores of different instruction set architecture in multi-core processor and transitioning each core to respective on / off power state |
-
2008
- 2008-07-10 US US12/170,628 patent/US7757233B2/en not_active Expired - Fee Related
- 2008-10-28 EP EP08167739A patent/EP2144165A1/en not_active Withdrawn
- 2008-10-30 JP JP2008279636A patent/JP4620768B2/ja not_active Expired - Fee Related
-
2009
- 2009-07-07 TW TW098122965A patent/TW201017544A/zh unknown
- 2009-07-09 CN CN2009101586955A patent/CN101625650B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4620768B2 (ja) | 2011-01-26 |
US7757233B2 (en) | 2010-07-13 |
CN101625650B (zh) | 2013-03-27 |
US20100011363A1 (en) | 2010-01-14 |
CN101625650A (zh) | 2010-01-13 |
EP2144165A1 (en) | 2010-01-13 |
JP2010020743A (ja) | 2010-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8433833B2 (en) | Dynamic reassignment for I/O transfers using a completion queue | |
TW201017544A (en) | Controlling a computer system having a processor including a plurality of cores | |
US9740645B2 (en) | Reducing latency in a peripheral component interconnect express link | |
CN102156532B (zh) | 在维持特定的功能的同时降低消耗功率的计算机及方法 | |
KR102649324B1 (ko) | 적응 인터럽트 제어를 수행하는 컴퓨터 시스템 및 그것의 인터럽트 제어 방법 | |
JP5679256B2 (ja) | 分散タスクシステムおよび分散タスク管理方法 | |
TWI447650B (zh) | 中斷分佈方案 | |
US20170060211A1 (en) | Managing and revoking power allocated through bus interfaces | |
JP4768354B2 (ja) | ジョブ管理装置、ジョブ管理方法、ジョブ管理プログラム | |
US9176780B2 (en) | Dynamically balancing memory resources between host and guest system based on relative amount of freeable memory and amount of memory allocated to hidden applications | |
US20110029797A1 (en) | Managing memory power usage | |
US7934110B2 (en) | Dynamically managing thermal levels in a processing system | |
US10089266B2 (en) | Power saving feature for storage subsystems | |
US9405346B2 (en) | Managing access to data on a client device during low-power state | |
US9052965B2 (en) | Virtual machine for execution on multiple computing systems | |
TWI512629B (zh) | 用於表格驅動之多重被動跳脫平台被動熱管理之設備及方法、計算系統及電腦可讀媒體 | |
US7743195B2 (en) | Interrupt mailbox in host memory | |
US20050172287A1 (en) | Bus management techniques | |
JP5876017B2 (ja) | 周辺機器制御装置および情報処理装置 | |
US9348667B2 (en) | Apparatus for managing application program and method therefor | |
KR20160061726A (ko) | 인터럽트 핸들링 방법 | |
US8566538B2 (en) | Administering thermal distribution among memory modules with call stack frame size management | |
US8510583B2 (en) | Asynchronous sleep mode for host controller | |
WO2018201669A1 (zh) | 网络指示控件的展示方法、电子装置、计算机可读存储介质及系统 | |
KR101248470B1 (ko) | 자원 모니터링 컴퓨팅 장치, 방법 및 그 방법을 실행시키기 위한 프로그램을 기록한 기록매체 |