JP2010017045A - チャージポンプ回路 - Google Patents

Abstract

【課題】チャージポンプ回路の出力電圧を制御可能にすると共に、その回路規模を小さくし、消費電力も小さく抑える。
【解決手段】第１乃至第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３がいずれもオフしている時間（オフ−オフ時間）を設ける。そして、制御回路１４により、前記オフ−オフ時間を調整して出力電圧Ｖoutを制御するようにした。オフ−オフ時間においては、第１乃至第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３がいずれもオフしているため、電荷量ΔＱの転送は停止し、その分、出力電圧Ｖoutは低下することになる。従って、オフ−オフ時間を調整することで、出力電圧Ｖoutを制御することが可能である。
【選択図】図１

Description

本発明は、入力電圧を昇圧して出力するチャージポンプ回路に関する。

一般に、チャージポンプ回路は、電荷転送を行う複数のスイッチング素子を直列接続して複数段のポンピングパケットを構成して、１つのポンピングパケットから次段のポンピングパケットへと電荷を転送することにより、初段のポンピングパケットに入力される入力電位を昇圧する回路であり、例えば、表示装置の駆動回路の電源回路に広く用いられている。

従来、チャージポンプ回路の出力電圧を所望電圧に安定させるために、レギュレータが用いられていた。図１３は、そのようなチャージポンプ回路の構成を示す図である。チャージポンプ回路１００の出力にレギュレータが接続されている。このレギュレータは、チャージポンプ回路１００の出力電圧を電源とするオペアンプ１０１と、オペアンプ１０１の出力がゲートに印加されたＰチャネル型トランジスタ１０１と、Ｐチャネル型トランジスタ１０１に接続された抵抗Ｒ１，Ｒ２から構成されている。オペアンプ１０１の正入力端子（＋）には基準電圧Ｖrefが入力され、オペアンプ１０１の負入力端子（−）には抵抗Ｒ１，Ｒ２の接続点の電圧が入力されている。

レギュレータの出力電圧は、数１によって表される。
ここで、Ｒ１、Ｒ２はそれぞれ抵抗Ｒ１、Ｒ２の抵抗値である。
したがって、Ｒ１，Ｒ２の値を調節することにより、チャージポンプ回路１００の出力電圧を所望電圧に安定化することができる。
特開２０００−１３４９１１号公報 特開２００４−３３６９８５号公報 特開２００６−２０３７４７号公報

しかしながら、チャージポンプ回路にレギュレータを設けると全体の回路規模が大きくなるという問題があった。また、レギュレータにおいては、Ｐチャネル型トランジスタ１０１から接地に常時電流が流れるので、消費電力が大きくなるという問題もあった。

そこで、本発明のチャージポンプ回路は、入力電圧が印加された第１のスイッチング素子と、前記第１のスイッチング素子に直列に接続された第２のスイッチング素子と、前記第１及び第２のスイッチング素子の接続ノードに結合され、前記第１及び第２のスイッチング素子のオン、オフに応じて、前記第１のスイッチング素子から転送された電荷が充放電されるコンデンサと、前記第１及び第２のスイッチング素子を交互にオン、オフさせると共に、前記第１及び第２のスイッチング素子が両方ともオフするオフ−オフ時間を可変制御する制御回路と、を備え、前記第２のスイッチング素子から入力電圧を昇圧した出力電圧を得ると共に、前記制御回路により前記オフ−オフ時間を可変制御することにより、前記出力電圧を制御するようにしたことを特徴とする。

また、本発明のチャージポンプ回路は、入力電圧が印加された第１のスイッチング素子と、前記第１のスイッチング素子に直列に接続された第２のスイッチング素子と、前記第１及び第２のスイッチング素子の接続ノードに結合され、前記第１及び第２のスイッチング素子のオン、オフに応じて、前記第１のスイッチング素子から転送された電荷が充放電されるコンデンサと、を備え、前記第１及び第２のスイッチング素子を交互にオン、オフさせるることにより、前記第２のスイッチング素子から入力電圧を昇圧した出力電圧を得る第１の手段と、前記第１及び第２のスイッチング素子が両方ともオフする時間を変化させることにより、前記出力電圧を制御する第２の手段とを備えることを特徴とする。

本発明のチャージポンプ回路によれば、複数のスイッチング素子がいずれもオフする時間（オフ−オフ時間）を制御することで出力電圧を制御するようにしたので、レギュレータを不要にすることができる。これにより、回路規模の増大を抑えると共に、消費電力の増加も抑えることができる。

本発明の実施形態によるチャージポンプ回路について図面を参照しながら説明する。このチャージポンプ回路は、入力電圧Ｖddを３倍昇圧して出力電圧Ｖout=３Ｖddを得る回路である。

図１に示すように、第１乃至第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３が直列に接続されている。第１のスイッチング素子ＳＷ１の入力端子には正の電源電圧Ｖddが印加されている。第１のスイッチング素子ＳＷ１と第２のスイッチング素子ＳＷ２の接続ノードには第１のコンデンサＣ１の一方の端子が接続され、第１のコンデンサＣ１の他方の端子には、その端子電圧を制御する第１のドライバー１１が接続されている。また、第２のスイッチング素子ＳＷ２と第３のスイッチング素子ＳＷ３の接続ノードには第２のコンデンサＣ２の一方の端子が接続され、第２のコンデンサＣ２の他方の端子には、その端子電圧を制御する第２のドライバー１２が接続されている。

第３のスイッチング素子ＳＷ３の出力端子が、チャージポンプ回路の出力端子であり、この出力端子と接地の間には出力コンデンサＣoutが接続されている。また、出力端子には負荷１３が接続され、この負荷１３に出力電流Ｉoutが流れる。

制御回路１４は、第１乃至第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３のそれぞれのオン、オフを制御するため第１のクロックＣＬＫ１、第２のクロックＣＬＫ１ｂを出力する。ここで、第１乃至第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３を交互にスイッチングさせるために、第１、第３のスイッチング素子ＳＷ１，ＳＷ３は、同じ第１のクロックＣＬＫ１で制御され、第２のスイッチング素子ＳＷ２は、第２のクロックＣＬＫ１ｂで制御されるようになっている。

尚、第１乃至第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３を適切にスイッチングさせるために、第１のクロックＣＬＫ１、第２のクロックＣＬＫ１ｂの信号レベルをそれぞれレベルシフトさせるレベルシフト回路１５ａ、１５ｂ，１５ｃが、第１乃至第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３に対応して設けられている。レベルシフトされた第１のクロックＣＬＫ１、第２のクロックＣＬＫ１ｂも便宜的に同じ記号で示してある。

上述のチャージポンプ回路の基本動作について説明する。ここで、第１乃至第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３は、いずれもＮチャネル型ＭＯＳトランジスタであるとする。また、第１のスイッチング素子ＳＷ１と第２のスイッチング素子ＳＷ２の接続ノードの電圧をＶ１、第２のスイッチング素子ＳＷ２と第３のスイッチング素子ＳＷ３の接続ノードの電圧をＶ２とする。このチャージポンプ回路は基本的には２つのフェーズ（相）を有しており、図１（ａ）が第１フェーズに、図１（ｂ）が第２フェーズに対応する。第１フェーズと第２フェーズは交互に繰り返されることにより、安定状態に至る。以下の説明においては、チャージポンプ回路はそのような安定状態にあるとする。

まず、図１（ａ）の第１フェーズにおいて、第１のクロックＣＬＫ１はハイ(High)、第２のクロックＣＬＫ１ｂはロウ(Low)である。これにより、第１のスイッチング素子ＳＷ１と第３のスイッチング素子ＳＷ３はオン(ON)し、第２のスイッチング素子ＳＷ２はオフ（OFF）する。また、第１のドライバー１１の出力は、第２フェーズの電源電圧Ｖddから接地電圧０Ｖに変化し、第２のドライバー１２の出力は逆に、第２フェーズの接地電圧０Ｖから電源電圧Ｖddに変化する。

すると、第１のコンデンサＣ１に第１のスイッチング素子ＳＷ１を通して電流ｉ1（t）が流れ込み、第１のコンデンサＣ１が充電される。この時、電荷量ΔＱが第１のコンデンサＣ１に転送され、第１のスイッチング素子ＳＷ１と第２のスイッチング素子ＳＷ２の接続ノードの電圧Ｖ１は２ＶddからＶddに変化する。また、第３のスイッチング素子ＳＷ３を通して、第２のコンデンサＣ２から出力コンデンサＣoutに電流ｉ3（t）が流れ込み、出力コンデンサＣoutが充電される。この時、電荷量ΔＱが出力コンデンサＣoutに転送され、第２のスイッチング素子ＳＷ２と第３のスイッチング素子ＳＷ３の接続ノードの電圧Ｖ２は２Ｖddから３Ｖddに変化する。この時、第３のスイッチング素子ＳＷ３はオンしているので出力電圧Ｖoutは３Ｖddになる。

次に、図１（ｂ）の第２フェーズにおいて、第１のクロックＣＬＫ１はロウ、第２のクロックＣＬＫ１ｂはハイである。これにより、第１のスイッチング素子ＳＷ１と第３のスイッチング素子ＳＷ３はオフし、第２のスイッチング素子ＳＷ２はオンする。また、第１のドライバー１１の出力は、第１フェーズの接地電圧０Ｖから電源電圧Ｖddに変化し、第２のドライバー１２の出力は逆に、第１フェーズの電源電圧Ｖddから接地電圧０Ｖに変化する。

すると、第２のスイッチング素子ＳＷ２を通して、第１のコンデンサＣ１から第２のコンデンサＣ２に電流ｉ2（t）が流れ込み、第２のコンデンサＣ２が充電される。この時、電荷量ΔＱが第２のコンデンサＣ２に転送され、第２のスイッチング素子ＳＷ２と第３のスイッチング素子ＳＷ３の接続ノードの電圧Ｖ２はＶddから２Ｖddに変化する。第３のスイッチング素子ＳＷ３はオフしているので、出力電圧Ｖoutは３Ｖddに維持される。

このように、第１フェーズと第２フェーズの動作が繰り返されることにより、出力電圧Ｖout＝３Ｖddが得られる。ただし、上記動作において、第１乃至第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３等による電圧ロスは無視している。また、第１及び第３のスイッチング素子ＳＷ１，ＳＷ３と、第２のスイッチング素子ＳＷ２という２つのスイッチ群は、完全に相補的にスイッチングし、第１乃至第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３がいずれもオフしている時間（以下、オフ−オフ時間又は、ＯＦＦ−ＯＦＦ時間という）はないと仮定している。

本発明の実施形態においては、前記オフ−オフ時間を設けると共に、前記オフ−オフ時間を調整して出力電圧Ｖoutを制御するようにした。オフ−オフ時間においては、第１乃至第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３がいずれもオフしているため、電荷量ΔＱの転送は停止し、その分、出力電圧Ｖoutは低下することになる。従って、オフ−オフ時間を調整することで、出力電圧Ｖoutを制御することが可能である。

一般に、オフ−オフ時間は、出力側から入力側への電流の逆流による昇圧効率劣化を防止するために設けられる。第１乃至第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３が同時にオンすると、出力側から入力側への電流の逆流が生じるからである。しかし、本発明の実施形態においては、単に、オフ−オフ時間を固定して設けたのではなく、オフ−オフ時間を可変にすることで、出力電圧Ｖoutを制御するようにした点に特徴がある。

これにより、レギュレータを用いることなく、出力電圧Ｖoutを制御することができる。また、レギュレータを用いた場合に比して、回路規模を小さくでき、消費電力も小さく抑えることができる。

前記オフ−オフ時間を調整する方法としては、次の２通りの方法がある。

（オフ−オフ時間の第１の調整方法）
図２に示すように、第１乃至第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３のスイッチング周期Ｔ（つまり、第１のクロックＣＬＫ１及び第２のクロックＣＬＫ１ｂの周期Ｔ）を固定する。そして、第１及び第３のスイッチング素子ＳＷ１，ＳＷ３がオンする時間（つまり、第１のクロックＣＬＫ１がハイの時間）と第２のスイッチング素子ＳＷ２がオンする時間（つまり、第２のクロックＣＬＫ１ｂがハイの時間）を可変にすることである。

すなわち、図２（ａ）のように、第２のスイッチング素子ＳＷ２がオンの時間と第１及び第３のスイッチング素子ＳＷ１，ＳＷ３がオンする時間の間に、オフ−オフ時間が設定されている。図２（ｂ）の動作タイミングは、図２（ａ）の動作タイミングに比べて、オン時間が短い場合を示している。

尚、図２中においては、第１乃至第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３がオンする時間、つまりオン時間をＯＮ時間と記載している。また、オフ−オフ時間をＯＦＦ−ＯＦＦ時間と記載している。

（オフ−オフ時間の第２の調整方法）
第１の調整方法は、周期固定、オン時間可変であるが、第２の調整方法は、それとは逆に、オン時間固定、周期可変としたものである。つまり、図３に示すように、第１及び第３のスイッチング素子ＳＷ１，ＳＷ３がオンする時間（つまり、第１のクロックＣＬＫ１がハイの時間）と第２のスイッチング素子ＳＷ２がオンする時間（つまり、第２のクロックＣＬＫ１ｂがハイの時間）を固定する。

そして、第１乃至第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３のスイッチング周期Ｔ（つまり、第１のクロックＣＬＫ１及び第２のクロックＣＬＫ１ｂの周期Ｔ）を可変にする。図３（ｂ）の動作タイミングは図３（ａ）の動作タイミングと比べて、周期Ｔが長くなっている。（周期Ｔ→周期Ｔ’に変化）

上記のような２つのオフ−オフ時間の調整は、図１の制御回路１４により、第１のクロックＣＬＫ、第２のクロックＣＬＫ１ｂをそれぞれ図２、図３のように制御することにより実現可能である。特に、図１のチャージポンプ回路においては、出力電圧Ｖoutを制御回路１４にフィードバックすることにより、出力電圧Ｖoutを所望電圧に安定化させるように構成されている。

以下、オフ−オフ時間を調整する第１の調整方法（周期固定、オン時間可変）を実現するための制御回路１４の具体的な構成例について図４、図５を用いて説明する。図示のように、制御回路１４は、出力電圧Ｖoutと基準電圧Ｖrefとの差を増幅する増幅器２０と、
三角波電圧を発生する三角波発生器２１と、三角波発生器２１によって発生された三角波電圧と増幅器２０の出力を比較する比較器２２を備える。

増幅器２０は、その出力電圧が、Ｖout＋Ａ（Ｖout−Ｖref）となるように、例えばオペアンプ回路を用いて形成されているとする。Ａは増幅器２０の増幅率である。そして、比較器２２から第１のクロックＣＬＫ１が得られる。第２のクロックＣＬＫ１ｂは、第１のクロックＣＬＫ１の位相をシフトすることにより作成することができる。

この制御回路１４の動作について、図１、図５を参照して説明する。いま、出力電圧Ｖoutが基準電圧Ｖrefと等しいとすると、増幅器２０の出力電圧は、基準電圧Ｖrefになる。すると、三角波電圧＞基準電圧Ｖrefの時間は、比較器２２の出力電圧はハイになり、三角波電圧＜基準電圧Ｖrefの時間は、比較器２２の出力電圧はロウになる。これにより、第１のクロックＣＬＫ１の波形が得られる。第１のクロックＣＬＫ１のハイの時間が第１及び第３のスイッチング素子ＳＷ１，ＳＷ３がオンするオン時間に相当している。

この安定状態から、何らかの原因で出力電圧Ｖoutがαだけ低下したとする。すると、増幅器２０の出力電圧はＶref−Ａ・αに低下する。そうすると、第１のクロックＣＬＫ１のハイの時間、つまり第１及び第３のスイッチング素子ＳＷ１，ＳＷ３のオン時間が長くなり、前記オフ−オフ時間は短くなるので、出力電圧Ｖoutは基準電圧Ｖrefまで上昇して安定化するのである。

尚、図１のチャージポンプ回路は、入力電圧Ｖddを３倍昇圧して、正の出力電圧Ｖout=３Ｖddを得るチャージポンプ回路であるが、本発明は、スイッチング素子と、コンデンサの数を変更することにより、入力電圧Ｖddをｎ倍（ｎは２以上の自然数）昇圧する正のチャージポンプ回路にも適用することができる。また、本発明は、入力電圧、スイッチング素子と、コンデンサの数を変更することにより、Ｖddを−ｎ倍（ｎは１以上の自然数）昇圧する負のチャージポンプ回路にも適用することができる。

次に、３倍昇圧のチャージポンプ回路を例として、出力電圧Ｖoutを理論計算により導出し、オフ−オフ時間を調整した場合の出力電圧Ｖoutの変化を検証する。この理論計算では、実際の回路で考慮すべき各種パラメータ、例えば、第１乃至第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３の抵抗、ボンディングワイヤーの抵抗等を考慮している。

図６は、チャージポンプ回路の出力電圧Ｖoutの理論計算に用いた回路図である。図１の第１のコンデンサＣ１の容量値はＣfly1、第２のコンデンサＣ２の容量値はＣfly2としている。第１のコンデンサＣ１、第２のコンデンサＣ２はそれぞれＩＣに外付けされているので、ボンディングワイヤーの抵抗が考慮される。第１のコンデンサＣ１のボンディングワイヤ抵抗値はrw1a、rw1bであり、第２のコンデンサＣ２のボンディングワイヤ抵抗値はrw2a、rw2bである。

また、第１のドライバー１１は、電源電圧Ｖddと接地電圧Ｖss（＝０Ｖ）の間に接続され、相補的にスイッチングする２つの直列スイッチで構成され、それぞれの抵抗値はＲＵ１、ＲＤ１である。第２のドライバー１２も、電源電圧Ｖddと接地電圧Ｖss（＝０Ｖ）の間に接続され、相補的にスイッチングする２つの直列スイッチで構成され、それぞれの抵抗値はＲＵ２、ＲＤ２である。また、第１のドライバー１１、第２のドライバー１２に接続される電源線、接地線の抵抗値をそれぞれrwvdd、 rwgrbとしている。

ｎ段目の容量成分Ｃ_ｎ、抵抗成分Ｒ_ｎ、時定数τ_ｎは以下のようになる。
・１段目
・２段目
・３段目
チャージポンプ回路の出力電圧損失は(1)容量損失成分と(2)抵抗損失成分によって表すことができる。

（１）容量損失成分について
出力端子からは常に出力電流Ｉoutが流れているので、チャージポンプ回路の周期をＴ（周波数をｆ）とすると、１周期に移動する電荷量ΔＱは、数１１で表される。
安定状態ならば各段のスイッチング素子のオン時間Ｔ_ＯＮにΔＱの電荷が移動する（図１）。よって、第１のコンデンサＣ１の容量損失は、数１２で表される。
また、第２のコンデンサＣ２の容量損失は、数１３で表される。
となる。また、第３のスイッチング素子ＳＷ３がオフしている時間Ｔ_ＯＦＦに、出力コンデンサＣoutらＩoutの電流が流れるので、出力電圧リップルは、数１４で表される。
ここで、Ｔ_ＯＦＦ＝Ｔ−Ｔ_ＯＮとすると、出力電圧リップルは、数１５に書き換えられる。
よって、容量損失の総計vloss_Ｃ_aillは、数１６で表すことができる。

（２）抵抗損失について
出力端子からは常にＩoutの電流が流れているので、１周期にΔＱの電荷が移動し、安定状態ならば、各段のスイッチング素子のオン時間Ｔ_ＯＮにΔＱの電荷が移動する。（図１参照）スイッチング素子がオンになった瞬間をｔ＝０として、ｎ段に流れる電流をｉn（ｔ）とすると、以下の数１７が成り立つ。
また、ｎ段のスイッチング素子ＳＷnがオンした時（ｔ＝０）に流れる電流をｉ_ｏｎとすると、ｉ_ｏｎは、数１８で表される。
数１６を数１８に代入すると、数１９が得られる。
また、スイッチング素子ＳＷnがオフする直前に流れる電流ｉ_offnは、数２０で表される。
さらに、数２０を数１９に代入すると、数２１が得られる。
よって、ｎ段目の抵抗損失は、数２２で表される。
したがって、３倍昇圧チャージポンプ回路の抵抗損失の合計は、数２３で表すことができる。
以上より、図１の３倍昇圧チャージポンプ回路の出力電圧Ｖoutは、数２４のようになる。
ここで、第１乃至第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３のすべてがオフになるオフ−オフ時間はＴ_{ＯＦＦ−ＯＦＦ}は、数２５で表される。

従って、オフ−オフ時間Ｔ_{ＯＦＦ−ＯＦＦ}を変えるには、前述のように以下の２通りがある。
（１）周期Ｔを固定して、スイッチング素子のオン時間Ｔ_ＯＮを変える。
（２）スイッチング素子のオン時間Ｔ_ＯＮを固定して、周期Ｔを変える。
上記計算により導出した出力電圧式（数２４）を用いて、（１）、（２）の手法を解析する。

まず、（１）の手法解析のため、図７示すパラメータ値を用いたときのオフ−オフ時間Ｔ_{ＯＦＦ−ＯＦＦ}に対する出力電圧Ｖoutの結果を図８に示してある。

また、（２）の手法解析のため、図９に示したパラメータ値を用いたときのオフ−オフ時間Ｔ_{ＯＦＦ−ＯＦＦ}に対する出力電圧Ｖoutの結果を図１０に示してある。これらの結果から、（１）と（２）の特性は異なるが、どちらの手法でも出力電圧Ｖoutの制御が可能であることがわかる。ただし、（２）の手法においては、出力電圧Ｖoutはオフ−オフ時間Ｔ_{ＯＦＦ−ＯＦＦ}に対して線形が優れているので、出力電圧Ｖoutの制御容易性の点で（２）の手法が優れている。

以上は、３倍昇圧チャージポンプ回路の理論計算について説明したが、以下で、第１乃至第３のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３をＮチャネル型トランジスタとした場合のＳＰＩＣＥ回路シミュレーションを行った結果について説明する。回路シミュレーション図６の回路に基づいて行われた。

まず、（１）の手法の場合、図７のパラメータ値が用いられ、（２）の手法の場合、図７のパラメータ値が用いられた。その結果をそれぞれ図１１、図１２に示す。これから分かるように、図８と図１１、図１０と図１２は、それぞれ良く一致した。以上により、出力電圧Ｖoutの理論計算が正しいことが確認された。

なお、上記実施形態では、本発明のチャージポンプ回路の一例として３倍昇圧チャージポンプ回路を挙げた。しかし、本発明のチャージポンプ回路には、スイッチング素子やコンデンサ等の数を増減させた他のチャージポンプも含まれる。

本発明の実施形態によるチャージポンプ回路の回路図である。 本発明の実施形態によるチャージポンプ回路のオフ−オフ時間の第１の調整方法を説明するタイミング図である。 本発明の実施形態によるチャージポンプ回路のオフ−オフ時間の第２の調整方法を説明するタイミング図である。 制御回路の回路図である。 制御回路の動作を説明する波形図である。 理論計算に用いたチャージポンプ回路の回路図である。 理論計算に用いたチャージポンプ回路のパラメータ値を示す図である。 本発明の実施形態によるチャージポンプ回路の出力電圧の理論計算の結果を示す図である。 理論計算に用いたチャージポンプ回路のパラメータ値を示す図である。 本発明の実施形態によるチャージポンプ回路の出力電圧の理論計算の結果を示す図である。 本発明の実施形態によるチャージポンプ回路の出力電圧の回路シミュレーション結果を示す図である。 本発明の実施形態によるチャージポンプ回路の出力電圧の回路シミュレーション結果を示す図である。 従来例のチャージポンプ回路を示す図である。

符号の説明

１１ 第１のドライバー １２ 第２のドライバー
１３ 負荷 １４ 制御回路
１５ａ，１５ｂ，１５ｃ レベルシフト回路
２０ 増幅器 ２１ 三角波発生回路 ２２ 比較器
ＳＷ１ 第１のスイッチング素子 ＳＷ２ 第２のスイッチング素子
ＳＷ３ 第３のスイッチング素子 Ｃ１ 第１のコンデンサ
Ｃ２ 第２のコンデンサ Ｃout 出力コンデンサ

Claims (6)

1. 入力電圧が印加された第１のスイッチング素子と、
   前記第１のスイッチング素子に直列に接続された第２のスイッチング素子と、
   前記第１及び第２のスイッチング素子の接続ノードに結合され、前記第１及び第２のスイッチング素子のオン、オフに応じて、前記第１のスイッチング素子から転送された電荷が充放電されるコンデンサと、
   前記第１及び第２のスイッチング素子を交互にオン、オフさせると共に、前記第１及び第２のスイッチング素子が両方ともオフするオフ−オフ時間を可変制御する制御回路と、を備え、前記第２のスイッチング素子から入力電圧を昇圧した出力電圧を得ると共に、前記制御回路により前記オフ−オフ時間を可変制御することにより、前記出力電圧を制御するようにしたことを特徴とするチャージポンプ回路。
2. 前記制御回路は、前記第１のスイッチング素子のオン、オフを制御する第１のクロックと、前記第２のスイッチング素子のオン、オフを制御する第２のクロックとを出力することを特徴とする請求項１に記載のチャージポンプ回路。
3. 前記制御回路は、前記第１及び第２のクロックの周期を固定し、前記第１及び第２のスイッチング素子がオンする時間に対応した前記第１及び第２のクロックの時間を可変制御することを特徴とする請求項２に記載のチャージポンプ回路。
4. 前記制御回路は、前記第１及び第２のスイッチング素子がオンする時間に対応した前記第１及び第２のクロックの時間を固定し、前記第１及び第２のクロックの周期を可変制御することを特徴とする請求項２に記載のチャージポンプ回路。
5. 前記制御回路は、前記出力電圧と基準電圧との差を増幅する増幅器と、
   三角波電圧を発生する三角波発生器と、前記三角波電圧と前記増幅器の出力を比較する比較器とを備え、前記比較器から前記第１のクロックを得ることを特徴とする請求項３に記載のチャージポンプ回路。
6. 入力電圧が印加された第１のスイッチング素子と、
   前記第１のスイッチング素子に直列に接続された第２のスイッチング素子と、
   前記第１及び第２のスイッチング素子の接続ノードに結合され、前記第１及び第２のスイッチング素子のオン、オフに応じて、前記第１のスイッチング素子から転送された電荷が充放電されるコンデンサと、を備え、
   前記第１及び第２のスイッチング素子を交互にオン、オフさせることにより、前記第２のスイッチング素子から入力電圧を昇圧した出力電圧を得る第１の手段と
   前記第１及び第２のスイッチング素子が両方ともオフする時間を変化させることにより、前記出力電圧を制御する第２の手段とを備えることを特徴とするチャージポンプ回路。