JP2010011009A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2010011009A JP2010011009A JP2008167199A JP2008167199A JP2010011009A JP 2010011009 A JP2010011009 A JP 2010011009A JP 2008167199 A JP2008167199 A JP 2008167199A JP 2008167199 A JP2008167199 A JP 2008167199A JP 2010011009 A JP2010011009 A JP 2010011009A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- output
- connection portion
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】PLL回路のオシレータを構成する遅延バッファ7のインバータ13,14は、電流制限用トランジスタであるトランジスタ8を介して電源電流が供給されている。トランジスタ8は、バイアス電流である入力信号in1に応じてインバータ13,14に供給する電流制限する。このトランジスタ8を設けたことにより、発振周波数の低い帯域における該インバータ13,14に流れるリーク電流を防止することができる。
【選択図】図3
Description
2 位相比較器
3 チャージポンプ
4 ループフィルタ
5 電圧制御発振器
5a リングオシレータ
6 分周回路
7 遅延バッファ
8〜12 トランジスタ
13,14 インバータ
15 トランジスタ
16 トランジスタ
17 トランジスタ
18 トランジスタ
Claims (2)
- 参照クロック信号と周波数が一致した任意のクロック信号を生成するPLL回路を有した半導体集積回路装置であって、
前記PLL回路は、
入力される制御電圧に見合った発振周波数のクロック信号を発生する電圧制御発振部を備え、
前記電圧制御発振部は、
複数のバッファをリング状に接続したリングオシレータを有し、
前記バッファは、
一方の接続部が、電源電圧に接続され、ゲートにバイアス電流が入力される第1のトランジスタと、
一方の接続部が、前記第1のトランジスタの他方の接続部に接続され、他方の接続部が、基準電位に接続され、ゲートに前段に設けられた前記バッファから出力される第1の入力信号が入力される第2のトランジスタと、
一方の接続部が、電源電圧に接続され、ゲートに前記バイアス電流が入力される第3のトランジスタと、
一方の接続部が、前記第3のトランジスタの他方の接続部に接続され、他方の接続部が、基準電位に接続され、ゲートに、前段に設けられた前記バッファから出力される第2の入力信号が入力される第4のトランジスタと、
入力部が、前記第1のトランジスタと前記第2のトランジスタとの接続部に接続され、出力部が第3のトランジスタと第4のトランジスタとの接続部に接続された第1のインバータと、
入力部が、前記第3のトランジスタと前記第4のトランジスタとの接続部、および前記第1のインバータの出力部にそれぞれ接続され、出力部が、前記第1のインバータの入力部に接続された第2のインバータと、
一方の接続部が、電源電圧に接続され、ゲートに、前記バイアス電流が入力され、他方の接続部に、前記第1、および前記第2のインバータの電源供給部が接続される電流制限用トランジスタとを備え、
前記電流制限用トランジスタは、
前記バイアス電流に応じて前記第1、および前記第2のインバータに供給する電流を制限することを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記PLL回路は、
複数の種類のクロック信号を生成する多相出力PLLであることを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008167199A JP2010011009A (ja) | 2008-06-26 | 2008-06-26 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008167199A JP2010011009A (ja) | 2008-06-26 | 2008-06-26 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010011009A true JP2010011009A (ja) | 2010-01-14 |
Family
ID=41590980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008167199A Pending JP2010011009A (ja) | 2008-06-26 | 2008-06-26 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010011009A (ja) |
-
2008
- 2008-06-26 JP JP2008167199A patent/JP2010011009A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Grozing et al. | CMOS ring oscillator with quadrature outputs and 100 MHz to 3.5 GHz tuning range | |
US7321269B2 (en) | High frequency ring oscillator with feed-forward paths | |
US7541848B1 (en) | PLL circuit | |
US8232844B2 (en) | Synchronous oscillator, clock recovery apparatus, clock distribution circuit, and multi-mode injection circuit | |
KR100965766B1 (ko) | 링 오실레이터와 이를 이용한 멀티 위상 클럭 보정 회로 | |
KR101396366B1 (ko) | 선형 디지털 위상 보간기 및 이를 구비하는 세미 디지털지연동기루프 | |
US8278983B2 (en) | PLL circuit | |
JP2001326564A (ja) | 半導体集積回路 | |
JP2009260607A (ja) | 電圧制御発振器及び位相同期回路 | |
US7388442B2 (en) | Digitally controlled oscillator for reduced power over process variations | |
JP3786879B2 (ja) | 出力回路 | |
JP3779713B2 (ja) | 半導体集積回路 | |
JP2001326560A (ja) | 半導体集積回路およびフェーズ・ロックド・ループ回路 | |
JP4083884B2 (ja) | Pll回路及びpll回路を内蔵した半導体集積回路 | |
US20070040621A1 (en) | Voltage controlled oscillator using dual gated asymmetrical FET devices | |
RU2455755C1 (ru) | Кольцевой кмоп генератор, управляемый напряжением | |
KR100853862B1 (ko) | 지연 고정 루프 기반의 주파수 체배기 | |
JP2023182368A (ja) | 半導体集積回路、pll回路及び信号処理装置 | |
JP2010011009A (ja) | 半導体集積回路装置 | |
JP2006270225A (ja) | クロックジェネレータ | |
US9337818B1 (en) | Buffer circuit for voltage controlled oscillator | |
JP2021034784A (ja) | 注入同期型分周器 | |
US20180212598A1 (en) | Fast-response reference-less frequency detector | |
JP2009194560A (ja) | 分周回路 | |
US7920002B2 (en) | Pulse synthesis circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130305 |