JP2021034784A - 注入同期型分周器 - Google Patents
注入同期型分周器 Download PDFInfo
- Publication number
- JP2021034784A JP2021034784A JP2019150151A JP2019150151A JP2021034784A JP 2021034784 A JP2021034784 A JP 2021034784A JP 2019150151 A JP2019150151 A JP 2019150151A JP 2019150151 A JP2019150151 A JP 2019150151A JP 2021034784 A JP2021034784 A JP 2021034784A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- injection
- injection signal
- gate
- synchronous divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】回路面積および消費電力が小さく、大きな分周比および広いロックレンジを有する注入同期型分周器を提供する。【解決手段】外部から注入される注入信号INを分周した信号を生成する注入同期型分周器10は、複数の信号遅延素子11がリング状に縦続接続されてなるリング発振器1と、信号遅延素子11どうしの接続ノードに、当該接続ノードの立ち上がりまたは立ち下がりの前後の期間だけ注入信号INを接続するように構成された複数の注入信号ゲート回路2とを備えている。【選択図】図1
Description
本発明は、注入同期型分周器に関する。
無線送信機や無線受信機の局部発振器として位相同期回路(PLL: Phase Locked Loop)が広く用いられている。特にミリ波やサブテラヘルツ波のような30GHzを超える高速データ通信機器で使用されるPLL(以下、ミリ波PLLともいう)は、低周波数の外部参照信号から30GHzを超える高周波信号を生成している。
図12は、従来の一般的なミリ波PLLのブロック図である。典型的にはミリ波PLLは、ミリ波VCO(Voltage Controlled Oscillator)が生成する高周波信号を分周器を通して分周してフィードバックし、そのフィードバックした分周信号と外部参照信号の位相を同期させるように動作する。分周器は前後2段に分かれており、前段に固定分周比のプリスケーラが配置され、後段に可変分周比のプログラマブル分周器が配置される。後段のプログラマブル分周器は動作速度に限界があるため、VCOから入力されるミリ波やサブテラヘルツ波帯域の信号の周波数を前段のプリスケーラにおいて1〜2GHz程度に十分に下げる必要がある。このため、ミリ波PLLには比較的大きな分周比(出力周波数に対する入力周波数の比率)のプリスケーラが設けられる。
一般に、ミリ波PLLで用いられるプリスケーラは注入同期型分周器(ILFD: Injection Locked Frequency Divider)などで構成される。典型的にはILFDは、自励発振器に外部から信号を注入することで自励発振器が生成する低周波の発振信号の位相を高周波の注入信号の位相に同期させるように動作する。ILFDの自励発振器としてLC発振器がよく用いられるが、LC発振器を用いたILFDの分周比(入力周波数/出力周波数)はせいぜい2〜3であるため、分周比15以上のプリスケーラを実現するために、複数のILFDや2分周器としてのフリップフロップを多段接続している。
ILFDでは注入信号の周波数がロックレンジの範囲内にあれば注入信号との位相同期が確立する。すなわち、ILFDの自励発振器の基本周波数をfosc、ILFDの分周比をNとすると、ILFDが周波数fin=N(fosc±Δf)の注入信号に同期する条件は、NΔfがロックレンジの範囲内にあることである。NΔfがロックレンジの範囲内にあれば、ILFDはΔf→0となるように動作して注入信号をN分周した信号を出力することができる。
他方、ILFDの分周比Nを大きくしすぎると、注入信号に起因する周波数成分N(fosc±Δf)のパワーが自励発振器の高調波領域から遠く外れたところに集中してILFDが注入信号に位相同期しにくくなってしまう。この問題に対し、LC発振器を用いたILFDにおいて注入信号を時間連続的に注入するのではなく間欠的に注入することでILFDのロックレンジを拡張している例がある(例えば、非特許文献1参照)。
S. Hara et al., "10MHz to 7GHz Quadrature Signal Generation Using a Divide-by-4/3, -3/2, -5/3, -2, -5/2, -3, -4, and -5 Injection-Locked Frequency Divider," IEEE Symposium on VLSI Circuits/Technical Digest of Technical Papers, pp. 51-52, Jun. 2010.
上述したように、LC発振器を用いたILFDの分周比はせいぜい2〜3であるため分周比15以上のプリスケーラを実現するには複数のILFDを多段接続する必要があるが、そうすると回路面積および消費電力が大きくなるという問題がある。特にLC発振器を構成するインダクタおよびキャパシタはそれ単体で大きな回路面積を占めるため、それらを複数個配置すると回路面積が非常に大きくなってしまう。
他方、ILFDの分周比を大きくすることによりILFDが注入信号に位相同期しにくくなるという問題を解決するために、上記従来技術のようにILFDに注入信号を間欠的に注入することは有効である。しかし、一般にILFDのロックレンジは注入される信号のパワーの平方根に比例するところ、注入信号を間欠的に注入するとILFDに注入される信号の総パワーが減少してロックレンジの拡張効果が十分に得られない懸念がある。
そこで、本発明は、回路面積および消費電力が小さく、大きな分周比および広いロックレンジを有する注入同期型分周器を提供することを目的とする。
本発明の一局面に従った注入同期型分周器は、外部から注入される注入信号を分周した信号を生成する注入同期型分周器であって、複数の信号遅延素子がリング状に縦続接続されてなるリング発振器と、信号遅延素子どうしの接続ノードに、当該接続ノードの立ち上がりまたは立ち下がりの前後の期間だけ注入信号を接続するように構成された複数の注入信号ゲート回路とを備えたものである。
例えば、注入信号ゲート回路が、接続ノードの前後の接続ノードの信号を論理演算する論理回路と、論理回路の出力信号に応じて注入信号の通過/遮断を切り替えるスイッチとを有していてもよい。
さらに、注入信号ゲート回路が、接続ノードの前または後の複数の接続ノードの信号から任意の一つを選択的に出力するマルチプレクサを有するものであり、論理回路が、マルチプレクサの出力信号の論理演算を行うものであってもよい。
スイッチがトライステートバッファであってもよい。
例えば、信号遅延素子が、ドレインが相互接続された第1および第2の極性のトランジスタを有し、第1の極性のトランジスタのゲートに発振調整用の制御信号が接続され、第2の極性のトランジスタのゲートに前段の信号遅延素子の出力信号が接続され、ドレインから信号を出力するものであってもよい。
信号遅延素子と注入信号ゲート回路とが同数であり、接続ノードのすべてに注入信号ゲート回路が接続されていてもよい。
好ましくは、信号遅延素子の数が9以上である。
本発明によると、小さい回路面積および消費電力で大きな分周比および広いロックレンジを有する注入同期型分周器を実現することができる。
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。ただし、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。なお、発明者は、当業者が本発明を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。
≪注入同期型分周器の実施形態≫
図1は、本発明の一実施形態に係る注入同期型分周器(以下、ILFDと称する)の回路構成図である。本実施形態に係るILFD10は、自励発振器としてのリング発振器1と、外部から供給される注入信号INをリング発振器1に間欠的に注入する注入信号ゲート回路2とを備えている。これら回路要素は半導体チップ上に形成することができる。
図1は、本発明の一実施形態に係る注入同期型分周器(以下、ILFDと称する)の回路構成図である。本実施形態に係るILFD10は、自励発振器としてのリング発振器1と、外部から供給される注入信号INをリング発振器1に間欠的に注入する注入信号ゲート回路2とを備えている。これら回路要素は半導体チップ上に形成することができる。
リング発振器1は、9個の信号遅延素子11がリング状に縦続接続されて構成されている。図2は、一例に係る信号遅延素子11の回路構成図である。信号遅延素子11は、PMOS(P-channel Metal Oxide Semiconductor)トランジスタ111およびNMOS(N-channel Metal Oxide Semiconductor)トランジスタ112で構成することができる。PMOSトランジスタ111のソースは電源に接続され、ゲートにリング発振器1の発振調整用の制御信号Vtuneが接続されている。NMOSトランジスタ112のソースは接地され、ゲートに入力信号Vinが接続されている。入力信号Vinは前段の信号遅延素子11から出力される信号である。PMOSトランジスタ111とNMOSトランジスタ112のドレインは相互接続されており、その接続ノードから信号Voutが出力される。このように信号遅延素子11は実質的にインバータ素子であり、入力された信号Vinを論理反転して信号Voutを出力する。
図1へ戻り、信号遅延素子11と同数の9個の注入信号ゲート回路2が、信号遅延素子11どうしの接続ノードφ1〜φ9のそれぞれにバッファ3を介して接続されている。バッファ3は、リング発振器1に注入される注入信号INのパワーを調整するため、およびリング発振器1で生成される信号が注入信号INの信号源側に漏れていくのを防ぐために設けている。注入信号ゲート回路2は、接続先の接続ノードφi(ただし、iは1から9までの整数である。)の前後の接続ノード(例えば、3つ前の接続ノードφi−3と2つ後の接続ノードφi+2)の信号を論理演算して信号窓を生成し、外部から供給される注入信号INをその信号窓の期間だけ通過させる回路である。すなわち、注入信号ゲート回路2は、時間連続的な注入信号INを間欠的なパルス状の注入信号GIi(以下、パルス変調注入信号という)に変調して出力する。これにより、9個の接続ノードφ1〜φ9のそれぞれに互いに位相のずれたパルス変調注入信号GI1〜GI9が注入される。なお、便宜上、接続ノードとその接続ノードの信号を同じ符号で参照する。
図3は、一例に係る注入信号ゲート回路2の回路構成図である。注入信号ゲート回路2は、接続ノードφiの前後の接続ノードφi−3、φi+2の信号を論理演算する論理回路21と、論理回路21の出力信号に応じて注入信号INの通過/切断を切り替えるスイッチ22とを備えている。より詳細には、論理回路21は、φi−3の反転論理である/φi−3と、φi+2の反転論理である/φi+2との論理積を出力する回路で構成することができる。当該論理積が信号窓に相当する。スイッチ22は、論理回路21の出力信号が所定の論理レベル(例えば、Hレベル)にある期間だけ導通して注入信号INを通過させる。
図4は、一例に係るスイッチ22の回路構成図である。スイッチ22は、NMOSトランジスタ221と、DC成分カット用のRC回路222、223とを備えている。RC回路222、223にはバイアス電圧Vbが印加されている。NMOSトランジスタ221のゲートには論理回路21から出力されるゲートパルス信号GPが接続されており、ソースにはRC回路222を介して注入信号INが接続されている。そして、NMOSトランジスタ221のドレインにはRC回路223が接続されており、RC回路223からパルス変調注入信号GIiが出力される。
図5は、注入信号ゲート回路2のタイミングチャートである。接続ノードφiに注入されるパルス変調注入信号GIiの信号窓に相当するゲートパルス信号GPは、φiよりも位相が遅れたφi−3の論理反転である/φi−3と、φiよりも位相が進んだφi+2の反転論理である/φi+2との論理積を演算することで生成される。ゲートパルス信号GPのデューティー比はおよそ30%である。ゲートパルス信号GPのオンデューティーの期間にスイッチ22が注入信号INを通過させることでパルス変調注入信号GIiが生成される。これにより、接続ノードφiの立ち上がりの前後の期間だけ注入信号INが接続ノードφiに注入される。
≪効果≫
次に、本実施形態に係るILFD10による効果について説明する。図6は、注入信号を時間連続的に注入する場合と間欠的に注入する場合とを比較説明する図である。同図左側は、時間連続的な注入信号INをリング発振器1に注入したときの信号スペクトラムを模式的に表し、同図右側は、間欠的な注入信号であるパルス変調注入信号GIをリング発振器1に注入したときの信号スペクトラムを模式的に表す。リング発振器1の発振信号VCOILFDに係る信号波形および高調波パワーはグレーで表示し、注入信号INに係る信号波形および高調波パワーは黒で表示している。リング発振器1の基本周波数をfosc、ILFD10の分周比をN、注入信号INの周波数をfin=N×(fosc+Δf)とする。特に分周比Nが大きい場合、リング発振器1に注入信号INを時間連続的に注入すると、同図左側に示すようにリング発振器1の高調波領域から遠く外れた、注入信号INに起因する周波数finにおいて強い信号パワーが現れる。この状態ではリング発振器1の高調波成分のパワーが注入信号INによって増強されないため、ILFD10は注入信号INに位相同期しにくい。一方、リング発振器1に注入信号INを間欠的に注入すると、同図右側に示すように、注入信号INに起因する信号パワーが周波数finに集中せずに分散して一部がリング発振器1の高調波領域に近づくようになり、リング発振器1の高調波成分のパワーが注入信号INによって増強されるようになる。これにより、分周比Nを大きくしてもILFD10が注入信号INに位相同期しやすくなる。
次に、本実施形態に係るILFD10による効果について説明する。図6は、注入信号を時間連続的に注入する場合と間欠的に注入する場合とを比較説明する図である。同図左側は、時間連続的な注入信号INをリング発振器1に注入したときの信号スペクトラムを模式的に表し、同図右側は、間欠的な注入信号であるパルス変調注入信号GIをリング発振器1に注入したときの信号スペクトラムを模式的に表す。リング発振器1の発振信号VCOILFDに係る信号波形および高調波パワーはグレーで表示し、注入信号INに係る信号波形および高調波パワーは黒で表示している。リング発振器1の基本周波数をfosc、ILFD10の分周比をN、注入信号INの周波数をfin=N×(fosc+Δf)とする。特に分周比Nが大きい場合、リング発振器1に注入信号INを時間連続的に注入すると、同図左側に示すようにリング発振器1の高調波領域から遠く外れた、注入信号INに起因する周波数finにおいて強い信号パワーが現れる。この状態ではリング発振器1の高調波成分のパワーが注入信号INによって増強されないため、ILFD10は注入信号INに位相同期しにくい。一方、リング発振器1に注入信号INを間欠的に注入すると、同図右側に示すように、注入信号INに起因する信号パワーが周波数finに集中せずに分散して一部がリング発振器1の高調波領域に近づくようになり、リング発振器1の高調波成分のパワーが注入信号INによって増強されるようになる。これにより、分周比Nを大きくしてもILFD10が注入信号INに位相同期しやすくなる。
さらに、ILFD10では、リング発振器1の接続ノードに注入信号INが間欠的に注入されるため、各接続ノードに注入される注入信号INのパワーは注入信号INを時間連続的に注入する場合と比べて減少するが、互いに位相をずらして各接続ノードに注入信号INが間欠的に注入されるため、リング発振器1の全体に注入される注入信号INのパワーは十分に大きく保つことができる。このため、注入信号INを間欠的に注入するようにしてもILFD10のロックレンジの狭小化を防ぐことができる。
以上のように、本実施形態に係るILFD10は、単体で大きな分周比を稼ぐことができるとともに十分に広いロックレンジを確保することができる。これにより、複数のILFDを多段接続しなくても単体で大きな分周比を達成することができる。すなわち、本実施形態に係るILFD10によると、小さい回路面積および消費電力で大きな分周比および広いロックレンジを達成することができる。
≪ロックレンジ測定結果≫
次に、ILFD10を試作してロックレンジを測定した結果を示す。試作したILFD10におけるリング発振器1は、発振調整用の制御信号Vtune(図2参照)の電圧を調整することで0.58GHz(Vtune=1.2V)から1.6GHz(Vtune=0V)の基本周波数で発振するように構成されている。図7は、分周比N=7〜20のときのロックレンジのグラフである。図8は、分周比N=25〜38のときのロックレンジのグラフである。グラフの横軸は注入信号INの周波数、縦軸は注入信号INのパワーである。測定は、注入信号INを生成する信号発生器の出力パワーを0dBmにして注入信号INの周波数を40GHzから6GHzに徐々に下げながら行った。グラフ中の数字は分周比Nを表す。各分周比Nについて入力パワーが等しい2点を結んだ線分がその分周比Nにおけるロックレンジを表す。
次に、ILFD10を試作してロックレンジを測定した結果を示す。試作したILFD10におけるリング発振器1は、発振調整用の制御信号Vtune(図2参照)の電圧を調整することで0.58GHz(Vtune=1.2V)から1.6GHz(Vtune=0V)の基本周波数で発振するように構成されている。図7は、分周比N=7〜20のときのロックレンジのグラフである。図8は、分周比N=25〜38のときのロックレンジのグラフである。グラフの横軸は注入信号INの周波数、縦軸は注入信号INのパワーである。測定は、注入信号INを生成する信号発生器の出力パワーを0dBmにして注入信号INの周波数を40GHzから6GHzに徐々に下げながら行った。グラフ中の数字は分周比Nを表す。各分周比Nについて入力パワーが等しい2点を結んだ線分がその分周比Nにおけるロックレンジを表す。
ILFD10のリング発振器1は9個の信号遅延素子11で構成されていることから、リング発振器1の出力信号の高調波成分は9mfosc(m=1,2,…)で強く現れる。したがって、図7および図8のグラフからもわかるように、分周比Nが9の整数倍(N=9、18、27、36)のときのILFD10のロックレンジが特に広くなっている。特にN=36という非常に大きい分周比のときでもおよそ1.6GHz(注入信号INの周波数の4.3%に相当)のロックレンジを確保できている。
図9は、分周比N=62、63、64のときのロックレンジのグラフである。ILFD10はN=63のように分周比を極めて大きくしてもおよそ0.62GHzのロックレンジを確保できている。
≪応用例≫
単体で大きい分周比を実現できるILFD10はミリ波PLLのプリスケーラに好適である。図10は、ILFD10を採用したミリ波PLLのブロック図である。図12の従来の一般的なミリ波PLLと比較してわかるように、ILFD10は大きな分周比を有するため、単体でミリ波PLLのプリスケーラになり得る。これにより、シンプルな構成でミリ波PLLのプリスケーラを実現することができ、ミリ波PLL全体の回路面積および消費電力を下げる効果がある。
単体で大きい分周比を実現できるILFD10はミリ波PLLのプリスケーラに好適である。図10は、ILFD10を採用したミリ波PLLのブロック図である。図12の従来の一般的なミリ波PLLと比較してわかるように、ILFD10は大きな分周比を有するため、単体でミリ波PLLのプリスケーラになり得る。これにより、シンプルな構成でミリ波PLLのプリスケーラを実現することができ、ミリ波PLL全体の回路面積および消費電力を下げる効果がある。
≪変形例≫
ILFD10では、リング発振器1を構成する信号遅延素子11の数と注入信号ゲート回路2の数を同数にしてすべての接続ノードに注入信号ゲート回路2が接続されているが、注入信号ゲート回路2の数を減らして、飛び飛びにいくつかの接続ノードに注入信号ゲート回路2を接続するようにしてもよい。
ILFD10では、リング発振器1を構成する信号遅延素子11の数と注入信号ゲート回路2の数を同数にしてすべての接続ノードに注入信号ゲート回路2が接続されているが、注入信号ゲート回路2の数を減らして、飛び飛びにいくつかの接続ノードに注入信号ゲート回路2を接続するようにしてもよい。
リング発振器1を9個の信号遅延素子11で構成したが、それよりも少ないあるいは多い数の信号遅延素子11でリング発振器1を構成してもよい。ただし、大きな分周比を稼ぐためにも信号遅延素子11は9個以上であることが好ましい。
信号遅延素子11を差動アンプで構成してもよい。差動アンプを用いると偶数段の信号遅延素子11でリング発振器1を構成することができる。
スイッチ22をトライステートバッファやアンドゲートなどで構成してもよい。この場合、バッファ3を省略して、注入信号ゲート回路2をリング発振器1の信号遅延素子11どうしの接続ノードに直接接続することができる。
接続ノードφiの立ち上がりではなく立ち下がりの前後の期間だけ注入信号INを接続ノードφiに注入するようにしてもよい。
注入信号ゲート回路2の論理回路21が生成する信号窓を可変にしてもよい。図11は、変形例に係る注入信号ゲート回路2の回路構成図である。変形例に係る注入信号ゲート回路2は、図3の注入信号ゲート回路2にマルチプレクサ23A、23Bを追加したものである。マルチプレクサ23Aは、接続ノードφiの3つ前の接続ノードφi−3の信号および2つ前の接続ノードφi−2の信号を受けてそれらのいずれか一つを選択的に出力する。マルチプレクサ23Bは、接続ノードφiの2つ後の接続ノードφi+2の信号および1つ後の接続ノードφi+1の信号を受けてそれらのいずれか一つを選択的に出力する。マルチプレクサ23A、23Bの出力信号の論理積がゲートパルス信号GPとして出力される。このようにマルチプレクサ23A、23Bを設けることにより、注入信号INの信号窓を可変にすることができる。
なお、マルチプレクサ23A、23Bに3以上の信号を入力するようにしてもよい。また、マルチプレクサ23A、23Bのいずれかを省略してもよい。
以上のように、本発明における技術の例示として、実施の形態を説明した。そのために、添付図面および詳細な説明を提供した。したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。また、上述の実施の形態は、本発明における技術を例示するためのものであるから、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
10…注入同期型分周器、1…リング発振器、11…信号遅延素子、111…PMOSトランジスタ(第1の極性のトランジスタ)、112…NMOSトランジスタ(第2の極性のトランジスタ)、2…注入信号ゲート回路、21…論理回路、22…スイッチ、23A…マルチプレクサ、23B…マルチプレクサ
Claims (7)
- 外部から注入される注入信号を分周した信号を生成する注入同期型分周器であって、
複数の信号遅延素子がリング状に縦続接続されてなるリング発振器と、
前記信号遅延素子どうしの接続ノードに、当該接続ノードの立ち上がりまたは立ち下がりの前後の期間だけ前記注入信号を接続するように構成された複数の注入信号ゲート回路とを備えた注入同期型分周器。 - 前記注入信号ゲート回路が、前記接続ノードの前後の接続ノードの信号を論理演算する論理回路と、前記論理回路の出力信号に応じて前記注入信号の通過/遮断を切り替えるスイッチとを有する、請求項1に記載の注入同期型分周器。
- 前記注入信号ゲート回路が、前記接続ノードの前または後の複数の接続ノードの信号から任意の一つを選択的に出力するマルチプレクサを有するものであり、
前記論理回路が、前記マルチプレクサの出力信号の論理演算を行うものである、請求項2に記載の注入同期型分周器。 - 前記スイッチがトライステートバッファである、請求項2または3に記載の注入同期型分周器。
- 前記信号遅延素子が、ドレインが相互接続された第1および第2の極性のトランジスタを有し、前記第1の極性のトランジスタのゲートに発振調整用の制御信号が接続され、前記第2の極性のトランジスタのゲートに前段の前記信号遅延素子の出力信号が接続され、前記ドレインから信号を出力するものである、請求項1ないし4のいずれかに記載の注入同期型分周器。
- 前記信号遅延素子と前記注入信号ゲート回路とが同数であり、
前記接続ノードのすべてに前記注入信号ゲート回路が接続されている、請求項1ないし5のいずれかに記載の注入同期型分周器。 - 前記信号遅延素子の数が9以上である、請求項1ないし6のいずれかに記載の注入同期型分周器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019150151A JP2021034784A (ja) | 2019-08-20 | 2019-08-20 | 注入同期型分周器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019150151A JP2021034784A (ja) | 2019-08-20 | 2019-08-20 | 注入同期型分周器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021034784A true JP2021034784A (ja) | 2021-03-01 |
Family
ID=74678659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019150151A Pending JP2021034784A (ja) | 2019-08-20 | 2019-08-20 | 注入同期型分周器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021034784A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114912386A (zh) * | 2022-07-13 | 2022-08-16 | 四川太赫兹通信有限公司 | 一种太赫兹多分支耦合型多工器设计方法 |
-
2019
- 2019-08-20 JP JP2019150151A patent/JP2021034784A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114912386A (zh) * | 2022-07-13 | 2022-08-16 | 四川太赫兹通信有限公司 | 一种太赫兹多分支耦合型多工器设计方法 |
CN114912386B (zh) * | 2022-07-13 | 2022-09-27 | 四川太赫兹通信有限公司 | 一种太赫兹多分支耦合型多工器设计方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10439624B2 (en) | Phase frequency detector and accurate low jitter high frequency wide-band phase lock loop | |
US9755574B2 (en) | Injection-locked oscillator and method for controlling jitter and/or phase noise | |
KR100668360B1 (ko) | 위상 주파수 검출기 | |
US6737927B2 (en) | Duty cycle correction circuit for use with frequency synthesizer | |
JP5793698B2 (ja) | 注入同期型奇数分周器及びpll回路 | |
US20060001496A1 (en) | Array oscillator and polyphase clock generator | |
US7372340B2 (en) | Precision frequency and phase synthesis with fewer voltage-controlled oscillator stages | |
JP6363989B2 (ja) | 注入同期型発振器 | |
Ko et al. | Reference spur reduction techniques for a phase-locked loop | |
US7595668B2 (en) | High speed dynamic frequency divider | |
RU2455755C1 (ru) | Кольцевой кмоп генератор, управляемый напряжением | |
JP2021034784A (ja) | 注入同期型分周器 | |
US6614274B1 (en) | 2/3 full-speed divider using phase-switching technique | |
KR100853862B1 (ko) | 지연 고정 루프 기반의 주파수 체배기 | |
US10560053B2 (en) | Digital fractional frequency divider | |
Rapinoja et al. | Fractional-N open-loop digital frequency synthesizer with a post-modulator for jitter reduction | |
JP4007135B2 (ja) | ジッタ低減回路および電子機器 | |
Ann et al. | Low power CMOS 8: 1 injection-locked frequency divider with LC cross-coupled oscillator | |
KR100990620B1 (ko) | 위상 검출기 | |
Unnikrishnan et al. | Injection locking of ring oscillators with digitally controlled delay modulation | |
Leung et al. | A 1-V 13-mW 2.5-GHz double-rate phase-locked loop with phase alignment for zero delay | |
Gundel et al. | High performance low phase noise PLL clock synthesizer with LVDS outputs | |
JP5747070B2 (ja) | 位相同期ループ回路及び発振方法 | |
JP2023149275A (ja) | 分周器及び分周器の制御方法 | |
KR101091488B1 (ko) | 프리스케일러 및 이를 구비한 위상고정루프 주파수 합성기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A80 | Written request to apply exceptions to lack of novelty of invention |
Free format text: JAPANESE INTERMEDIATE CODE: A80 Effective date: 20190909 |