JP2010010567A - Semiconductor device and its nethod for manufacturing - Google Patents

Semiconductor device and its nethod for manufacturing Download PDF

Info

Publication number
JP2010010567A
JP2010010567A JP2008170574A JP2008170574A JP2010010567A JP 2010010567 A JP2010010567 A JP 2010010567A JP 2008170574 A JP2008170574 A JP 2008170574A JP 2008170574 A JP2008170574 A JP 2008170574A JP 2010010567 A JP2010010567 A JP 2010010567A
Authority
JP
Japan
Prior art keywords
island
lead
semiconductor element
semiconductor device
stepped portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008170574A
Other languages
Japanese (ja)
Other versions
JP5112972B2 (en
Inventor
Masakazu Watanabe
昌和 渡辺
Masahiro Hatauchi
政弘 畑内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2008170574A priority Critical patent/JP5112972B2/en
Publication of JP2010010567A publication Critical patent/JP2010010567A/en
Application granted granted Critical
Publication of JP5112972B2 publication Critical patent/JP5112972B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device where an effective area on the upper face of an island is increased while adhesion between the island and a sealant resin 104 is improved, and its method for manufacturing. <P>SOLUTION: The semiconductor device 10 mainly including a semiconductor device 18, the island 14 on which the device 18 is mounted, leads 12A, 12 B that are electrically connected to the device 18 through metal wires 16A, 16B, and a sealant resin 24 that seals the device 18 and the like and having a step 30 at a periphery of the of the island 14 wherein, since the step 30 is configured of a first step 32 and a second step 34, adhesion strength between an insulating resin 24 and the island 14 is improved by allowing these parts to be fitted into the resin 24. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は半導体装置およびその製造方法に関し、特に、半導体素子が実装されるアイランドと封止樹脂との密着性を向上させた半導体装置およびその製造方法に関するものである。   The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a semiconductor device having improved adhesion between an island on which a semiconductor element is mounted and a sealing resin, and a manufacturing method thereof.

図１１を参照して、従来型の回路装置１００の構成について説明する。図１１（Ａ）は回路装置１００の平面図であり、図１１（Ｂ）はその断面図である（特許文献１）。   The configuration of the conventional circuit device 100 will be described with reference to FIG. FIG. 11A is a plan view of the circuit device 100, and FIG. 11B is a cross-sectional view thereof (Patent Document 1).

図１１（Ａ）および図１１（Ｂ）を参照して、半導体装置１００では、導電材料から成るアイランド１０１が中央部に形成され、アイランド１０１に一方が接近するリード１０２が配置されている。アイランド１０１の上面には半田等の固着材を介して半導体素子１０３が固着されており、半導体素子１０３の上面の電極は、金属細線１０６を経由してリード１０２と接続されている。封止樹脂１０４は、半導体素子１０３、金属細線１０６、アイランド１０１およびリード１０２を一体的に封止している。   Referring to FIGS. 11A and 11B, in the semiconductor device 100, an island 101 made of a conductive material is formed at the center, and a lead 102, one of which approaches the island 101, is disposed. The semiconductor element 103 is fixed to the upper surface of the island 101 via a fixing material such as solder, and the electrode on the upper surface of the semiconductor element 103 is connected to the lead 102 via the thin metal wire 106. The sealing resin 104 integrally seals the semiconductor element 103, the fine metal wire 106, the island 101, and the lead 102.

図１１（Ｂ）を参照して、アイランド１０１は、半導体素子１０３の裏面電極（例えばＭＯＳＦＥＴのドレイン電極）と接続されて、接続端子として機能する。従って、アイランド１０１の裏面は封止樹脂１０４により被覆されずに外部に露出している。裏面が封止樹脂１０４により被覆されないアイランド１０１は、上面周辺部と側面のみが封止樹脂１０４と接触することとなり、アイランド１０１と封止樹脂１０４との密着性が十分でない恐れがある。   Referring to FIG. 11B, the island 101 is connected to the back electrode of the semiconductor element 103 (for example, the drain electrode of the MOSFET) and functions as a connection terminal. Therefore, the back surface of the island 101 is not covered with the sealing resin 104 and is exposed to the outside. In the island 101 whose back surface is not covered with the sealing resin 104, only the periphery and the side surface of the upper surface are in contact with the sealing resin 104, and the adhesion between the island 101 and the sealing resin 104 may not be sufficient.

両者の密着性を向上させる方法として、アイランド１０１の上面を部分的に異形として段差部１０５を設け、この段差部１０５に封止樹脂１０４を嵌合させることにより、アイランド１０１と封止樹脂１０４との密着強度を向上させる構造がある。図１１（Ｂ）を参照すると、２回のプレス加工を行うことによる２段の溝状の段差部１０５を設けることにより、段差部１０５の形状を複雑にし、段差部１０５と封止樹脂１０４との密着をより強固なものとしている。
特開平１１−３４０２５７号公報 As a method of improving the adhesion between the two, the island 101 and the sealing resin 104 are formed by providing a stepped portion 105 with the top surface of the island 101 partially deformed and fitting the sealing resin 104 into the stepped portion 105. There is a structure that improves the adhesion strength of the. Referring to FIG. 11B, by providing the two-step groove-shaped step portion 105 by performing the pressing process twice, the shape of the step portion 105 is complicated, and the step portion 105, the sealing resin 104, The adhesion is made stronger.
JP 11-340257 A

しかしながら、複数回のプレス加工により形成される段差部１０５の幅は０．３５ｍｍ程度が必要となる。更に、アイランド１０１の周辺部と段差部１０５との間にマージンが必要となるので、段差部１０５を設けるために広い面積が必要となる。このことから、アイランド１０１の形状が規定されている場合は、段差部１０５をアイランド１０１に設けることにより、半導体素子１０３を載置させる領域として利用できるアイランド１０１の有効面積が小さくなる。結果的に、載置される半導体素子１０３の大きさが制限されることとなり、サイズが大きい低オン抵抗の半導体素子１０３を採用することが困難であった。   However, the width of the stepped portion 105 formed by a plurality of press processes needs to be about 0.35 mm. Furthermore, since a margin is required between the peripheral portion of the island 101 and the step portion 105, a large area is required to provide the step portion 105. For this reason, when the shape of the island 101 is defined, the effective area of the island 101 that can be used as a region on which the semiconductor element 103 is placed is reduced by providing the step portion 105 on the island 101. As a result, the size of the semiconductor element 103 to be mounted is limited, and it is difficult to employ the semiconductor element 103 having a large size and a low on-resistance.

本発明は、上述した問題を鑑みて成されたものである。本発明の主な目的は、アイランドと封止樹脂との密着性を向上させつつ、アイランド上面の有効面積を増大させた半導体装置およびその製造方法を提供することにある。   The present invention has been made in view of the above-described problems. A main object of the present invention is to provide a semiconductor device in which the effective area of the upper surface of the island is increased and the manufacturing method thereof while improving the adhesion between the island and the sealing resin.

本発明の半導体装置は、半導体素子と、前記半導体素子が固着されるアイランドと、前記半導体素子と電気的に接続されるリードと、前記半導体素子、前記アイランドおよび前記リードを一体に被覆する封止樹脂とを具備し、前記アイランドの周辺端部に、前記半導体素子の実装領域側に窪む複数の段差部を設けることを特徴とする。   A semiconductor device according to the present invention includes a semiconductor element, an island to which the semiconductor element is fixed, a lead electrically connected to the semiconductor element, and a sealing that integrally covers the semiconductor element, the island, and the lead. And a plurality of stepped portions that are recessed toward the mounting region side of the semiconductor element.

本発明の半導体装置の製造方法は、アイランドおよび前記アイランドに一端が接近するリードが設けられたリードフレームを用意する工程と、周辺端部を含む前記アイランドの周辺部に対して厚み方向にプレス加工を行うことにより、第１段差部を設ける工程と、前記第１段差部の側面を含む前記アイランドの周辺部に対してプレス加工を行うことにより、前記第１段差部よりも内側に第２段差部を設ける工程と、半導体素子を前記アイランドに実装すると共に、前記半導体素子の電極と前記リードとを電気的に接続する工程と、前記両段差部を含む前記アイランド、前記リードおよび前記半導体素子を封止樹脂で一体に被覆する工程と、を具備することを特徴とする。   The semiconductor device manufacturing method of the present invention includes a step of preparing an island and a lead frame provided with a lead having one end approaching the island, and press working in a thickness direction with respect to a peripheral portion of the island including a peripheral end portion. Performing a step of providing a first stepped portion, and pressing the peripheral portion of the island including a side surface of the first stepped portion, thereby providing a second stepped portion inside the first stepped portion. A step of providing a portion, mounting a semiconductor element on the island, electrically connecting an electrode of the semiconductor element and the lead, and the island, the lead and the semiconductor element including both stepped portions. And a step of integrally covering with a sealing resin.

更に、本発明の半導体装置の製造方法は、アイランドおよび前記アイランドに一端が接近するリードが設けられたリードフレームを用意する工程と、周辺端部よりも内側の前記アイランドの周辺部に対して厚み方向にプレス加工を行うことにより溝状の第１段差部を設ける工程と、前記第１段差部の両端部を含む領域の前記アイランドの表面に対してプレス加工を行うことで、前記第１段差部の両側に第２段差部を設ける工程と、前記第１段差部の底面に沿って前記アイランドを切断することにより、片方の前記第１段差部および前記第２段差部を前記アイランドに残存させる工程と、前記両段差部を含む前記アイランド、前記リードおよび前記半導体素子を封止樹脂で一体に被覆する工程と、を具備することを特徴とする。   Furthermore, the method for manufacturing a semiconductor device of the present invention includes a step of preparing an island and a lead frame provided with a lead having one end approaching the island, and a thickness with respect to the peripheral portion of the island inside the peripheral end portion. A step of providing a groove-shaped first step portion by pressing in the direction, and pressing the surface of the island in a region including both ends of the first step portion. Providing a second step portion on both sides of the portion and cutting the island along the bottom surface of the first step portion to leave one of the first step portion and the second step portion on the island. And a step of integrally covering the island, the lead, and the semiconductor element including both step portions with a sealing resin.

本発明によれば、アイランドの周辺端部に複数の段差部を設けているので、この段差部が封止樹脂と嵌合することにより、アイランドと封止樹脂との密着強度が向上される。結果的に、アイランドの封止樹脂からの剥離が防止される。更に、本発明では、複数の段差部をアイランドの周辺端部に設けることにより密着性を高めているので、密着性を向上させるために溝状の段差部を設けていた背景技術と比較すると、段差部が専有する面積は小さくなる。このことから、半導体素子を載置するための領域として使用できるアイランド上面の有効面積が大きくなる。従って、オン抵抗の小さい大型の半導体素子を、小型のアイランドの上面に実装することが可能となる。   According to the present invention, since the plurality of stepped portions are provided at the peripheral edge of the island, the strength of adhesion between the island and the sealing resin is improved by fitting the stepped portion with the sealing resin. As a result, peeling of the island from the sealing resin is prevented. Furthermore, in the present invention, since the adhesiveness is enhanced by providing a plurality of stepped portions at the peripheral edge of the island, compared with the background art in which a groove-shaped stepped portion is provided in order to improve the adhesiveness, The area occupied by the stepped portion is reduced. This increases the effective area of the island upper surface that can be used as a region for mounting the semiconductor element. Therefore, a large semiconductor element having a low on-resistance can be mounted on the top surface of a small island.

＜第１の実施の形態＞
本形態では、図１から図３を参照して、半導体装置１０の構成および実装構造を説明する。 <First Embodiment>
In the present embodiment, the configuration and mounting structure of the semiconductor device 10 will be described with reference to FIGS. 1 to 3.

図１を参照して、半導体装置１０の構造を説明する。図１（Ａ）は半導体装置１０の斜視図であり、図１（Ｂ）は断面図であり、図１（Ｃ）は段差部３０が設けられた部分を拡大された断面図である。   The structure of the semiconductor device 10 will be described with reference to FIG. 1A is a perspective view of the semiconductor device 10, FIG. 1B is a cross-sectional view, and FIG. 1C is an enlarged cross-sectional view of a portion where the step portion 30 is provided.

図１（Ａ）を参照して、本形態の半導体装置１０は、半導体素子１８と、半導体素子１８が実装されるアイランド１４と、金属細線１６Ａ、１６Ｂを介して半導体素子１８と電気的に接続されたリード１２Ａ、１２Ｂと、半導体素子１８等を封止する封止樹脂２４とを主要に有し、アイランド１４の周辺端部に段差部３０を設けた構成となっている。半導体装置１０の形状としては、ＳＩＰ等の一側辺にリードが設けられるタイプ、ＤＩＰ等の対向２側辺にリードが設けられるタイプ、ＱＦＰ等の４側辺にリードが並べられるタイプである。   Referring to FIG. 1A, a semiconductor device 10 of this embodiment is electrically connected to a semiconductor element 18, an island 14 on which the semiconductor element 18 is mounted, and a semiconductor element 18 through thin metal wires 16A and 16B. The lead 12 </ b> A, 12 </ b> B and the sealing resin 24 for sealing the semiconductor element 18 and the like are mainly provided, and a stepped portion 30 is provided at the peripheral end of the island 14. The shape of the semiconductor device 10 is a type in which leads are provided on one side such as SIP, a type in which leads are provided on two opposite sides such as DIP, and a type in which leads are arranged on four sides such as QFP.

半導体素子１８としては、ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＩＣ等を採用可能である。例えば、半導体素子１８としてＭＯＳＦＥＴが採用されると、半導体素子１８の上面にゲート電極およびソース電極が設けられ、下面にドレイン電極が設けられる。また、半導体素子１８としてバイポーラトランジスタが採用されると、半導体素子１８の上面にベース電極およびエミッタ電極が設けられ、下面にコレクタ電極が設けられる。半導体素子１８の上面に形成された２つの電極は、各々がリードと金属細線を経由して接続される。半導体素子１８の裏面電極は、導電性の接合材２８を介してアイランド１４の上面に固着される。ここで、半導体素子１８の接続手段としては、金属細線の他にも、銅などの金属から成る金属板を所定の形状に成型した接続導電板（クリップ）を採用することもできる。例えば、ディスクリート型のパワーＭＯＳを考えた際、一般には、金属細線でリードと素子側のゲート電極を接続し、前記導電板で素子側のソース電極とリードが接続されているが、ゲートも導電板で接続しても良い。   As the semiconductor element 18, a MOSFET (Metal-Oxide Semiconductor Field Effect Transistor), a bipolar transistor, an IGBT (Insulated Gate Bipolar Transistor), an IC, or the like can be used. For example, when a MOSFET is employed as the semiconductor element 18, a gate electrode and a source electrode are provided on the upper surface of the semiconductor element 18, and a drain electrode is provided on the lower surface. When a bipolar transistor is employed as the semiconductor element 18, a base electrode and an emitter electrode are provided on the upper surface of the semiconductor element 18, and a collector electrode is provided on the lower surface. Each of the two electrodes formed on the upper surface of the semiconductor element 18 is connected to the lead via a fine metal wire. The back electrode of the semiconductor element 18 is fixed to the upper surface of the island 14 via a conductive bonding material 28. Here, as the connection means of the semiconductor element 18, a connection conductive plate (clip) obtained by molding a metal plate made of a metal such as copper into a predetermined shape can be employed in addition to the thin metal wire. For example, when considering a discrete power MOS, the lead and the element-side gate electrode are generally connected by a thin metal wire, and the element-side source electrode and the lead are connected by the conductive plate. You may connect with a board.

また、半導体素子１８として、上面に多数の電極が設けられたＬＳＩを採用することができる。この場合は、ＬＳＩのパッド電極に対応した数のリードがアイランドの周囲に設けられ、このパッド電極とリードとが金属細線と接続される。更に、ＬＳＩの裏面は、導電性または絶縁性の接合材２８（図１（Ｂ）参照）を介してアイランド１４の上面に固着される。接合材２８としては、エポキシ樹脂等の絶縁性接着材、半田、導電性ペーストが採用される。   Further, as the semiconductor element 18, an LSI having a large number of electrodes on the upper surface can be adopted. In this case, the number of leads corresponding to the pad electrode of the LSI is provided around the island, and the pad electrode and the lead are connected to the thin metal wire. Further, the back surface of the LSI is fixed to the upper surface of the island 14 via a conductive or insulating bonding material 28 (see FIG. 1B). As the bonding material 28, an insulating adhesive such as epoxy resin, solder, or conductive paste is employed.

アイランド１４は、厚みが０．５ｍｍ程度の導電箔をエッチング加工または打ち抜き加工することで形成される。アイランド１４の平面的な大きさは、上面に実装される半導体素子１８よりも若干大きい程度である。例えば、半導体素子１８の平面的なサイズが５ｍｍ×５ｍｍの場合は、アイランド１４の平面的なサイズは５．５ｍｍ×５．５ｍｍ程度である。   The island 14 is formed by etching or punching a conductive foil having a thickness of about 0.5 mm. The planar size of the island 14 is slightly larger than the semiconductor element 18 mounted on the upper surface. For example, when the planar size of the semiconductor element 18 is 5 mm × 5 mm, the planar size of the island 14 is about 5.5 mm × 5.5 mm.

リード１２Ａ、１２Ｂは、アイランド１４と同様にエッチング加工または打ち抜き加工により形成され、一端がアイランド１４の近傍に位置し、他端が封止樹脂２４から外部に露出している。封止樹脂２４から露出する部分のリード１２Ａ、１２Ｂはガルウイング状に折り曲げ加工され、リード１２Ａ、１２Ｂの下面の一部分はアイランド１４の下面と同一平面上に位置している。また、アイランド１４に接近する方のリード１２Ａ、１２Ｂの端部は、他の部分よりも幅の広い接続部２６Ａ、２６Ｂとなっている。この接続部２６Ａ、２６Ｂの上面に金属細線１６Ａ、１６Ｂがワイヤボンディングされている。更に、アイランド１４からも連続してリード１２Ｃが外部に導出しているが、このリード１２Ｃは接続手段として用いられても良いし用いられなくても良い。ここでは、リード１２Ｃは、リード１２Ａ等よりも短くなるように切断され、接続端子としては用いられていない。   The leads 12 </ b> A and 12 </ b> B are formed by etching or punching similarly to the island 14, and one end is located in the vicinity of the island 14 and the other end is exposed to the outside from the sealing resin 24. The portions of the leads 12A and 12B exposed from the sealing resin 24 are bent into a gull wing shape, and portions of the lower surfaces of the leads 12A and 12B are located on the same plane as the lower surface of the island 14. Also, the ends of the leads 12A and 12B that are closer to the island 14 are connection portions 26A and 26B that are wider than the other portions. Metal thin wires 16A and 16B are wire-bonded to the upper surfaces of the connecting portions 26A and 26B. Further, the lead 12C is continuously led out from the island 14, but the lead 12C may or may not be used as a connecting means. Here, the lead 12C is cut so as to be shorter than the lead 12A and the like, and is not used as a connection terminal.

ここでは、アイランド１４に一端が接近する２つのリード１２Ａ、１２Ｂが外部接続端子として機能している。半導体素子１８がディスクリート型のトランジスタである場合は、２つのリード１２Ａ、１２Ｂとアイランド１４の裏面が外部接続端子として機能する。また、リード１２Ａ、１２Ｂ、１２Ｃの上面を部分的に窪ませて溝１３が形成されており、この溝１３は封止樹脂２４により被覆されている。溝１３に封止樹脂２４が充填されることで、リード１２Ａ等と封止樹脂２４との密着強度が向上される。   Here, the two leads 12A and 12B having one end approaching the island 14 function as external connection terminals. When the semiconductor element 18 is a discrete transistor, the two leads 12A and 12B and the back surface of the island 14 function as external connection terminals. Further, the upper surface of the leads 12A, 12B, 12C is partially recessed to form a groove 13, and the groove 13 is covered with a sealing resin 24. By filling the groove 13 with the sealing resin 24, the adhesion strength between the lead 12A and the like and the sealing resin 24 is improved.

タブ２０は、アイランド１４と連続して形成されて、封止樹脂２４の下面および側面から外部に突出する部位である。ここでは、タブ２０は２つの連結部２２を介してアイランド１４と連続しており、タブ２０の下面とアイランド１４の下面は同一平面上に位置している。タブ２０は、半導体装置１０を実装する際に、実装に用いられる半田等の接合材がアイランド１４に良好に溶着されたか否かを判断するために設けられた部位である。この詳細は後述する。   The tab 20 is a portion that is formed continuously with the island 14 and protrudes from the lower surface and side surface of the sealing resin 24. Here, the tab 20 is continuous with the island 14 via the two connecting portions 22, and the lower surface of the tab 20 and the lower surface of the island 14 are located on the same plane. The tab 20 is a portion provided to determine whether or not a bonding material such as solder used for mounting is favorably welded to the island 14 when the semiconductor device 10 is mounted. Details of this will be described later.

段差部３０は、アイランド１４の周辺端部に対してプレス加工を行って部分的に高さを低くした部位である。図１（Ａ）を参照すると、対向する２つの側辺の周辺端部に段差部３０が設けられているが、段差部３０はアイランド１４の全ての側辺に沿って設けられても良い。本実施形態では、段差部３０には、外側の方が高さが低くなる複数の段差部が設けられており、このことにより段差部３０が封止樹脂２４に嵌合して、アイランド１４と封止樹脂２４との密着強度が向上されている。   The step portion 30 is a portion where the height is partially lowered by pressing the peripheral end portion of the island 14. Referring to FIG. 1A, the stepped portion 30 is provided at the peripheral end portions of the two opposing sides, but the stepped portion 30 may be provided along all the sides of the island 14. In the present embodiment, the stepped portion 30 is provided with a plurality of stepped portions whose height is lower on the outer side, whereby the stepped portion 30 is fitted into the sealing resin 24 and the island 14 and The adhesion strength with the sealing resin 24 is improved.

図１（Ｂ）を参照すると、アイランドの両端部に段差部３０が形成されており、段差部３０の幅Ｔ１は例えば０．３５ｍｍ程度で背景技術の半分程度と成っている。このことにより、半導体素子１８が載置可能なアイランド１４の上面の有効面積が大きくなる。従って、オン抵抗が小さい大型の半導体素子１８を実装することが可能となる。また、半導体素子１８の大きさが一定の場合は、アイランド１４のサイズを小さくすることにより、半導体装置１０を小型なものとすることができる。   Referring to FIG. 1B, stepped portions 30 are formed at both ends of the island, and the width T1 of the stepped portion 30 is, for example, about 0.35 mm, which is about half of the background art. This increases the effective area of the upper surface of the island 14 on which the semiconductor element 18 can be placed. Therefore, it is possible to mount a large semiconductor element 18 having a low on-resistance. Further, when the size of the semiconductor element 18 is constant, the semiconductor device 10 can be made small by reducing the size of the island 14.

図１（Ｃ）を参照して、段差部３０は、半導体素子配置領域の外側に位置する第１段差部３２と、半導体素子配置領域の外側で、第１段差部と連続して内側に形成された第２段差部３４とを含んで構成されている。第１段差部３２は、幅が２００μｍ程度であり、高さは１５０μｍ〜１００μｍ程度である。第２段差部３４と連続する側の第１段差部３２の側面３２Ａは、アイランドの上面に対して垂直ではなく、アイランドの外側に向かった傾斜面と成っており、底面３２Ｂはアイランドの上面に対して平行である。即ち、第１段差部３２の側面３２Ａは、上部が下部よりも外側に傾斜した傾斜面であり、側面３２Ａと底面３２Ｂとが構成する角は鋭角である。またこの側面３２Ａと対向する突出部３６の側面も上部が下部よりも外側に傾斜している。第２段差部３４は、幅が５０μｍ〜１００μｍ程度であり、高さが５０μｍ〜１００μｍ程度である。また、第２段差部３４の側面３４Ａはアイランド１４の上面に対して略垂直であり、底面３４Ｂはアイランド１４の上面に対して平行である。そして底面３４Ｂと側面３４Ａで角部が構成されている。   Referring to FIG. 1C, the stepped portion 30 is formed on the outer side of the semiconductor element placement region and the first stepped portion 32 located on the outer side of the semiconductor element placement region and on the inner side of the first stepped portion. The second stepped portion 34 is configured. The first step portion 32 has a width of about 200 μm and a height of about 150 μm to 100 μm. The side surface 32A of the first step portion 32 on the side continuous with the second step portion 34 is not perpendicular to the top surface of the island, but is an inclined surface facing the outside of the island, and the bottom surface 32B is on the top surface of the island. Parallel to it. That is, the side surface 32A of the first step portion 32 is an inclined surface with the upper portion inclined outward from the lower portion, and the angle formed by the side surface 32A and the bottom surface 32B is an acute angle. Further, the upper surface of the side surface of the projecting portion 36 facing the side surface 32A is also inclined outward from the lower portion. The second step 34 has a width of about 50 μm to 100 μm and a height of about 50 μm to 100 μm. Further, the side surface 34 </ b> A of the second step portion 34 is substantially perpendicular to the top surface of the island 14, and the bottom surface 34 </ b> B is parallel to the top surface of the island 14. A corner portion is formed by the bottom surface 34B and the side surface 34A.

第１段差部３２よりも外側のアイランド１４の端部は、上方に向かって突出する突出部３６と成っている。突出部３６が上方に突出する高さは、第１段差部３２の高さとぼぼ同等であり、突出部３６の上端部は、第２段差部３４の底面３４Ｂとほぼ同程度の高さと成っている。   An end portion of the island 14 outside the first stepped portion 32 forms a protruding portion 36 that protrudes upward. The height at which the protruding portion 36 protrudes upward is substantially equal to the height of the first stepped portion 32, and the upper end portion of the protruding portion 36 is substantially the same height as the bottom surface 34B of the second stepped portion 34. Yes.

アイランド１４の側面１４Ａは、上部の方が下部よりも外側に突出する傾斜面と成っており、アイランド１４の下面と角部を形成している。そして、突出部３６の側面もアイランド１４の側面の一部を構成し、上部が下部よりも内側に位置する傾斜面と成っている。アイランド１４の側面１４Ａが傾斜面と成ることにより、側面１４Ａと封止樹脂２４との間にアンカー効果が発生し、アイランド１４と封止樹脂２４との密着が補強される。   The side surface 14 </ b> A of the island 14 is an inclined surface with the upper portion protruding outward from the lower portion, and forms a corner with the lower surface of the island 14. Further, the side surface of the projecting portion 36 also constitutes a part of the side surface of the island 14, and the upper portion is an inclined surface located inside the lower portion. When the side surface 14A of the island 14 is an inclined surface, an anchor effect is generated between the side surface 14A and the sealing resin 24, and the adhesion between the island 14 and the sealing resin 24 is reinforced.

また、図１（Ｃ）では、図１（Ｂ）の右側に示す段差部３０の詳細を示しているが、図１（Ｂ）の左側に示す段差部３０の構成も図１（Ｃ）と同様である。   1C shows details of the stepped portion 30 shown on the right side of FIG. 1B, the configuration of the stepped portion 30 shown on the left side of FIG. 1B is also the same as that shown in FIG. It is the same.

本実施の形態では、先ず、複数の段差部（第１段差部３２および第２段差部３４）から段差部３０を構成している。このことにより、１つのみの段差から段差部３０を構成する場合と比較すると、段差部と封止樹脂２４とが密着する面積が大きくなり、更に段差部と封止樹脂２４との間にアンカー効果が発生して、アイランド１４の封止樹脂２４からの離脱が防止される。更にまた、図１（Ｃ）を参照して、第１段差部３２の側面は外側に向かって傾斜する傾斜面と成っており、このことによっても第１段差部３２の側面３２Ａと封止樹脂２４との間にアンカー効果が発生する。従って、本実施の形態では、段差部３０を設けることにより、アイランド１４と封止樹脂２４との密着強度が非常に大きくされている。   In the present embodiment, first, the step portion 30 is composed of a plurality of step portions (the first step portion 32 and the second step portion 34). As a result, the area where the stepped portion and the sealing resin 24 are in close contact with each other is larger than that in the case where the stepped portion 30 is configured from only one step, and the anchor between the stepped portion and the sealing resin 24 is further increased. An effect occurs, and the island 14 is prevented from being detached from the sealing resin 24. Furthermore, referring to FIG. 1C, the side surface of the first stepped portion 32 is an inclined surface that is inclined toward the outside, and this also causes the side surface 32A of the first stepped portion 32 and the sealing resin. An anchor effect occurs between 24 and 24. Therefore, in the present embodiment, the adhesion strength between the island 14 and the sealing resin 24 is greatly increased by providing the step portion 30.

更に、本実施の形態では、アイランド１４の周辺端部に段差部３０を設けている。従って、背景技術に示す溝状の段差部１０５（図１１（Ｂ）参照）とは構成が異なり、段差部３０を形成するために必要とされる幅が半分〜２／３程度となる。図１０（Ｅ）で説明すれば、一点鎖線の左側が存在し、右側の部分が図１（Ｃ）の突出部３６になったものである
また、上記実施例では、２つの段差部から段差部３０を構成しているが、３つ以上の段差部により段差部３０を構成しても良い。 Further, in the present embodiment, a stepped portion 30 is provided at the peripheral end portion of the island 14. Therefore, the configuration is different from the groove-shaped step portion 105 (see FIG. 11B) shown in the background art, and the width required for forming the step portion 30 is about half to 2/3. Referring to FIG. 10E, the left side of the alternate long and short dash line is present, and the right side portion is the protruding portion 36 of FIG. 1C. Although the portion 30 is configured, the stepped portion 30 may be configured by three or more stepped portions.

図１（Ｃ）を参照して、別の表現をすれば、素子搭載領域の外側に位置し、アイランド表面から下方に２つのステップがある。まずアイランド１４の上面と繋がる側面３４Ａは、底面３４Ｂと実質９０度で角を構成する。そして、底面３２Ｂと繋がる側面３２Ａは下部が内側に入り込む傾斜面となっている。そのため、底面３４Ｂと側面３２Ａでなる角部は、鋭角になっている。更に、底面３２Ｂの外側の端部は、傾斜面である突出部３６の側面と連続している。そして、突出部３６の内側の側面と外側の側面とが成す角は鋭角となる。   In other words, referring to FIG. 1C, there are two steps located outside the element mounting region and below the island surface. First, the side surface 34A connected to the upper surface of the island 14 forms an angle with the bottom surface 34B at substantially 90 degrees. The side surface 32A connected to the bottom surface 32B is an inclined surface in which the lower part enters the inside. Therefore, the corner formed by the bottom surface 34B and the side surface 32A is an acute angle. Further, the outer end portion of the bottom surface 32B is continuous with the side surface of the protruding portion 36 that is an inclined surface. The angle formed by the inner side surface and the outer side surface of the protrusion 36 is an acute angle.

図２の平面図を参照して、上記した半導体装置１０の他の構成を説明する。図１に示す半導体装置１０では、アイランド１４の対向する２つの辺に沿って段差部３０が設けられていたが、ここでは、アイランド１４の全ての４つの側辺に沿って段差部３０が設けられている。この様に全ての側辺に沿って段差部３０を設けることにより、段差部３０と封止樹脂２４とが嵌合する領域が大きくなり、アイランド１４と封止樹脂２４との密着強度が更に向上される。   With reference to the plan view of FIG. 2, another configuration of the semiconductor device 10 described above will be described. In the semiconductor device 10 shown in FIG. 1, the stepped portions 30 are provided along two opposing sides of the island 14, but here the stepped portions 30 are provided along all four sides of the island 14. It has been. By providing the step portions 30 along all the sides as described above, a region where the step portions 30 and the sealing resin 24 are fitted increases, and the adhesion strength between the island 14 and the sealing resin 24 is further improved. Is done.

また、段差部３０は、リード１２Ｃとアイランド１４との接続部分に設けることも可能であるが、ここではこの接続部分には段差部３０は設けられていない。これは、段差部３０を設けることによるリード１２Ｃの強度低下を防止するためである。更に、タブ２０とアイランド１４とを連続させる連結部２２の表面には、不連続に段差部３８が設けられている。この様に、連結部２２の上面に段差部３８を設けることで、連結部２２と封止樹脂２４との密着強度が向上される。   Further, the stepped portion 30 can be provided at the connecting portion between the lead 12C and the island 14, but here the stepped portion 30 is not provided at the connecting portion. This is to prevent a reduction in strength of the lead 12C due to the provision of the stepped portion 30. Furthermore, a stepped portion 38 is provided discontinuously on the surface of the connecting portion 22 that connects the tab 20 and the island 14. As described above, by providing the stepped portion 38 on the upper surface of the connecting portion 22, the adhesion strength between the connecting portion 22 and the sealing resin 24 is improved.

次に、図３を参照して、上述した構成の半導体装置１０が実装基板４０に実装された構成を説明する。図３（Ａ）は実装構造を示す断面図であり、図３（Ｂ）は半導体装置１０の裏面を示す平面図である。   Next, a configuration in which the semiconductor device 10 having the above-described configuration is mounted on the mounting substrate 40 will be described with reference to FIG. 3A is a cross-sectional view illustrating the mounting structure, and FIG. 3B is a plan view illustrating the back surface of the semiconductor device 10.

図３（Ａ）を参照して、上述した構成の半導体装置１０は、半田等の固着材４４を介して、実装基板４０に実装される。実装基板４０の上面には所定形状の導電パターン４２がパターニングされており、溶融された液状または半固形状の導電性の固着材４４を用いて、半導体装置１０は、パッド形状の導電パターン４２に固着される。ここでは、リード１２Ａおよびアイランド１４の下面が、導電パターン４２に固着されている。   With reference to FIG. 3A, the semiconductor device 10 having the above-described configuration is mounted on a mounting substrate 40 via a fixing material 44 such as solder. A conductive pattern 42 having a predetermined shape is patterned on the upper surface of the mounting substrate 40, and the semiconductor device 10 is formed on the pad-shaped conductive pattern 42 using a molten liquid or semi-solid conductive fixing material 44. It is fixed. Here, the lower surface of the lead 12 </ b> A and the island 14 is fixed to the conductive pattern 42.

封止樹脂２４の側面から外部に導出するリード１２Ａの下面は、パッド状の導電パターン４２に接合されている。ここで、外部に導出する部分のリード１２Ａはガルウイング形状に折り曲げ加工されており、リード１２Ａの端部の下面は、封止樹脂２４の下面と略同一平面上に位置している。係る構成は、リード１２Ｂも同様である。   The lower surface of the lead 12 </ b> A led out from the side surface of the sealing resin 24 is bonded to the pad-like conductive pattern 42. Here, the lead 12 </ b> A that is led out to the outside is bent into a gull wing shape, and the lower surface of the end portion of the lead 12 </ b> A is positioned substantially on the same plane as the lower surface of the sealing resin 24. This configuration is the same for the lead 12B.

上面に半導体素子１８が実装されたアイランド１４の下面は、封止樹脂２４の下面から外部に露出して、固着材４４を介して導電パターン４２に接合されている。また、連結部２２を経由して連結されたタブ２０の下面及び側面にも、固着材４４が付着している。このように、アイランド１４と連結されて封止樹脂２４から側方に突出するタブ２０を設け、このタブ２０に付着した固着材４４を目視確認することで、アイランド１４の下面の接合状況の良否をある程度判断することができる。即ち、タブ２０の側方まで固着材４４が付着していたら、アイランド１４の下面にも充分に固着材４４が行き渡っていると判断できる。一方、タブ２０に固着材４４が付着していなければ、アイランド１４の下方にも固着材４４が充分に行き渡っていないことが予測される。   The lower surface of the island 14 on which the semiconductor element 18 is mounted on the upper surface is exposed to the outside from the lower surface of the sealing resin 24 and is bonded to the conductive pattern 42 via the fixing material 44. Further, the fixing material 44 is also attached to the lower surface and the side surface of the tab 20 connected via the connecting portion 22. In this way, the tabs 20 that are connected to the islands 14 and project laterally from the sealing resin 24 are provided, and the bonding material 44 attached to the tabs 20 is visually confirmed, so that the bonding state of the lower surface of the islands 14 is good or bad. Can be judged to some extent. That is, if the fixing material 44 adheres to the side of the tab 20, it can be determined that the fixing material 44 has sufficiently spread to the lower surface of the island 14. On the other hand, if the fixing material 44 is not attached to the tab 20, it is predicted that the fixing material 44 is not sufficiently distributed below the island 14.

図３（Ｂ）を参照して、封止樹脂２４の裏面には、アイランド１４の裏面とタブ２０の裏面が連結部２２を経由して連続した状態で露出している。   With reference to FIG. 3B, the back surface of the island 14 and the back surface of the tab 20 are exposed on the back surface of the sealing resin 24 via the connecting portion 22.

ここで、この段差部３０のアンカーだけ考えた場合、アイランドの裏面も封止樹脂でカバーしても良い。これは前述したＬＳＩパッケージも同様である。   Here, when only the anchor of the step portion 30 is considered, the back surface of the island may be covered with the sealing resin. The same applies to the LSI package described above.

ここで、図１（Ｃ）を参照して、上記の説明では、段差部３０を構成する第１段差部３２および第２段差部３４をアイランド１４の上面から設けたが、これらの段差部をアイランド１４の下面から構成することもできる。更には、段差部３０の構成は放熱性を向上させるために基板の上面に載置されるヒートシンクに採用することも可能である。この場合は、アルミニウム等の金属から成る回路基板の上面に、厚みが数ミリ程度の銅等の金属片から成るヒートシンクが載置され、このヒートシンクの上面にＭＯＳＦＥＴ等の半導体素子が載置される。更に、ヒートシンクの周辺端部に段差部３０が設けられ、半導体素子やヒートシンクが被覆されるように、回路基板の上面が封止樹脂により被覆される。この様にすることで、ヒートシンクと封止樹脂との密着強度が向上される。   Here, with reference to FIG. 1C, in the above description, the first step portion 32 and the second step portion 34 constituting the step portion 30 are provided from the upper surface of the island 14. It can also be configured from the lower surface of the island 14. Furthermore, the configuration of the stepped portion 30 can be adopted as a heat sink placed on the upper surface of the substrate in order to improve heat dissipation. In this case, a heat sink made of a metal piece such as copper having a thickness of several millimeters is placed on the upper surface of a circuit board made of metal such as aluminum, and a semiconductor element such as a MOSFET is placed on the upper surface of the heat sink. . Further, a step portion 30 is provided at the peripheral end of the heat sink, and the upper surface of the circuit board is covered with a sealing resin so as to cover the semiconductor element and the heat sink. By doing so, the adhesion strength between the heat sink and the sealing resin is improved.

＜第２の実施の形態＞
本形態では、第１の実施の形態にて構造を説明した半導体装置の製造方法を説明する。 <Second Embodiment>
In this embodiment, a method for manufacturing a semiconductor device whose structure is described in the first embodiment will be described.

第１工程：図４参照
本工程では、リードフレーム４６を加工することにより、複数のユニット５０を設ける。図４（Ａ）はリードフレーム４６全体を示す平面図であり、図４（Ｂ）は１つのユニット５０を斜め上方から見た斜視図である。 First Step: See FIG. 4 In this step, a plurality of units 50 are provided by processing the lead frame 46. FIG. 4A is a plan view showing the entire lead frame 46, and FIG. 4B is a perspective view of one unit 50 as viewed obliquely from above.

図４（Ａ）を参照して、厚みが例えば０．５ｍｍ程度の銅から成る導電箔に対して、プレス加工やエッチングを行うことで、数十個〜数百個のユニット５０が外枠４８の内部に設けられたリードフレーム４６を形成する。ここでユニットとは、１つの半導体装置を構成する要素単位のことである。図では、額縁状の外枠４８と連結された９個のユニット５０が開示されているが、外枠４８の内部にマトリックス状に多数個のユニット５０が設けられても良い。   Referring to FIG. 4A, dozens to hundreds of units 50 can be formed into outer frame 48 by pressing or etching a conductive foil made of copper having a thickness of, for example, about 0.5 mm. The lead frame 46 provided in the inside of the is formed. Here, the unit is an element unit constituting one semiconductor device. In the figure, nine units 50 connected to the frame-shaped outer frame 48 are disclosed, but a large number of units 50 may be provided in a matrix in the outer frame 48.

リードフレーム４６を所定の形状に成形するための加工方法としては、プレス加工またはエッチング加工が考えられるが、プレス加工の方が加工が容易であり低コストで行えるので好適である。リードフレーム４６の材料としては、銅または鉄を主材料とする金属や合金が採用される。   As a processing method for forming the lead frame 46 into a predetermined shape, press processing or etching processing can be considered. However, the press processing is preferable because the processing is easy and can be performed at low cost. As a material of the lead frame 46, a metal or an alloy mainly composed of copper or iron is employed.

図４（Ｂ）を参照して、ユニット５０は、アイランド１４、リードおよびタブ２０を主要に具備している。   Referring to FIG. 4B, the unit 50 mainly includes an island 14, leads, and tabs 20.

アイランド１４は四角形状に形成され、その平面的な大きさは上面に載置される半導体素子よりも若干大きい程度であり、例えば５ｍｍ×５ｍｍ程度である。また、リード１２Ａの一端には、部分的に幅広に形成された接続部２６Ａが形成されている。更に、リード１２Ａの他端はリードフレーム４６の外枠４８に連結されている。同様に、リード１２Ｂのアイランド１４側の端部は幅広の接続部２６Ｂとして形成され、他端は外枠４８に連続している。中央に配置されたリード１２Ｃは、アイランド１４と外枠４８に固定するための吊りリードとして機能している。また、タブ２０は、連結部２２を経由してアイランド１４と接続している。   The island 14 is formed in a quadrangular shape, and its planar size is slightly larger than the semiconductor element placed on the upper surface, for example, about 5 mm × 5 mm. In addition, a connection portion 26A that is partially formed wide is formed at one end of the lead 12A. Further, the other end of the lead 12 </ b> A is connected to the outer frame 48 of the lead frame 46. Similarly, the end portion on the island 14 side of the lead 12B is formed as a wide connecting portion 26B, and the other end is continuous with the outer frame 48. The lead 12 </ b> C arranged at the center functions as a suspension lead for fixing to the island 14 and the outer frame 48. The tab 20 is connected to the island 14 via the connecting portion 22.

第２工程：図５−図７参照
本工程では、アイランド１４の周辺部に対して複数回のプレス加工（コイニング加工）を行うことにより、複数の段差部をアイランド１４の周辺端部に設ける。なお、ここで行われるプレス加工は、アイランド１４等を成形する際の打ち抜き加工とは異なり、アイランド１４の周辺部を異形とするための加工である。また、本工程のプレス加工は、アイランド１４の対向する２つの側辺のみに対して行われても良いし、アイランド１４の全ての側辺に対して行われても良い。 Second Step: See FIGS. 5 to 7 In this step, a plurality of stepped portions are provided at the peripheral edge of the island 14 by performing press processing (coining) a plurality of times on the peripheral portion of the island 14. In addition, the press work performed here is a process for making the peripheral part of the island 14 an irregular shape unlike the punching process when the island 14 or the like is formed. Further, the pressing process in this step may be performed only on two opposing sides of the island 14 or may be performed on all the sides of the island 14.

図５を参照して、先ず、アイランド１４の周辺端部に第１段差部３２を設ける。図５の各図は、本工程を示す断面図である。   Referring to FIG. 5, first, a first step portion 32 is provided at the peripheral end portion of the island 14. Each drawing in FIG. 5 is a cross-sectional view showing this step.

図５（Ａ）および図５（Ｂ）を参照して、先ず、プレス用の金型５２にてアイランド１４の終端部をプレスする。金型５２は、アイランド１４の内側を向く側面が垂直面と成っており、下面はアイランド１４の上面に対して平行な面となっている。そして、アイランド１４の外側を向く側面の下部は、上方に向かって広がる傾斜面５４となっており、アイランド１４の上面に対して傾斜面５４が傾斜する角度は例えば４５度である。この傾斜面５４は、アイランド１４の外周端部（紙面では右端）の上方を跨ぐように配置されている。そして、この様な形状の金型５２にてアイランド１４の周辺端部を厚み方向にプレスする。   With reference to FIG. 5A and FIG. 5B, first, the end portion of the island 14 is pressed by a pressing die 52. In the mold 52, the side surface facing the inside of the island 14 is a vertical surface, and the lower surface is a surface parallel to the upper surface of the island 14. And the lower part of the side surface which faces the outer side of the island 14 becomes the inclined surface 54 which spreads upwards, and the angle which the inclined surface 54 inclines with respect to the upper surface of the island 14 is 45 degree | times, for example. The inclined surface 54 is disposed so as to straddle the upper end of the outer peripheral end portion (the right end in the drawing) of the island 14. And the peripheral edge part of the island 14 is pressed in the thickness direction with the metal mold | die 52 of such a shape.

図５（Ｃ）を参照して、この様なプレス加工により、アイランド１４の周辺端部に第１段差部３２が形成される。第１段差部３２の側面３２Ａはアイランド１４の上面に対して垂直であり、高さは１５０μｍ〜２００μｍ程度である。また、第１段差部３２の底面３２Ｂは、アイランド１４の上面に対して平行であり、幅は２００μｍ程度である。   With reference to FIG. 5C, the first step portion 32 is formed at the peripheral end portion of the island 14 by such pressing. The side surface 32A of the first step portion 32 is perpendicular to the upper surface of the island 14 and has a height of about 150 μm to 200 μm. Further, the bottom surface 32B of the first stepped portion 32 is parallel to the top surface of the island 14 and has a width of about 200 μm.

傾斜面５４を備えた金型５２にてプレス加工を行うことにより、アイランド１４の側面１４Ａは側方に隆起されて傾斜面となる。更に、同様の理由により、第１段差部３２よりも外側に、上方に向かって突出する突出部３６が形成される。   By pressing with the metal mold 52 having the inclined surface 54, the side surface 14A of the island 14 is raised to the side to become an inclined surface. Further, for the same reason, a protruding portion 36 protruding upward is formed outside the first stepped portion 32.

図６を参照して、次に、更にプレス加工を行うことにより、第１段差部３２の内側に第２段差部３４を設ける。図６の各図は本工程を示す断面図である。   Referring to FIG. 6, the second step portion 34 is then provided inside the first step portion 32 by further pressing. Each drawing in FIG. 6 is a cross-sectional view showing this step.

図６（Ａ）及び図６（Ｂ）を参照して、第１段差部３２とアイランド１４上面との境界を含むアイランド１４の上面の周辺部を、金型５６にて厚み方向にプレスする。金型５６は下面に平坦面を備えており、金型５６にてプレスする深さは、第１段差部３２をプレスした工程よりも浅い。   6A and 6B, the peripheral portion of the upper surface of the island 14 including the boundary between the first stepped portion 32 and the upper surface of the island 14 is pressed in the thickness direction by the die 56. The mold 56 has a flat surface on the lower surface, and the depth of pressing by the mold 56 is shallower than the step of pressing the first step portion 32.

図６（Ｃ）を参照して、金型５６によるプレスを行うことで、第１段差部３２の内側に第２段差部３４が形成される。第２段差部３４の側面３４Ａは、アイランド１４の上面に対して垂直であり高さは５０μｍ〜１００μｍ程度である。第２段差部３４の底面３４Ｂは、アイランド１４の上面に対して平行であり幅は５０μｍ〜１００μｍ程度である。このプレス加工により、第１段差部３２の側面３２Ａは側方に隆起されて傾斜面となり、第１段差部３２の側面３２Ａと底面３２Ｂとが成す角は鋭角となる。   With reference to FIG. 6C, the second stepped portion 34 is formed inside the first stepped portion 32 by performing pressing with the mold 56. The side surface 34A of the second step portion 34 is perpendicular to the upper surface of the island 14 and has a height of about 50 μm to 100 μm. The bottom surface 34B of the second step portion 34 is parallel to the top surface of the island 14 and has a width of about 50 μm to 100 μm. By this press working, the side surface 32A of the first stepped portion 32 is raised sideways to become an inclined surface, and the angle formed by the side surface 32A and the bottom surface 32B of the first stepped portion 32 becomes an acute angle.

図７を参照して、以上の工程により、第１段差部３２と第２段差部３４とから成る段差部３０が形成される。更に本工程では、リード１２Ａ、１２Ｂ、１２Ｃの上面にプレス加工により溝１３が形成される。また、連結部２２の上面にも段差部が設けられても良い。更に、図では、アイランド１４の左右側辺に段差部３０が形成されているが、４つの全ての側辺に段差部３０が設けられても良い。   Referring to FIG. 7, the stepped portion 30 including the first stepped portion 32 and the second stepped portion 34 is formed by the above steps. Further, in this step, the grooves 13 are formed on the upper surfaces of the leads 12A, 12B, and 12C by pressing. Further, a stepped portion may be provided on the upper surface of the connecting portion 22. Further, in the figure, the step portions 30 are formed on the left and right sides of the island 14, but the step portions 30 may be provided on all four sides.

第３工程：図８参照
本工程では、アイランド１４の上面に半導体素子１８を実装して、半導体素子１８とリードとを金属細線を用いて電気的に接続する。 Third Step: See FIG. 8 In this step, the semiconductor element 18 is mounted on the upper surface of the island 14, and the semiconductor element 18 and the lead are electrically connected using a fine metal wire.

本工程では、先ず、固着材を介して半導体素子１８をアイランド１４の上面に固着する。使用される接合材としては、導電性接着材または絶縁性接着材の両方が採用可能である。導電性接着材としては鉛共晶半田、鉛フリー半田、樹脂に導電性材料が混入された導電性ペースト等が採用される。また、絶縁性接着材としては、例えばエポキシ樹脂等の熱硬化性樹脂が採用される。   In this step, first, the semiconductor element 18 is fixed to the upper surface of the island 14 via a fixing material. As the bonding material to be used, both a conductive adhesive or an insulating adhesive can be employed. As the conductive adhesive, lead eutectic solder, lead-free solder, conductive paste in which a conductive material is mixed in resin, or the like is employed. As the insulating adhesive, for example, a thermosetting resin such as an epoxy resin is employed.

半導体素子１８としては、ＭＯＳＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ、ＩＣ、ＬＳＩ、ダイオード等を採用可能である。   As the semiconductor element 18, a MOSFET, a bipolar transistor, an IGBT, an IC, an LSI, a diode, or the like can be used.

半導体素子１８の上面の電極は、金属細線を経由してリードと接続される。ここでは、リード１２Ａの接続部２６Ａが、金属細線１６Ａを経由して半導体素子１８の電極と接続される。一方、リード１２Ｂの接続部２６Ｂは、金属細線１６Ｂを経由して半導体素子１８の電極と接続される。ここで、本工程では、金属細線に替えて、板状の金属板を所定形状に成形した金属接続板を用いることも可能である。   The electrode on the upper surface of the semiconductor element 18 is connected to the lead via a fine metal wire. Here, the connecting portion 26A of the lead 12A is connected to the electrode of the semiconductor element 18 through the fine metal wire 16A. On the other hand, the connection portion 26B of the lead 12B is connected to the electrode of the semiconductor element 18 through the fine metal wire 16B. Here, in this step, it is also possible to use a metal connection plate obtained by forming a plate-shaped metal plate into a predetermined shape instead of the thin metal wire.

第４工程：図９参照
本工程では、半導体素子１８、アイランド１４およびリード１２が被覆されるように封止樹脂２４を形成する。図９（Ａ）は本工程を示す断面図であり、図９（Ｂ）は本工程が終了した後のリードフレーム４６を示す平面図である。 Fourth Step: See FIG. 9 In this step, the sealing resin 24 is formed so as to cover the semiconductor element 18, the island 14, and the lead 12. FIG. 9A is a cross-sectional view showing this step, and FIG. 9B is a plan view showing the lead frame 46 after this step is completed.

図９（Ａ）を参照して、本工程では、モールド金型５８を用いて封止樹脂を形成して樹脂封止を行う。このモールド金型５８は、上金型６０と下金型６２とから成り、両者を当接させることで、樹脂が注入されるキャビティ６４が設けられる。樹脂封止の方法としては、熱硬化性樹脂を用いるトランスファーモールドを採用することができる。   Referring to FIG. 9A, in this step, a sealing resin is formed using a mold 58 to perform resin sealing. The mold 58 is composed of an upper mold 60 and a lower mold 62, and a cavity 64 into which resin is injected is provided by bringing them into contact with each other. As a resin sealing method, a transfer mold using a thermosetting resin can be employed.

具体的な封止方法は、先ず、半導体素子１８が上面に実装されたアイランド１４とリード１２の端部を、キャビティ６４に収納させる。次に、モールド金型５８に設けたゲート（不図示）からキャビティ６４の内部に封止樹脂を注入して、アイランド１４、半導体素子１８、金属細線１６Ａおよびリード１２を樹脂封止する。更に本工程では、アイランド１４の外周端部に設けた段差部３０も封止樹脂で被覆する。   Specifically, first, the island 14 on which the semiconductor element 18 is mounted on the upper surface and the end of the lead 12 are accommodated in the cavity 64. Next, a sealing resin is injected into the cavity 64 from a gate (not shown) provided in the mold 58 to seal the island 14, the semiconductor element 18, the metal wires 16 </ b> A, and the leads 12 with a resin. Further, in this step, the stepped portion 30 provided at the outer peripheral end of the island 14 is also covered with the sealing resin.

キャビティ６４の内部への樹脂の注入が終了した後は、モールド金型５８から樹脂封止体を取り出す。また、封止樹脂として採用された樹脂が熱硬化性樹脂である場合は、加熱硬化を行う。   After the injection of the resin into the cavity 64 is completed, the resin sealing body is taken out from the mold die 58. In addition, when the resin employed as the sealing resin is a thermosetting resin, heat curing is performed.

図９（Ｂ）に樹脂封止が終了した後のリードフレーム４６を示す。ここでは、リードフレーム４６に設けられた各ユニット５０が一括して同時に樹脂封止される。   FIG. 9B shows the lead frame 46 after resin sealing is completed. Here, the units 50 provided on the lead frame 46 are collectively resin-sealed at the same time.

本工程が終了した後は、各ユニット５０のリードに対して打ち抜き加工を行うことで、リードフレーム４６から各ユニット５０を分離する。以上の工程により図１に示す構成の半導体装置１０が製造される。   After this process is completed, each unit 50 is separated from the lead frame 46 by punching the lead of each unit 50. The semiconductor device 10 having the configuration shown in FIG. 1 is manufactured through the above steps.

＜第３の実施の形態＞
図１０を参照して、本実施の形態では、アイランド１４の周辺部に段差部３０を形成する他の方法を説明する。図１０の各図は、この他の方法を示す断面図である。ここでは、アイランド１４の上面に多段の溝状の段差部を形成し、この段差部が設けられた箇所にてアイランド１４を切断することにより、アイランド１４の周辺端部に複数の段差部を設けている。 <Third Embodiment>
With reference to FIG. 10, this Embodiment demonstrates the other method of forming the level | step-difference part 30 in the peripheral part of the island 14. FIG. Each drawing in FIG. 10 is a cross-sectional view showing another method. Here, a multi-step groove-shaped step portion is formed on the upper surface of the island 14, and the island 14 is cut at a location where the step portion is provided, thereby providing a plurality of step portions at the peripheral edge of the island 14. ing.

図１０（Ａ）および図１０（Ｂ）を参照して、先ず、幅が２００μｍ程度の金型６６にてアイランド１４の周辺部付近をプレス加工することで、第１段差部６８を形成する。この第１段差部６８の断面形状は矩形であり、第１段差部６８の深さは１５０μｍ〜２００μｍ程度である。   Referring to FIGS. 10A and 10B, first, a first stepped portion 68 is formed by pressing the periphery of the island 14 with a die 66 having a width of about 200 μm. The cross-sectional shape of the first stepped portion 68 is rectangular, and the depth of the first stepped portion 68 is about 150 μm to 200 μm.

図１０（Ｃ）および図１０（Ｄ）を参照して、次に、上記した金型６６よりも幅が広い金型７０を用いて、第１段差部６８の両側のアイランド１４の上面から再びプレス加工を行う。ここで使用する金型７０の幅は４００μｍ程度であり、金型がプレスする深さは５０μｍ〜１００μｍ程度である。また、金型７０によるプレス加工により、第１段差部６８の側辺は内側に隆起した傾斜面となる。   Referring to FIGS. 10C and 10D, next, using the mold 70 wider than the mold 66 described above, again from the upper surface of the island 14 on both sides of the first stepped portion 68. Press work. The width | variety of the metal mold | die 70 used here is about 400 micrometers, and the depth which a metal mold | die presses is about 50 micrometers-about 100 micrometers. Moreover, the side of the 1st level | step-difference part 68 turns into the inclined surface which protruded inside by the press work by the metal mold | die 70. FIG.

図１０（Ｅ）を参照して、次に、一点鎖線の切断線７４にて示す第１段差部の中央部付近で、アイランド１４を切断する。この切断は、プレス加工又はダイシングにより可能である。このことにより、紙面上にて切断線７４よりも左側に位置する第１段差部６８および第２段差部７２が、アイランド１４の周辺部に位置する。一方、紙面上にて切断線７４よりも右側に位置する段差部は、除去される。従って、アイランド１４を封止樹脂にて封止すると、第１段差部６８および第２段差部７２が封止樹脂に嵌合して、その結果アイランド１４と封止樹脂との密着強度が向上される。   Referring to FIG. 10E, next, the island 14 is cut in the vicinity of the center of the first step portion indicated by the dashed line 74. This cutting can be performed by pressing or dicing. Thus, the first step portion 68 and the second step portion 72 located on the left side of the cutting line 74 on the paper surface are located in the peripheral portion of the island 14. On the other hand, the step portion located on the right side of the cutting line 74 on the paper surface is removed. Therefore, when the island 14 is sealed with the sealing resin, the first stepped portion 68 and the second stepped portion 72 are fitted into the sealing resin, and as a result, the adhesion strength between the island 14 and the sealing resin is improved. The

アイランド１４の周囲に複数の段差部を設けた後は、第２の実施の形態と同様の方法により、図１に構造が示される半導体装置が製造される。   After providing the plurality of step portions around the island 14, the semiconductor device whose structure is shown in FIG. 1 is manufactured by the same method as in the second embodiment.

本発明の半導体装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図であり、（Ｃ）は拡大された断面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows the semiconductor device of this invention, (A) is a perspective view, (B) is sectional drawing, (C) is expanded sectional drawing. 本発明の半導体装置を示す平面図である。It is a top view which shows the semiconductor device of this invention. （Ａ）は本発明の半導体装置が実装される構造を示す断面図であり、（Ｂ）は本発明の半導体装置の裏面を示す平面図である。(A) is sectional drawing which shows the structure where the semiconductor device of this invention is mounted, (B) is a top view which shows the back surface of the semiconductor device of this invention. 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は斜視図である。It is a figure which shows the manufacturing method of the semiconductor device of this invention, (A) is a top view, (B) is a perspective view. 本発明の半導体装置の製造方法を示す図であり、（Ａ）−（Ｃ）は断面図である。It is a figure which shows the manufacturing method of the semiconductor device of this invention, and (A)-(C) is sectional drawing. 本発明の半導体装置の製造方法を示す図であり、（Ａ）−（Ｃ）は断面図である。It is a figure which shows the manufacturing method of the semiconductor device of this invention, and (A)-(C) is sectional drawing. 本発明の半導体装置の製造方法を示す斜視図である。It is a perspective view which shows the manufacturing method of the semiconductor device of this invention. 本発明の半導体装置の製造方法を示す斜視図である。It is a perspective view which shows the manufacturing method of the semiconductor device of this invention. 本発明の半導体装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。It is a figure which shows the manufacturing method of the semiconductor device of this invention, (A) is sectional drawing, (B) is a top view. 本発明の他の半導体装置の製造方法を示す図であり、（Ａ）−（Ｅ）は断面図である。It is a figure which shows the manufacturing method of the other semiconductor device of this invention, and (A)-(E) is sectional drawing. 背景技術の回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。It is a figure which shows the circuit apparatus of background art, (A) is a top view, (B) is sectional drawing.

符号の説明Explanation of symbols

１０ 半導体装置
１２、１２Ａ、１２Ｂ、１２Ｃ リード
１４ アイランド
１４Ａ 側面
１６Ａ、１６Ｂ 金属細線
１８ 半導体素子
２０ タブ
２２ 連結部
２４ 封止樹脂
２６Ａ、２６Ｂ 接続部
２８ 接合材
３０ 段差部
３２ 第１段差部
３２Ａ 側面
３２Ｂ 底面
３４ 第２段差部
３４Ａ 側面
３４Ｂ 底面
３６ 突出部
３８ 段差部
４０ 実装基板
４２ 導電パターン
４４ 固着材
４６ リードフレーム
４８ 外枠
５０ ユニット
５２ 金型
５４ 傾斜面
５６ 金型
５８ モールド金型
６０ 上金型
６２ 下金型
６４ キャビティ
６６ 金型
６８ 第１段差部
７０ 金型
７２ 第２段差部
７４ 切断線
DESCRIPTION OF SYMBOLS 10 Semiconductor device 12, 12A, 12B, 12C Lead 14 Island 14A Side surface 16A, 16B Metal thin wire 18 Semiconductor element 20 Tab 22 Connection part 24 Sealing resin 26A, 26B Connection part 28 Bonding material 30 Step part 32 First step part 32A Side surface 32B Bottom surface 34 Second step portion 34A Side surface 34B Bottom surface 36 Projection portion 38 Step portion 40 Mounting substrate 42 Conductive pattern 44 Adhering material 46 Lead frame 48 Outer frame 50 Unit 52 Mold 54 Inclined surface 56 Mold 58 Mold die 60 Upper mold Die 62 Lower mold 64 Cavity 66 Die 68 First step 70 Die 72 Second step 74 Cutting line

Claims (10)

半導体素子と、前記半導体素子が固着されるアイランドと、前記半導体素子と電気的に接続されるリードと、前記半導体素子、前記アイランドおよび前記リードを一体に被覆する封止樹脂とを具備し、
前記アイランドの周辺端部に、前記半導体素子の実装領域側に窪む複数の段差部を設けることを特徴とする半導体装置。 A semiconductor element; an island to which the semiconductor element is fixed; a lead electrically connected to the semiconductor element; and a sealing resin that integrally covers the semiconductor element, the island, and the lead;
A semiconductor device, wherein a plurality of step portions that are recessed toward the mounting region side of the semiconductor element are provided at a peripheral end portion of the island. 前記段差部は、第１段差部と、前記第１段差部よりも内側に設けられて前記アイランドの上面から連続する第２段差部とを含み、
前記第１段差部の底面と側面とが成す角は鋭角であり、前記第１の段差部の外側には、前記第１の段差部の底面から連続して厚み方向に突出する突出部が設けられることを特徴とする請求項１記載の半導体装置。 The step portion includes a first step portion and a second step portion provided inside the first step portion and continuing from the upper surface of the island,
The angle formed by the bottom surface and the side surface of the first stepped portion is an acute angle, and a protruding portion that protrudes continuously in the thickness direction from the bottom surface of the first stepped portion is provided outside the first stepped portion. The semiconductor device according to claim 1, wherein: 前記段差部は、前記アイランドの４側辺に設けられることを特徴とする請求項１記載の半導体装置。   The semiconductor device according to claim 1, wherein the step portion is provided on four sides of the island. 前記リードの少なくとも１つは、前記アイランドから連続して外部に導出し、
前記段差部は、前記リードと前記アイランドとの接続部を除外した前記アイランドの周辺端部に設けられることを特徴とする請求項１記載の半導体装置。 At least one of the leads leads out continuously from the island;
2. The semiconductor device according to claim 1, wherein the step portion is provided at a peripheral end portion of the island excluding a connection portion between the lead and the island. 前記アイランドの側面は傾斜面であることを特徴とする請求項１記載の半導体装置。   2. The semiconductor device according to claim 1, wherein a side surface of the island is an inclined surface. 前記アイランドの裏面は前記封止樹脂から外部に露出することを特徴とする請求項１記載の半導体装置。   2. The semiconductor device according to claim 1, wherein a back surface of the island is exposed to the outside from the sealing resin. アイランドおよび前記アイランドに一端が接近するリードが設けられたリードフレームを用意する工程と、
周辺端部を含む前記アイランドの周辺部に対して厚み方向にプレス加工を行うことにより、第１段差部を設ける工程と、
前記第１段差部の側面を含む前記アイランドの周辺部に対してプレス加工を行うことにより、前記第１段差部よりも内側に第２段差部を設ける工程と、
半導体素子を前記アイランドに実装すると共に、前記半導体素子の電極と前記リードとを電気的に接続する工程と、
前記両段差部を含む前記アイランド、前記リードおよび前記半導体素子を封止樹脂で一体に被覆する工程と、を具備することを特徴とする半導体装置の製造方法。 Preparing a lead frame provided with an island and a lead having one end approaching the island;
A step of providing a first step portion by pressing in the thickness direction with respect to the peripheral portion of the island including the peripheral end portion;
Providing a second stepped portion inside the first stepped portion by pressing the peripheral portion of the island including the side surface of the first stepped portion;
Mounting a semiconductor element on the island and electrically connecting the electrode of the semiconductor element and the lead;
And a step of integrally covering the island including the stepped portions, the lead, and the semiconductor element with a sealing resin. 前記第１段差部を設ける工程では、
前記アイランドの周辺端部に対応した領域に傾斜面を備えたプレス金型によりプレス加工を行うことで、前記アイランドの周辺端部を厚み方向に突出させた突出部を形成することを特徴とする請求項７記載の半導体装置の製造方法。 In the step of providing the first step portion,
A projecting portion is formed by projecting the peripheral end of the island in the thickness direction by pressing with a press die having an inclined surface in a region corresponding to the peripheral end of the island. A method for manufacturing a semiconductor device according to claim 7. 前記第２段差部を設ける工程では、
前記プレス加工により前記第１段差部の側面を傾斜面とすることを特徴とする請求項７記載の半導体装置の製造方法。 In the step of providing the second step portion,
8. The method of manufacturing a semiconductor device according to claim 7, wherein a side surface of the first stepped portion is formed as an inclined surface by the press working. アイランドおよび前記アイランドに一端が接近するリードが設けられたリードフレームを用意する工程と、
周辺端部よりも内側の前記アイランドの周辺部に対して厚み方向にプレス加工を行うことにより溝状の第１段差部を設ける工程と、
前記第１段差部の両端部を含む領域の前記アイランドの表面に対してプレス加工を行うことで、前記第１段差部の両側に第２段差部を設ける工程と、
前記第１段差部の底面に沿って前記アイランドを切断することにより、片方の前記第１段差部および前記第２段差部を前記アイランドに残存させる工程と、
前記両段差部を含む前記アイランド、前記リードおよび前記半導体素子を封止樹脂で一体に被覆する工程と、を具備することを特徴とする半導体装置の製造方法。 Preparing a lead frame provided with an island and a lead having one end approaching the island;
Providing a groove-shaped first step portion by pressing in the thickness direction with respect to the peripheral portion of the island inside the peripheral end portion; and
A step of providing second step portions on both sides of the first step portion by pressing the surface of the island in a region including both ends of the first step portion;
Cutting the island along the bottom surface of the first stepped portion to leave one of the first stepped portion and the second stepped portion on the island;
And a step of integrally covering the island including the step portions, the lead, and the semiconductor element with a sealing resin.
JP2008170574A 2008-06-30 2008-06-30 Semiconductor device and manufacturing method thereof Expired - Fee Related JP5112972B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008170574A JP5112972B2 (en) 2008-06-30 2008-06-30 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008170574A JP5112972B2 (en) 2008-06-30 2008-06-30 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2010010567A true JP2010010567A (en) 2010-01-14
JP5112972B2 JP5112972B2 (en) 2013-01-09

Family

ID=41590668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008170574A Expired - Fee Related JP5112972B2 (en) 2008-06-30 2008-06-30 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5112972B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013172139A1 (en) * 2012-05-17 2013-11-21 住友電気工業株式会社 Semiconductor device
CN115939072A (en) * 2022-12-29 2023-04-07 佛山市蓝箭电子股份有限公司 Semiconductor lead frame and semiconductor device
WO2023171505A1 (en) * 2022-03-11 2023-09-14 三菱電機株式会社 Semiconductor device and method for producing semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5282370U (en) * 1975-12-16 1977-06-20
JPS59164251U (en) * 1983-04-18 1984-11-02 ロ−ム株式会社 Lead frame for semiconductor devices
JPS6349242U (en) * 1986-09-16 1988-04-04
JPH1117088A (en) * 1997-06-26 1999-01-22 Hitachi Cable Ltd Formation of overhang
JPH1197611A (en) * 1997-09-22 1999-04-09 Tokin Corp Lead frame for semiconductor device
JP2001345414A (en) * 2000-06-01 2001-12-14 Seiko Epson Corp Lead frame, semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP2003273307A (en) * 2002-03-18 2003-09-26 Nippon Inter Electronics Corp Resin sealed-type semiconductor device
JP2008034601A (en) * 2006-07-28 2008-02-14 Sanyo Electric Co Ltd Semiconductor device and manufacturing method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5282370U (en) * 1975-12-16 1977-06-20
JPS59164251U (en) * 1983-04-18 1984-11-02 ロ−ム株式会社 Lead frame for semiconductor devices
JPS6349242U (en) * 1986-09-16 1988-04-04
JPH1117088A (en) * 1997-06-26 1999-01-22 Hitachi Cable Ltd Formation of overhang
JPH1197611A (en) * 1997-09-22 1999-04-09 Tokin Corp Lead frame for semiconductor device
JP2001345414A (en) * 2000-06-01 2001-12-14 Seiko Epson Corp Lead frame, semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP2003273307A (en) * 2002-03-18 2003-09-26 Nippon Inter Electronics Corp Resin sealed-type semiconductor device
JP2008034601A (en) * 2006-07-28 2008-02-14 Sanyo Electric Co Ltd Semiconductor device and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013172139A1 (en) * 2012-05-17 2013-11-21 住友電気工業株式会社 Semiconductor device
WO2023171505A1 (en) * 2022-03-11 2023-09-14 三菱電機株式会社 Semiconductor device and method for producing semiconductor device
CN115939072A (en) * 2022-12-29 2023-04-07 佛山市蓝箭电子股份有限公司 Semiconductor lead frame and semiconductor device
CN115939072B (en) * 2022-12-29 2023-10-20 佛山市蓝箭电子股份有限公司 Semiconductor lead frame and semiconductor device

Also Published As

Publication number Publication date
JP5112972B2 (en) 2013-01-09

Similar Documents

Publication Publication Date Title
US10825758B2 (en) Semiconductor device
US20190229042A1 (en) Semiconductor device and method for manufacturing semiconductor device
US7410834B2 (en) Method of manufacturing a semiconductor device
US9691730B2 (en) Semiconductor device and method for manufacturing the same
JP6266168B2 (en) Semiconductor device
JP2008153432A (en) Semiconductor device and its manufacturing method
US20120241934A1 (en) Semiconductor apparatus and method for manufacturing the same
JP2012015202A (en) Semiconductor device, and method of manufacturing the same
JP2012182250A (en) Semiconductor device
JP2010109253A (en) Semiconductor device and method of manufacturing the same
JP5112972B2 (en) Semiconductor device and manufacturing method thereof
JP2007036013A (en) Circuit device and its manufacturing method
JP4769965B2 (en) Semiconductor device and manufacturing method thereof
KR101569769B1 (en) Semiconductor package with clip structure and fabricating method for the same
JP2016201447A (en) Molded package
JP4784945B2 (en) Manufacturing method of semiconductor device
JP2006237503A (en) Semiconductor device and its manufacturing process
JP4887346B2 (en) Semiconductor device
JP5385438B2 (en) Semiconductor device
WO2022202242A1 (en) Semiconductor device and manufacturing method for semiconductor device
JP4246598B2 (en) Power semiconductor device
JP5342596B2 (en) Semiconductor device and manufacturing method thereof
JP2008034602A (en) Semiconductor device and manufacturing method thereof
JP2009231607A (en) Semiconductor device and its manufacturing method
JP2009283972A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110613

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5112972

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees