JP2006237503A - Semiconductor device and its manufacturing process - Google Patents

Semiconductor device and its manufacturing process Download PDF

Info

Publication number
JP2006237503A
JP2006237503A JP2005053575A JP2005053575A JP2006237503A JP 2006237503 A JP2006237503 A JP 2006237503A JP 2005053575 A JP2005053575 A JP 2005053575A JP 2005053575 A JP2005053575 A JP 2005053575A JP 2006237503 A JP2006237503 A JP 2006237503A
Authority
JP
Japan
Prior art keywords
metal plate
sealing resin
semiconductor device
electrode
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005053575A
Other languages
Japanese (ja)
Inventor
Masaru Kanakubo
優 金久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2005053575A priority Critical patent/JP2006237503A/en
Publication of JP2006237503A publication Critical patent/JP2006237503A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

<P>PROBLEM TO BE SOLVED: To separate sealing resin 17 covering each element constituting a semiconductor device easily from a metal plate 31. <P>SOLUTION: In the manufacturing process of a semiconductor device, a metal plate 31 having a conductive film 19 formed on the surface is pressed at first to protrude the regions becoming a die pad 11 and a bonding pad 12. After a semiconductor element 13 is bonded to the die pad 11, the semiconductor element 13 is connected with the bonding pad 12 through a thin metal wire 16. Subsequently, sealing resin 17 is formed on the surface of the metal plate 31 to seal the semiconductor element 13, and the like. Finally, the die pad 11 and the bonding pad 12 are pressed from the rear surface of the metal plate 31 thus separating the sealing resin 17 from the metal plate 31. Since a metal coating 19 composed of nickel exhibiting low adhesion to the sealing resin 17 is formed on the surface of the metal plate 31, the sealing resin 17 is separated easily. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は半導体装置およびその製造方法に関するものであり、特に半導体素子および前記半導体素子と電気的に接続される電極を封止樹脂により一体に封止する半導体装置およびその製造方法に関するものである。   The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device and a manufacturing method thereof in which a semiconductor element and an electrode electrically connected to the semiconductor element are integrally sealed with a sealing resin.

従来、電子機器にセットされる混成集積回路装置は、例えばプリント基板、セラミック基板または金属基板の上に導電パターンが形成され、この上には、ＬＳＩまたはディスクリートＴＲ等の能動素子、チップコンデンサ、チップ抵抗またはコイル等の受動素子が実装されて構成される。そして、前記導電パターンと前記素子が電気的に接続されて所定の機能の回路が実現されている。   Conventionally, in a hybrid integrated circuit device set in an electronic device, a conductive pattern is formed on, for example, a printed circuit board, a ceramic substrate, or a metal substrate, on which an active element such as an LSI or a discrete TR, a chip capacitor, a chip A passive element such as a resistor or a coil is mounted and configured. The conductive pattern and the element are electrically connected to realize a circuit having a predetermined function.

これらの混成集積回路装置に配置される回路素子の幾つかは、金属細線を介して接続される。また、要求される電流容量等に応じて、径や材料が異なる金属細線が用いられていた。このことから、実装の工程に於いて、これらの回路素子のワイヤボンディングを行うことが工数を増加させて、コストを高くしていた。   Some of the circuit elements arranged in these hybrid integrated circuit devices are connected through thin metal wires. In addition, thin metal wires having different diameters and materials have been used depending on the required current capacity and the like. For this reason, in the mounting process, wire bonding of these circuit elements increases man-hours and costs.

上記の課題を解決するために、金属細線により接続される半導体素子を封止樹脂にて一体に封止した半導体装置が開発されている（下記特許文献１を参照）。   In order to solve the above problems, a semiconductor device in which semiconductor elements connected by a thin metal wire are integrally sealed with a sealing resin has been developed (see Patent Document 1 below).

図７を参照して、この半導体装置の製造方法を説明する。   With reference to FIG. 7, a method of manufacturing the semiconductor device will be described.

図７（Ａ）を参照して、先ず、銅等の金属から成る金属板１００を用意して、ボンディングパッド１０１およびダイパッド１０２となる領域を、プレス加工により厚み方向に突出させる。このプレス加工は、ダイパッド１０２およびボンディングパッド１０１が、金属板１００から分離しない程度に行われる。   Referring to FIG. 7A, first, a metal plate 100 made of a metal such as copper is prepared, and regions to be bonding pads 101 and die pads 102 are protruded in the thickness direction by pressing. This pressing is performed to such an extent that the die pad 102 and the bonding pad 101 are not separated from the metal plate 100.

図７（Ｂ）を参照して、次に、ダイパッド１０２の上面に、半田等の固着材を介して半導体素子１０３を固着する。更に、半導体素子１０３の表面の電極と、ボンディングパッド１０１とを、金属細線１０４により接続する。   Referring to FIG. 7B, next, the semiconductor element 103 is fixed to the upper surface of the die pad 102 via a fixing material such as solder. Furthermore, the electrode on the surface of the semiconductor element 103 and the bonding pad 101 are connected by a thin metal wire 104.

図７（Ｃ）を参照して、次に、半導体素子１０３、ダイパッド１０２およびボンディングパッド１０１が被覆されるように封止樹脂１０５を形成する。最後に、金属板１００の裏面からボンディングパッド１０１およびダイパッド１０２を押圧することにより、封止樹脂１０５を金属板１００から分離させて、半導体装置１１０が完成する。
特開２００３−３０９２３９号公報 Next, referring to FIG. 7C, a sealing resin 105 is formed so as to cover the semiconductor element 103, the die pad 102, and the bonding pad 101. Finally, the bonding pad 101 and the die pad 102 are pressed from the back surface of the metal plate 100 to separate the sealing resin 105 from the metal plate 100, thereby completing the semiconductor device 110.
JP 2003-309239 A

しかしながら、上述した半導体装置１１０では、ダイパッド１０２およびボンディングパッド１０１と、封止樹脂１０５との接着力が十分でない問題があった。この理由は、プレス加工により形成されるダイパッド１０２およびボンディングパッド１０１の側面は、平滑に近い平面と成っているからである。従って、使用状況下に於いて発生する応力により、ダイパッド１０２またはボンディングパッド１０１が、封止樹脂１０５から剥離してしまう問題があった。   However, the semiconductor device 110 described above has a problem that the adhesive force between the die pad 102 and the bonding pad 101 and the sealing resin 105 is not sufficient. The reason for this is that the side surfaces of the die pad 102 and the bonding pad 101 formed by press working are substantially flat surfaces. Therefore, there is a problem that the die pad 102 or the bonding pad 101 is peeled off from the sealing resin 105 due to the stress generated under the usage conditions.

更に、上述した半導体装置の製造方法では、封止樹脂１０５を金属板１００から剥離させる際に、封止樹脂１０５が部分的に金属板１００の表面に残存してしまう問題があった。具体的には、ダイパッド１０２およびボンディングパッド１０１の裏面を、下方から押圧することにより封止樹脂１０５は金属板１００から分離する。ここで、金属板１００の材料である銅と封止樹脂１０５との密着する強度が非常に強いことから、この分離を行う際に、封止樹脂１０５の裏面が金属板１００の表面に残存してしまう。この結果、封止樹脂１０５の裏面には凹凸が形成され、半導体装置１１０の外観が劣化してしまう問題があった。更には、封止樹脂が破損して不良が発生してしまう問題もあった。   Further, the above-described method for manufacturing a semiconductor device has a problem that the sealing resin 105 partially remains on the surface of the metal plate 100 when the sealing resin 105 is peeled off from the metal plate 100. Specifically, the sealing resin 105 is separated from the metal plate 100 by pressing the back surfaces of the die pad 102 and the bonding pad 101 from below. Here, since the strength of adhesion between copper, which is the material of the metal plate 100, and the sealing resin 105 is very strong, the back surface of the sealing resin 105 remains on the surface of the metal plate 100 during this separation. End up. As a result, there is a problem that irregularities are formed on the back surface of the sealing resin 105 and the appearance of the semiconductor device 110 deteriorates. Furthermore, there is a problem that the sealing resin is broken and a defect occurs.

本発明は上述した問題点を鑑みてなされ、本発明の目的は、封止樹脂と導電部材との密着力が向上された半導体装置を提供することにある。更に、本発明の目的は、封止樹脂と金属板とを容易に分離することができる半導体装置の製造方法を提供することにある。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a semiconductor device having improved adhesion between a sealing resin and a conductive member. Furthermore, the objective of this invention is providing the manufacturing method of the semiconductor device which can isolate | separate sealing resin and a metal plate easily.

本発明の半導体装置は、半導体素子と、前記半導体素子と電気的に接続される複数の電極と、前記半導体素子と前記電極とを電気的に接続する接続手段と、前記電極の裏面を露出した状態で全体を一体に支持する封止樹脂とを具備し、前記電極の上端部には、周囲に突出する突出部が設けられていることを特徴とする。   In the semiconductor device of the present invention, a semiconductor element, a plurality of electrodes electrically connected to the semiconductor element, connection means for electrically connecting the semiconductor element and the electrode, and a back surface of the electrode are exposed. And a sealing resin that integrally supports the whole in a state, and an upper end portion of the electrode is provided with a protruding portion that protrudes to the periphery.

更に、本発明の半導体装置では、前記複数の電極は、ダイパッドまたはボンディングパッドであり、前記突出部は、前記ダイパッドおよび前記ボンディングパッドとの上端部全域に渡り形成されることを特徴とする。   Furthermore, in the semiconductor device of the present invention, the plurality of electrodes are die pads or bonding pads, and the protruding portions are formed over the entire upper end portions of the die pads and the bonding pads.

本発明の半導体装置の製造方法は、表面に導電被膜が形成された金属板をプレスすることにより、複数の電極となる領域の前記金属板を凸状に突出させる工程と、前記電極に半導体素子を電気的に接続する工程と、前記半導体素子および前記電極が被覆されるように前記金属板を被覆する前記導電被膜の表面に封止樹脂を形成する工程と、前記電極を裏面から押圧することにより、前記封止樹脂を前記導電被膜から分離させる工程とを具備することを特徴とする。   A method of manufacturing a semiconductor device according to the present invention includes a step of projecting the metal plate in a region to be a plurality of electrodes by pressing a metal plate having a conductive film formed on a surface thereof, and a semiconductor element on the electrode Electrically connecting the semiconductor element, forming the sealing resin on the surface of the conductive film covering the metal plate so as to cover the semiconductor element and the electrode, and pressing the electrode from the back surface And a step of separating the sealing resin from the conductive film.

更に、本発明の半導体装置の製造方法では、前記導電被膜の材料としてメッキ処理により形成されたニッケル膜を採用することを特徴とする。   Furthermore, in the method for manufacturing a semiconductor device of the present invention, a nickel film formed by plating is employed as the material for the conductive film.

更に、本発明の半導体装置の製造方法では、前記電極の上端部を、プレス加工により周囲に突出させて、突出部を設けることを特徴とする。   Furthermore, the semiconductor device manufacturing method of the present invention is characterized in that the upper end portion of the electrode is protruded to the periphery by press working to provide a protruding portion.

更に、本発明の半導体装置の製造方法では、前記金属板を凸状に突出させる工程では、前記電極を、前記金属板よりも浅く打ち抜くことを特徴とする。   Furthermore, in the method for manufacturing a semiconductor device of the present invention, in the step of projecting the metal plate in a convex shape, the electrode is punched shallower than the metal plate.

更に、本発明の半導体装置の製造方法では、前記金属板を凸状に突出させる工程では、完全に打ち抜かれた前記電極を、前記金属板に嵌合させることを特徴とする。   Furthermore, in the method for manufacturing a semiconductor device according to the present invention, in the step of projecting the metal plate into a convex shape, the electrode that has been completely punched is fitted into the metal plate.

本発明の半導体装置に依れば、電極であるダイパッドおよびボンディングパッドの上端部に、周囲に向かって突出する突出部を設けたのでアンカー効果が発生し、ダイパッドおよびボンディングパッドと封止樹脂との密着強度が向上されている。従って、ダイパッドおよびボンディングパッドに、引張応力等が作用しても、封止樹脂との剥離が防止されている。   According to the semiconductor device of the present invention, since the projecting portion projecting toward the periphery is provided at the upper end portion of the die pad and the bonding pad which are electrodes, the anchor effect occurs, and the die pad and the bonding pad and the sealing resin Adhesion strength is improved. Therefore, even if tensile stress or the like acts on the die pad and the bonding pad, peeling from the sealing resin is prevented.

更に、本発明の半導体装置の製造方法に依れば、金属板の表面に金属被膜を設けたので、封止樹脂を金属板から容易に分離させることができる。従って、分離の工程に於ける封止樹脂の破損が防止され、歩溜まりを向上させることができる。   Furthermore, according to the method for manufacturing a semiconductor device of the present invention, since the metal coating is provided on the surface of the metal plate, the sealing resin can be easily separated from the metal plate. Therefore, the sealing resin is prevented from being damaged in the separation step, and the yield can be improved.

（半導体装置１０を説明する第１の実施の形態）
図１を参照して半導体装置１０の構造を説明する。図１（Ａ）は半導体装置１０の斜視図であり、図１（Ｂ）は図１（Ａ）の断面図である。 (First Embodiment Explaining Semiconductor Device 10)
The structure of the semiconductor device 10 will be described with reference to FIG. 1A is a perspective view of the semiconductor device 10, and FIG. 1B is a cross-sectional view of FIG.

図１（Ａ）および図１（Ｂ）を参照して半導体装置１０はダイパッド１１と、このダイパッドに接近して設けられた２つのボンディングパッド１２が設けられている。ダイパッド１１の上面には、ロウ材１４を介して半導体素子１３が固着されている。半導体素子１３は、金属細線１６を介してボンディングパッド１２に接続される。更に、本形態では、電極であるダイパッド１１およびボンディングパッド１２の上端部に、周囲に向かって突出する突出部１８を設けている。このような個々の構成要素を以下にて説明する。   1A and 1B, a semiconductor device 10 is provided with a die pad 11 and two bonding pads 12 provided close to the die pad. A semiconductor element 13 is fixed to the upper surface of the die pad 11 via a brazing material 14. The semiconductor element 13 is connected to the bonding pad 12 through the fine metal wire 16. Further, in the present embodiment, a protruding portion 18 protruding toward the periphery is provided at the upper end portions of the die pad 11 and the bonding pad 12 that are electrodes. Such individual components are described below.

ダイパッド１１は、鉄、銅、亜鉛またはスズを含む金属から形成され、いわゆる打ち抜き可能な金属板から形成されている。そして、ダイパッド１１は、半導体装置１０のアイランド電極としての働きを有すると同時に、半導体素子１３から放出される熱を装置外部に積極的に放出させる働きを有する。即ちダイパッド１１は、ヒートシンクのような機能を有する。具体的には、ダイパッド１１は、厚みが０．５〜３．０ｍｍとパッケージの電極としては、非常に厚くパワー系の半導体素子の電極としてなるものである。   The die pad 11 is formed from a metal containing iron, copper, zinc, or tin, and is formed from a so-called punchable metal plate. The die pad 11 functions not only as an island electrode of the semiconductor device 10, but also actively releases heat released from the semiconductor element 13 to the outside of the device. That is, the die pad 11 has a function like a heat sink. Specifically, the die pad 11 has a thickness of 0.5 to 3.0 mm and is very thick as an electrode of a package, and serves as an electrode of a power semiconductor element.

図１（Ｂ）に示すように、半導体装置１０の裏面に於いて、封止樹脂１７が形成する面と、ダイパッド１１が形成する面とは、ほぼ同一である。更に、封止樹脂１７の裏面から露出するダイパッド１１の面に関しては、半田等のロウ材２０が塗布される。ダイパッド１１の表面にはニッケルメッキ膜等から成る金属被膜１９が設けられている。また、ダイパッド１１の裏面にも、銀、金またはニッケル等から成る金属被膜が設けられても良い。   As shown in FIG. 1B, on the back surface of the semiconductor device 10, the surface on which the sealing resin 17 is formed and the surface on which the die pad 11 are formed are substantially the same. Further, a brazing material 20 such as solder is applied to the surface of the die pad 11 exposed from the back surface of the sealing resin 17. A metal coating 19 made of a nickel plating film or the like is provided on the surface of the die pad 11. Further, a metal film made of silver, gold, nickel, or the like may be provided on the back surface of the die pad 11.

ボンディングパッド１２は、上述したように、ダイパッド１１に接近して設けられており、ダイパッド１１と同一の材料から形成されている。ここでは、ダイパッド１１に接近して２つのボンディングパッド１２が設けられている。ボンディングパッド１２は、金属細線１６を介して、ダイパッド１１上に固着された半導体素子１３と電気的に接続されており、電極としての働きを有する。図１（Ｂ）に示すように、半導体装置１０の裏面に於いて、封止樹脂１７が形成する面と、ボンディングパッド１２が形成する面とは、ほぼ同一である。更に、封止樹脂１７の裏面から露出するボンディングパッド１２の面に関しては、半田等のロウ材２０が塗布される。ここで、ボンディングパッド１２の上面の高さは、ダイパッド１１の上面の高さと同等に形成される。また、ボンディングパッド１２の表面は、例えばニッケルから成る金属被膜１９が設けられ、金属細線１６の接着性が向上されている。   As described above, the bonding pad 12 is provided close to the die pad 11 and is formed of the same material as the die pad 11. Here, two bonding pads 12 are provided close to the die pad 11. The bonding pad 12 is electrically connected to the semiconductor element 13 fixed on the die pad 11 via the fine metal wire 16, and has a function as an electrode. As shown in FIG. 1B, on the back surface of the semiconductor device 10, the surface on which the sealing resin 17 is formed and the surface on which the bonding pad 12 is formed are substantially the same. Further, a brazing material 20 such as solder is applied to the surface of the bonding pad 12 exposed from the back surface of the sealing resin 17. Here, the height of the upper surface of the bonding pad 12 is formed equal to the height of the upper surface of the die pad 11. Further, the surface of the bonding pad 12 is provided with a metal film 19 made of, for example, nickel, and the adhesion of the fine metal wires 16 is improved.

ダイパッド１１やボンディングパッド１２の裏面は、封止樹脂１７の裏面から若干突出されて形成されても良い。これは、図６を参照して、ダイパッド１１およびボンディングパッド１２が、金属板３１を半抜き（ハーフプレス）することにより形成されるからである。ダイパッド１１およびボンディングパッド１２が、封止樹脂１７の裏面から突出する量は、ハーフプレスの深さにより決定される。   The back surfaces of the die pad 11 and the bonding pad 12 may be formed so as to slightly protrude from the back surface of the sealing resin 17. This is because the die pad 11 and the bonding pad 12 are formed by half punching (half pressing) the metal plate 31 with reference to FIG. The amount by which the die pad 11 and the bonding pad 12 protrude from the back surface of the sealing resin 17 is determined by the depth of the half press.

またここでは、２つのボンディングパッド１２が図示されているが、更に多数個のボンディングパッド１２を設けることも可能である。このことにより、例えば出力端子の多い素子を半導体素子１３として採用することもできる。更には、打ち抜き能力によるが、複数の電極の間を接続するような配線を、打ち抜きにより形成しても良い。このことにより、ダイパッド１１やボンディングパッド１２を、配線により電気的に接続することもできる。   Here, two bonding pads 12 are illustrated, but a larger number of bonding pads 12 may be provided. Thus, for example, an element having many output terminals can be employed as the semiconductor element 13. Furthermore, depending on the punching ability, a wiring that connects a plurality of electrodes may be formed by punching. Thus, the die pad 11 and the bonding pad 12 can be electrically connected by wiring.

本形態では、ダイパッド１１およびボンディングパッド１２の上端部に、その周囲から外に向かって突出する突出部１８を設けている。突出部１８を設けることにより、突出部１８と封止樹脂１７との間にアンカー効果が発生し、ダイパッド１１およびボンディングパッド１２と、封止樹脂１７との密着強度を向上させることができる。この突出部１８は、ダイパッド１１およびボンディングパッド１２の上端部に部分的に形成されても良いし、全面的に形成されても良い。ダイパッド１１およびボンディングパッド１２の上端部全域に渡り突出部１８が形成されることで、上記した密着強度を更に向上させることができる。   In this embodiment, projecting portions 18 projecting outward from the periphery are provided at the upper end portions of the die pad 11 and the bonding pad 12. By providing the protrusion 18, an anchor effect is generated between the protrusion 18 and the sealing resin 17, and the adhesion strength between the die pad 11 and the bonding pad 12 and the sealing resin 17 can be improved. The protruding portion 18 may be partially formed on the upper end portions of the die pad 11 and the bonding pad 12 or may be formed entirely. By forming the protruding portion 18 over the entire upper end portion of the die pad 11 and the bonding pad 12, the above-described adhesion strength can be further improved.

半導体素子１３は、半田等のロウ材１４を介してダイパッド１１の上面に実装される。本実施の形態では、半導体素子１３としてパワー系の半導体素子（トランジスタ）を採用した。しかしながら、パワー系の素子以外のものを半導体素子１３として採用することができる。例えば、パワーＭＯＳＦＥＴ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のＴｒ、大電流駆動用のＩＣ（ＭＯＳ型ＢＩＰ型Ｂｉ−ＣＭＯＳ型）メモリ素子等を使用できる。また、セミパワー半導体素子、小信号半導体素子を用いることも可能である。   The semiconductor element 13 is mounted on the upper surface of the die pad 11 via a brazing material 14 such as solder. In the present embodiment, a power semiconductor element (transistor) is employed as the semiconductor element 13. However, elements other than power elements can be employed as the semiconductor element 13. For example, a power MOSFET, IGBT, SIT, Tr for driving a large current, an IC (MOS type BIP type Bi-CMOS type) memory element for driving a large current can be used. A semi-power semiconductor element or a small signal semiconductor element can also be used.

金属細線１６は、電気的接続手段として、ダイパッド１１上に実装された半導体素子１３の電極と、ボンディングパッド１２とを電気的に接続している。半導体素子１３が大信号用のものであれば、金属細線１６として太線が用いられる。   The metal thin wire 16 electrically connects the electrode of the semiconductor element 13 mounted on the die pad 11 and the bonding pad 12 as electrical connection means. If the semiconductor element 13 is for large signals, a thick line is used as the thin metal line 16.

封止樹脂１７は、ダイパッド１１およびボンディングパッド１２の裏面を露出させて、全体を封止している。具体的には、ダイパッド１１、ボンディングパッド１２、半導体素子１３および金属細線１６を封止している。封止樹脂１７の材料としては、トランスファーモールドにより形成される熱硬化性樹脂や、インジェクションモールドにより形成される熱可塑性樹脂を採用することができる。   The sealing resin 17 seals the whole by exposing the back surfaces of the die pad 11 and the bonding pad 12. Specifically, the die pad 11, the bonding pad 12, the semiconductor element 13, and the fine metal wire 16 are sealed. As the material of the sealing resin 17, a thermosetting resin formed by transfer molding or a thermoplastic resin formed by injection molding can be employed.

図２を参照して、上記した様な構成を有する半導体装置１０が実装基板２２に実装された混成集積回路装置１０Ｂについて説明する。図２（Ａ）は、混成集積回路装置１０Ｂの１部分の平面図である。図２（Ｂ）は半導体装置１０が実装される部分の混成集積回路装置１０Ｂの断面図である。   A hybrid integrated circuit device 10B in which the semiconductor device 10 having the above-described configuration is mounted on a mounting substrate 22 will be described with reference to FIG. FIG. 2A is a plan view of a portion of the hybrid integrated circuit device 10B. FIG. 2B is a cross-sectional view of the hybrid integrated circuit device 10B where the semiconductor device 10 is mounted.

先ず、実装基板２２について説明する。前述した半導体装置１０を実装する実装基板２２としては、プリント基板、セラミック基板、フレキシブルシート基板または金属基板を採用できる。この実装基板２２は、表面に導電パターン２３が形成されるため、電気的絶縁が考慮されて、少なくとも基板の表面が絶縁処理されている。プリント基板、セラミック基板、フレキシブルシート基板は、基板自身が絶縁材料で構成されているため、そのまま表面に導電パターンを形成すれば良い。   First, the mounting substrate 22 will be described. As the mounting substrate 22 on which the semiconductor device 10 described above is mounted, a printed circuit board, a ceramic substrate, a flexible sheet substrate, or a metal substrate can be employed. Since the conductive pattern 23 is formed on the surface of the mounting substrate 22, at least the surface of the substrate is insulated in consideration of electrical insulation. Since the printed circuit board, the ceramic substrate, and the flexible sheet substrate are made of an insulating material, the conductive pattern may be formed on the surface as it is.

図２（Ａ）および図２（Ｂ）を参照して、半導体装置１０は、導電パターン２３により形成されるパッドに半田等のロウ材を介して実装される。ここでは、ダイパッド１１が半導体素子１３の裏面から導出されるコレクタ電極と接続している。そして、２つのボンディングパッド１２が、エミッタ電極およびベース電極と接続している。   2A and 2B, semiconductor device 10 is mounted on a pad formed by conductive pattern 23 via a brazing material such as solder. Here, the die pad 11 is connected to a collector electrode derived from the back surface of the semiconductor element 13. Two bonding pads 12 are connected to the emitter electrode and the base electrode.

本形態では、金属細線１６が接続するのは、半導体素子１３の電極とボンディングパッド１２の上面である。   In this embodiment, the thin metal wire 16 is connected to the electrode of the semiconductor element 13 and the upper surface of the bonding pad 12.

（半導体装置の製造方法を説明する第２の実施の形態）
次に、図３〜図６を参照にして、半導体装置１０の製造方法について説明する。 (Second Embodiment Explaining Method of Manufacturing Semiconductor Device)
Next, a method for manufacturing the semiconductor device 10 will be described with reference to FIGS.

第１工程：図３および図４参照
本工程は、表面に導電被膜１９が形成された金属板３１をプレスすることにより、ダイパッド１１およびボンディングパッド１２と成る領域の金属板３１を凸状に突出させる工程である。図３（Ａ）−（Ｄ）は本工程にて加工される金属板３１の断面を示している。 First step: see FIGS. 3 and 4 In this step, the metal plate 31 having the conductive film 19 formed on the surface is pressed to project the metal plate 31 in the region to be the die pad 11 and the bonding pad 12 into a convex shape. It is a process to make. 3A to 3D show a cross section of the metal plate 31 processed in this step.

図３（Ａ）を参照して、先ず、大板の金属板３１を準備する。金属板３１は銅を主材料とする金属から成り、その厚みは、ほぼ０．５〜３．０ｍｍである。また、金属板３１の表面全域には、全面的に厚みが数μｍ程度の金属被膜１９が設けられている。この金属被膜１９は、ニッケルメッキであり、封止樹脂の材料との密着性が悪い所に特徴を有する。従って、後述する封止樹脂を金属板３１から分離させる後の工程（図６）にて、両者の剥離を容易にすることができる。更に、ニッケルから成る金属被膜１９を金属板３１の表面に設けることにより、ダイボンディングおよびワイヤボンディングを容易にできる利点もある。   Referring to FIG. 3A, first, a large metal plate 31 is prepared. The metal plate 31 is made of a metal whose main material is copper and has a thickness of approximately 0.5 to 3.0 mm. A metal film 19 having a thickness of about several μm is provided on the entire surface of the metal plate 31. The metal coating 19 is nickel-plated and has a feature in that the adhesion to the sealing resin material is poor. Therefore, in the process (FIG. 6) after separating the sealing resin, which will be described later, from the metal plate 31, they can be easily separated. Furthermore, by providing the metal film 19 made of nickel on the surface of the metal plate 31, there is an advantage that die bonding and wire bonding can be easily performed.

しかしながら、ダイパッド、ボンディングパッド表面のＮｉメッキは、樹脂との密着性を阻害することにもなる。従って、この密着性の向上のために、Ｎｉメッキは、全面ではなく、スポット状にして、その周囲にＣｕが露出する構造にしても良い。   However, Ni plating on the surface of the die pad and bonding pad also hinders adhesion with the resin. Therefore, in order to improve the adhesion, the Ni plating may be formed in a spot shape rather than the entire surface so that Cu is exposed around it.

図３（Ｂ）を参照して、次に、プレス機を用いて金属板３１を加工することにより、ダイパッド１１およびボンディングパッド１２となる領域の金属板３１を凸状にする。   Referring to FIG. 3B, next, the metal plate 31 is processed using a press machine so that the metal plate 31 in the region to be the die pad 11 and the bonding pad 12 is made convex.

具体的には、前工程において準備した金属板３１をプレス機の台座３２に設置し、ダイパッド１１およびボンディングパッド１２の形成部をプレス機に認識させ、ダイパッド１１およびボンディングパッド１２の形成部をパンチ３３にて半抜き状態にプレス加工する。このとき、金属板３１はその厚み程度抜き出し、できる限り接続部３４が少なくなるようにプレス加工すれば、図６での金属板からの取り外しが容易になる。この接続部３４は、完成した半導体装置の封止樹脂から電極として飛び出す部分となる。この部分が多いほど、ロウ材との接着面積の拡大になり、安定した接続も可能となる。   Specifically, the metal plate 31 prepared in the previous process is placed on the pedestal 32 of the press machine, the forming part of the die pad 11 and the bonding pad 12 is recognized by the press machine, and the forming part of the die pad 11 and the bonding pad 12 is punched. At 33, press working is performed in a half-punched state. At this time, if the metal plate 31 is extracted to its thickness and is pressed so that the number of connection portions 34 is as small as possible, the metal plate 31 can be easily detached from the metal plate in FIG. The connection portion 34 is a portion that protrudes as an electrode from the sealing resin of the completed semiconductor device. The more this part is, the larger the bonding area with the brazing material, and the more stable connection is possible.

図３（Ｃ）を参照して、上記プレスの工程により、ダイパッド１１となる領域は、凸状に突出している。しかしながら、突出するダイパッド１１は接続部３４により金属板３１と連結されており、個別に分離されていない。ここで、ダイパッド１１が完全に分離されない程度にプレスを行うことで、ダイパッド１１が金属板３１に連結された状態を保持させることができる。更には、ダイパッド１１が完全に分離される程度までプレスを行い、その後に金属板３１に部分的にダイパッド１１を嵌合させることでも、両者を連結された状態に維持することもできる。ここでは、ダイパッド１１のみが図示されているが、ボンディングパッド１２についても同様の加工が施される。   With reference to FIG.3 (C), the area | region used as the die pad 11 protrudes in convex shape by the process of the said press. However, the protruding die pad 11 is connected to the metal plate 31 by the connecting portion 34 and is not individually separated. Here, the state where the die pad 11 is connected to the metal plate 31 can be maintained by performing the pressing to such an extent that the die pad 11 is not completely separated. Furthermore, it is also possible to maintain the connected state by pressing the die pad 11 until the die pad 11 is completely separated and then fitting the die pad 11 partially to the metal plate 31. Here, only the die pad 11 is shown, but the same processing is performed on the bonding pad 12 as well.

図３（Ｄ）を参照して、次に、ダイパッド１１の上端部に突出部１８を設ける。突出部１８の加工もプレスにより行うことができる。具体的には、上面に凹部３７Ａが設けられた下金型３７をダイパッド１１の表面（図では下面）に当接させる。更に、ダイパッド１１の裏面に上金型３６を当接させる。そして、上金型３６および下金型３７により、ダイパッド１１に押圧力を加えることで、凹部３７Ａの周辺部がダイパッド１１の表面（図では下面）周辺部に当接する。このことにより、ダイパッド１１の表面の周辺部が変形して、突出部１８が形成される。同様の加工はボンディングパッド１２に付いても行われる。   Next, referring to FIG. 3D, a protrusion 18 is provided at the upper end of the die pad 11. The protrusion 18 can be processed by pressing. Specifically, the lower die 37 having a concave portion 37A on the upper surface is brought into contact with the surface (lower surface in the drawing) of the die pad 11. Further, the upper mold 36 is brought into contact with the back surface of the die pad 11. Then, by applying a pressing force to the die pad 11 by the upper die 36 and the lower die 37, the peripheral portion of the concave portion 37A comes into contact with the peripheral portion of the surface (lower surface in the drawing) of the die pad 11. As a result, the peripheral portion of the surface of the die pad 11 is deformed, and the protruding portion 18 is formed. Similar processing is performed on the bonding pad 12.

具体的には、パンチする際に、ダイパッド１１の下面に下金型３７が配置され、半抜きすると同時に下金型でダイパッド周辺に変形を加える。   More specifically, when punching, a lower die 37 is disposed on the lower surface of the die pad 11 and, at the same time as being half-cut, the lower die is deformed around the die pad.

図４を参照して、上記工程によりプレス加工された金属板３１を説明する。金属板３１の表面には、１つのダイパッドおよびそれに近接された２つのボンディングパッド１２から成るユニット３５が、マトリックス状に形成されている。ここでは、２行４列の８個のユニット３５が示されているが、更に多数個のユニット３５を金属板３１の表面に設けることも可能である。   With reference to FIG. 4, the metal plate 31 press-processed by the said process is demonstrated. On the surface of the metal plate 31, a unit 35 including one die pad and two bonding pads 12 adjacent to the die pad is formed in a matrix. Here, eight units 35 of 2 rows and 4 columns are shown, but a larger number of units 35 may be provided on the surface of the metal plate 31.

第２工程：図５参照
この工程は、ダイパッド１２に半導体素子１３を固着し、半導体素子１３とボンディングパッド１２とを電気的に接続する工程である。図５（Ａ）は各ユニット３５のダイパッド１１に半導体素子１３が固着され、半導体素子１３とボンディングパッド１２との電気的接続が行われた状態を示す斜視図であり、図５（Ｂ）は本工程の断面図である。 Second Step: See FIG. 5 This step is a step of fixing the semiconductor element 13 to the die pad 12 and electrically connecting the semiconductor element 13 and the bonding pad 12. FIG. 5A is a perspective view showing a state in which the semiconductor element 13 is fixed to the die pad 11 of each unit 35 and the semiconductor element 13 and the bonding pad 12 are electrically connected, and FIG. It is sectional drawing of this process.

具体的には、図５（Ｂ）に示すように、金属板３１に形成された凸状のダイパッド１１に半導体素子１３を、半田等のロウ材１４を介して固着する。そして、固着された半導体素子１３の電極とボンディングパッド１２とを金属細線１６等の電気的接続手段で電気的に接続する。このとき、大電流を流すパワートランジスタ１３を用いる場合、電流容量も大きいので、金属細線１６は、例えば、大径（３００μｍ）のＡｌ線が用いられる。ここでは、電気的接続手段として金属細線を使用したが、パワーリード等を使用することも可能である。またチップサイズにも拠るが、半導体素子１３を、フェイスダウンで実装しても良い。つまり半導体素子のゲート電極とソース電極を直接接続し、表のドレイン電極を板状の電極の一端と接続し、他端を残りの電極と接続しても良い。このような構成にすれば、オン抵抗が低く、しかも大電流を確保できる構造を可能とする。   Specifically, as shown in FIG. 5B, a semiconductor element 13 is fixed to a convex die pad 11 formed on a metal plate 31 via a brazing material 14 such as solder. Then, the fixed electrode of the semiconductor element 13 and the bonding pad 12 are electrically connected by an electrical connection means such as a thin metal wire 16. At this time, when the power transistor 13 that allows a large current to flow is used, the current capacity is also large. Therefore, for example, a large diameter (300 μm) Al wire is used as the thin metal wire 16. Here, a thin metal wire is used as the electrical connection means, but a power lead or the like can also be used. Further, although depending on the chip size, the semiconductor element 13 may be mounted face-down. That is, the gate electrode and the source electrode of the semiconductor element may be directly connected, the front drain electrode may be connected to one end of the plate-like electrode, and the other end may be connected to the remaining electrode. Such a configuration enables a structure with low on-resistance and a large current.

本形態では、予め金属板３１の表面に、ニッケル等から成る金属被膜１９を形成している。従って、ダイパッド１１およびボンディングパッド１２の表面も金属被膜１９により被覆されているので、上記した素子の固着およびワイヤボンディングが容易になる利点がある。   In this embodiment, a metal film 19 made of nickel or the like is formed on the surface of the metal plate 31 in advance. Therefore, since the surfaces of the die pad 11 and the bonding pad 12 are also covered with the metal film 19, there is an advantage that the above-described element fixing and wire bonding are facilitated.

半導体素子１３としては、上記の他に、パワーＭＯＳＦＥＴ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のＴｒ、大電流駆動用のＩＣ（ＭＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等のように大電流で用いられ、放熱を必要とするパワー半導体素子を用いることもできる。   In addition to the above, the semiconductor element 13 is large such as a power MOSFET, IGBT, SIT, Tr for large current drive, IC (MOS type, BIP type, Bi-CMOS type) memory element for large current drive, etc. It is also possible to use a power semiconductor element that is used with current and requires heat dissipation.

第３工程：図６参照
この工程は、各ユニットを個別に封止樹脂で封止し、更に、各ユニットを金属板３１から分離する工程である。 Third Step: See FIG. 6 This step is a step of individually sealing each unit with a sealing resin and further separating each unit from the metal plate 31.

図６（Ａ）を参照して、先ず、ダイパッド１１、ボンディングパッド１２、半導体素子１３および金属細線１６が被覆されるように封止樹脂１７を形成する。ここでは、各ユニットが個別に封止樹脂１７にて被覆されている。ここで、封止樹脂１７は、半導体装置を構成する各要素を封止すると同時に、金属板３１の表面にも接触している。本形態では、金属板３１の表面は、ニッケルから成る金属被膜１９により被覆されているので、封止樹脂１７は金属被膜１９に接触している。ここで、ニッケルから成る金属被膜１９と封止樹脂１７との密着強度は低いため、後の工程にて金属板３１からの封止樹脂１７の分離が容易になる。   Referring to FIG. 6A, first, a sealing resin 17 is formed so as to cover the die pad 11, the bonding pad 12, the semiconductor element 13, and the fine metal wire 16. Here, each unit is individually covered with the sealing resin 17. Here, the sealing resin 17 is in contact with the surface of the metal plate 31 at the same time as sealing each element constituting the semiconductor device. In this embodiment, since the surface of the metal plate 31 is covered with the metal coating 19 made of nickel, the sealing resin 17 is in contact with the metal coating 19. Here, since the adhesion strength between the metal coating 19 made of nickel and the sealing resin 17 is low, the sealing resin 17 can be easily separated from the metal plate 31 in a later step.

一方、金属板３１の材料である銅と封止樹脂１７とは、比較的密着強度が大きい。従って、プレスにより銅が露出するボンディングパッド１２およびダイパッド１１の側面と、封止樹脂１７とは強固に密着する。従って、ボンディングパッド１２およびダイパッド１１の封止樹脂１７からの剥離が防止されている。   On the other hand, copper which is the material of the metal plate 31 and the sealing resin 17 have relatively high adhesion strength. Therefore, the side surfaces of the bonding pad 12 and the die pad 11 from which copper is exposed by pressing are firmly adhered to the sealing resin 17. Therefore, peeling of the bonding pad 12 and the die pad 11 from the sealing resin 17 is prevented.

本工程は、トランスファーモールド、インジェクションモールド、またはポッティングや印刷により実現できる。本実施例では、例えば、トランスファーモールドによる封止樹脂１７が、各ユニットを一体にモールドしている。ここで、封止樹脂１７としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また封止樹脂１７は、金型を用いて固める樹脂、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。本実施の形態では、金属板３１表面に被覆された封止樹脂１７の厚さは、半導体素子１３の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。   This step can be realized by transfer molding, injection molding, potting or printing. In this embodiment, for example, a sealing resin 17 by transfer molding integrally molds each unit. Here, as the sealing resin 17, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as a polyimide resin or polyphenylene sulfide can be used. The sealing resin 17 may be any resin as long as it is a resin that can be hardened using a mold or a resin that can be coated and coated. In the present embodiment, the thickness of the sealing resin 17 coated on the surface of the metal plate 31 is adjusted so that about 100 μm is coated from the topmost part of the semiconductor element 13. This thickness can be increased or decreased in consideration of strength.

図６（Ｂ）を参照して、次に、ユニット３５を金属板３１から分離する。具体的には、金属板３１の裏面から、金型４０を用いて各ユニット３５のダイパッド１１およびボンディングパッド１２の裏面をプレスする。各ユニット３５のダイパッド１１およびボンディングパッド１２と金属板３１とは、接続部３４で一体に成っている。従って、接続部３４が分断される程度の力を金型４０に加えることにより、ユニット３５は金属板３１から分離し、個々の半導体装置となる。   Next, referring to FIG. 6B, the unit 35 is separated from the metal plate 31. Specifically, the back surface of the die pad 11 and the bonding pad 12 of each unit 35 is pressed from the back surface of the metal plate 31 using the mold 40. The die pad 11 and bonding pad 12 of each unit 35 and the metal plate 31 are integrally formed by a connection portion 34. Therefore, the unit 35 is separated from the metal plate 31 by applying a force to the mold 40 so that the connection portion 34 is divided, and individual semiconductor devices are obtained.

更に本形態では、金属板３１の表面はニッケルから成る金属被膜１９により被覆され、封止樹脂１７は金属被膜１９に接触している。上述したように、金属被膜１９と封止樹脂１７との密着強度は低いので、封止樹脂１７の裏面は、チッピング等を防止して、金属被膜１９から剥離される。   Furthermore, in this embodiment, the surface of the metal plate 31 is covered with a metal coating 19 made of nickel, and the sealing resin 17 is in contact with the metal coating 19. As described above, since the adhesion strength between the metal coating 19 and the sealing resin 17 is low, the back surface of the sealing resin 17 is peeled off from the metal coating 19 while preventing chipping and the like.

以上の工程により、本形態の半導体装置が製造される。   Through the above steps, the semiconductor device of this embodiment is manufactured.

本発明の半導体装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図である。1A and 1B are diagrams illustrating a semiconductor device of the present invention, in which FIG. 1A is a perspective view, and FIG. 本発明の半導体装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。1A and 1B are diagrams illustrating a semiconductor device of the present invention, in which FIG. 1A is a plan view, and FIG. 本発明の半導体装置の製造方法を示す図であり、（Ａ）−（Ｄ）は断面図である。It is a figure which shows the manufacturing method of the semiconductor device of this invention, and (A)-(D) is sectional drawing. 本発明の半導体装置の製造方法を示す斜視図である。It is a perspective view which shows the manufacturing method of the semiconductor device of this invention. 本発明の半導体装置の製造方法を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図である。It is a figure which shows the manufacturing method of the semiconductor device of this invention, (A) is a perspective view, (B) is sectional drawing. 本発明の半導体装置の製造方法を示す図であり、（Ａ）および（Ｂ）は断面図である。It is a figure which shows the manufacturing method of the semiconductor device of this invention, (A) and (B) are sectional drawings. 従来の半導体装置の製造方法を示す図であり、（Ａ）−（Ｃ）は断面図である。It is a figure which shows the manufacturing method of the conventional semiconductor device, (A)-(C) is sectional drawing.

符号の説明Explanation of symbols

１０ 半導体装置
１１ ダイパッド
１２ ボンディングパッド
１３ 半導体素子
１４ ロウ材
１５ 電極
１６ 金属細線
１７ 封止樹脂
１８ 突出部
１９ 金属被膜
２０ ロウ材
２２ 実装基板
２３ 導電パターン
３１ 金属板
３２ 台座
３３ パンチ
３４ 接続部
３６ 上金型
３７ 下金型

DESCRIPTION OF SYMBOLS 10 Semiconductor device 11 Die pad 12 Bonding pad 13 Semiconductor element 14 Brazing material 15 Electrode 16 Metal fine wire 17 Sealing resin 18 Protrusion 19 Metal coating 20 Brazing material 22 Mounting substrate 23 Conductive pattern 31 Metal plate 32 Base 33 Punch 34 Connection part 36 On Mold 37 Lower mold

Claims (7)

半導体素子と、
前記半導体素子と電気的に接続される複数の電極と、
前記半導体素子と前記電極とを電気的に接続する接続手段と、
前記電極の裏面を露出した状態で全体を一体に支持する封止樹脂とを具備し、
前記電極の上端部には、周囲に突出する突出部が設けられていることを特徴とする半導体装置。 A semiconductor element;
A plurality of electrodes electrically connected to the semiconductor element;
Connection means for electrically connecting the semiconductor element and the electrode;
A sealing resin that integrally supports the whole in a state where the back surface of the electrode is exposed;
A semiconductor device, wherein an upper end portion of the electrode is provided with a protruding portion protruding to the periphery. 前記複数の電極は、ダイパッドまたはボンディングパッドであり、前記突出部は、前記ダイパッドおよび前記ボンディングパッドとの上端部全域に渡り形成されることを特徴とする請求項１記載の半導体装置。   2. The semiconductor device according to claim 1, wherein the plurality of electrodes are die pads or bonding pads, and the protruding portions are formed over the entire upper end portions of the die pads and the bonding pads. 表面に導電被膜が形成された金属板をプレスすることにより、複数の電極となる領域の前記金属板を凸状に突出させる工程と、
前記電極に半導体素子を電気的に接続する工程と、
前記半導体素子および前記電極が被覆されるように前記金属板を被覆する前記導電被膜の表面に封止樹脂を形成する工程と、
前記電極を裏面から押圧することにより、前記封止樹脂を前記導電被膜から分離させる工程とを具備することを特徴とする半導体装置の製造方法。 A step of projecting the metal plate in a region to be a plurality of electrodes by pressing a metal plate having a conductive film formed on the surface; and
Electrically connecting a semiconductor element to the electrode;
Forming a sealing resin on the surface of the conductive film covering the metal plate so as to cover the semiconductor element and the electrode;
And a step of separating the sealing resin from the conductive film by pressing the electrode from the back surface. 前記導電被膜の材料としてメッキ処理により形成されたニッケル膜を採用することを特徴とする請求項３記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 3, wherein a nickel film formed by plating is employed as a material for the conductive film. 前記電極の上端部を、プレス加工により周囲に突出させて、突出部を設けることを特徴とする請求項３記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 3, wherein an upper end portion of the electrode is protruded to the periphery by press working to provide a protruding portion. 前記金属板を凸状に突出させる工程では、
前記電極を、前記金属板よりも浅く打ち抜くことを特徴とする請求項３記載の半導体装置の製造方法。 In the step of projecting the metal plate in a convex shape,
4. The method of manufacturing a semiconductor device according to claim 3, wherein the electrode is punched shallower than the metal plate. 前記金属板を凸状に突出させる工程では、
完全に打ち抜かれた前記電極を、前記金属板に嵌合させることを特徴とする請求項３記載の半導体装置の製造方法。 In the step of projecting the metal plate in a convex shape,
4. The method of manufacturing a semiconductor device according to claim 3, wherein the completely punched electrode is fitted to the metal plate.
JP2005053575A 2005-02-28 2005-02-28 Semiconductor device and its manufacturing process Withdrawn JP2006237503A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005053575A JP2006237503A (en) 2005-02-28 2005-02-28 Semiconductor device and its manufacturing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005053575A JP2006237503A (en) 2005-02-28 2005-02-28 Semiconductor device and its manufacturing process

Publications (1)

Publication Number Publication Date
JP2006237503A true JP2006237503A (en) 2006-09-07

Family

ID=37044782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005053575A Withdrawn JP2006237503A (en) 2005-02-28 2005-02-28 Semiconductor device and its manufacturing process

Country Status (1)

Country Link
JP (1) JP2006237503A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138261A (en) * 2009-09-29 2013-07-11 Renesas Electronics Corp Semiconductor device
JP2017092056A (en) * 2015-11-02 2017-05-25 三菱電機株式会社 Power semiconductor device
CN116613132A (en) * 2023-07-19 2023-08-18 青岛泰睿思微电子有限公司 Radio frequency chip packaging structure and method
CN116631961A (en) * 2023-07-21 2023-08-22 青岛泰睿思微电子有限公司 Small-sized DFN packaging chip and wire bonding device thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138261A (en) * 2009-09-29 2013-07-11 Renesas Electronics Corp Semiconductor device
JP2017092056A (en) * 2015-11-02 2017-05-25 三菱電機株式会社 Power semiconductor device
CN116613132A (en) * 2023-07-19 2023-08-18 青岛泰睿思微电子有限公司 Radio frequency chip packaging structure and method
CN116631961A (en) * 2023-07-21 2023-08-22 青岛泰睿思微电子有限公司 Small-sized DFN packaging chip and wire bonding device thereof

Similar Documents

Publication Publication Date Title
JP3793628B2 (en) Resin-sealed semiconductor device
KR101037997B1 (en) A semiconductor die package, a substrate for semiconductor die pachage, and a forming method thereof, and a manufacturing method and a processing method of a lead fram structure
KR100294719B1 (en) Molded semiconductor device and method for manufacturing the same, lead frame
US6498392B2 (en) Semiconductor devices having different package sizes made by using common parts
JP3526788B2 (en) Method for manufacturing semiconductor device
CN100490140C (en) Double gauge lead frame
KR20090052688A (en) Power device package and method of fabricating the same
JP4408475B2 (en) Semiconductor devices that do not use bonding wires
JP2000307045A (en) Lead frame and manufacture of resin sealed semiconductor device using it
JP4159348B2 (en) Circuit device manufacturing method
JP2006237503A (en) Semiconductor device and its manufacturing process
JP4334047B2 (en) Semiconductor device and manufacturing method thereof
JP4784945B2 (en) Manufacturing method of semiconductor device
JP2006279088A (en) Method for manufacturing semiconductor device
JP2956659B2 (en) Semiconductor device and its lead frame
JP4979661B2 (en) Manufacturing method of semiconductor device
JP2010087442A (en) Semiconductor device, and method of manufacturing the same
TWI283472B (en) Chip package having a slot type metal film carrying a wire-bonding chip
JP2006032871A (en) Semiconductor device
JP4881369B2 (en) Manufacturing method of semiconductor device
JP2006013555A (en) Semiconductor device
JP4123131B2 (en) Semiconductor device
JPH07249708A (en) Semiconductor device and its mounting structure
JP2005166943A (en) Lead frame, wire bonding method in manufacturing of semiconductor device using the same, and resin sealing semiconductor device
JP2012023204A (en) Semiconductor device, and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071228

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090106

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090319