JP2010009453A - 情報処理装置およびデバイス設定制御方法 - Google Patents

情報処理装置およびデバイス設定制御方法 Download PDF

Info

Publication number
JP2010009453A
JP2010009453A JP2008170169A JP2008170169A JP2010009453A JP 2010009453 A JP2010009453 A JP 2010009453A JP 2008170169 A JP2008170169 A JP 2008170169A JP 2008170169 A JP2008170169 A JP 2008170169A JP 2010009453 A JP2010009453 A JP 2010009453A
Authority
JP
Japan
Prior art keywords
information
operation setting
nonvolatile memory
command
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008170169A
Other languages
English (en)
Inventor
Takeshi Hatano
健 波多野
Takeshi Nishida
剛 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008170169A priority Critical patent/JP2010009453A/ja
Priority to CN200910139262A priority patent/CN101620543A/zh
Priority to US12/467,040 priority patent/US20090323488A1/en
Publication of JP2010009453A publication Critical patent/JP2010009453A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4411Configuring for operating with peripheral devices; Loading of device drivers

Abstract

【課題】コンピュータの起動時間の冗長化の防止を実現した情報処理装置を提供する。
【解決手段】電源オフ時またはリセット時に、OS201から制御権を渡されたBIOS107は、終了処理モジュール202が、次回の起動時に行うべき動作設定の内容を示す情報をODD110に保持されるためのコマンドをODD110に対して発行し、ODD110は、当該情報を不揮発性メモリに格納する。そして、電源オンまたはリセットによる起動時、ODD110は、保持していた情報に基づく動作設定を自主的に実行し、その実行後、この情報を消去する。
【選択図】 図2

Description

この発明は、例えば収納中の光磁気ディスクへのアクセスを読み出しのみ(書き込み禁止)に限定する動作設定機能を有する光磁気ディスクドライブを搭載するパーソナルコンピュータ等に適用して好適なデバイス設定制御技術に関する。
近年、ノートブックタイプやデスクトップタイプなど、種々のパーソナルコンピュータが広く普及している。この種のコンピュータには、外部記憶装置として、HDD(hard disk drive)やODD(optical disc drive)といった様々なデバイスが搭載されているので、ユーザは、多種多様なデータを、1つのコンピュータで利用する事が可能である。
一方で、最近では、情報漏洩が社会問題として注目され始めている。そのため、企業などでは、業務用に社員に貸与する、例えば社内LAN(local area network)に接続可能なパーソナルコンピュータに搭載されるODDを、読み出しは行えるが書き込みは行えないように設定して、重要データを例えばDVDを介して外部に持ち出せないようにする等の対策を講じている。
そして、このような対策を講じるために必要な、パーソナルコンピュータに搭載される様々なデバイスの動作設定手法については、これまでも種々提案されている(例えば特許文献1等参照)。
特開平7−182073号公報
ところで、上記特許文献1を含むこれまでの手法は、電源オン時やリセット時に、BIOS(basic input/output system)が、目的の動作設定を行わせるためのコマンドを対象のデバイスに対して発行するというものである。従って、このコマンドの発行に必要な時間分、パーソナルコンピュータの起動時間を冗長化させてしまう。
この発明は、このような事情を考慮してなされたものであり、コンピュータの起動時間の冗長化の防止を実現した情報処理装置、デバイスおよびデバイス設定制御方法を提供することを目的とする。
前述した目的を達成するために、この発明の情報処理装置は、1以上のデバイスと、前記1以上のデバイスを駆動制御するデバイス制御手段と、不揮発性メモリと、を具備し、前記1以上のデバイスそれぞれは、動作設定用の情報を前記不揮発性メモリに格納させるためのコマンドをデバイス制御手段から受信するコマンド受信手段と、電源オン時またはリセット時、前記動作設定用の情報が前記不揮発性メモリに格納されていた場合、この情報に基づいた動作設定を行う設定手段と、前記設定手段による動作設定終了後、前記前記不揮発性メモリに格納された情報を消去する消去手段と、を有し、前記デバイス制御手段は、電源オフ前またはリセット前に、動作設定用の情報を前記不揮発性メモリに格納させるためのコマンドを前記1以上のデバイスに対して発行するコマンド発行手段、を有する、ことを特徴とする。
また、この発明のデバイスは、情報処理装置本体に内蔵または接続されるデバイスにおいて、不揮発性メモリと、動作設定用の情報を前記不揮発性メモリに格納させるためのコマンドを情報処理装置本体から受信するコマンド受信手段と、電源オン時またはリセット時、前記動作設定用の情報が前記不揮発性メモリに格納されていた場合、この情報に基づいた動作設定を行う設定手段と、前記設定手段による動作設定終了後、前記前記不揮発性メモリに格納された情報を消去する消去手段と、を具備することを特徴とする。
また、この発明のデバイス設定制御方法は、1以上のデバイスと、前記1以上のデバイスを駆動制御するデバイス制御手段と、不揮発性メモリとを具備する情報処理装置におけるデバイス設定制御方法であって、前記1以上のデバイスそれぞれが、動作設定用の情報を前記不揮発性メモリに格納させるためのコマンドをデバイス制御手段から受信し、電源オン時またはリセット時、前記動作設定用の情報が前記不揮発性メモリに格納されていた場合、この情報に基づいた動作設定を行い、前記動作設定終了後、前記前記不揮発性メモリに格納された情報を消去し、前記デバイス制御手段が、電源オフ前またはリセット前に、動作設定用の情報を前記不揮発性メモリに格納させるためのコマンドを前記1以上のデバイスに対して発行する、ことを特徴とする。
この発明によれば、コンピュータの起動時間の冗長化の防止を実現した情報処理装置、デバイスおよびデバイス設定制御方法を提供することができる。
以下、図面を参照して、本発明の実施形態を説明する。
まず、図1および図2を参照して、本発明の一実施形態に係る情報処理装置の構成を説明する。本実施形態の情報処理装置は、例えばノートブックタイプのパーソナルコンピュータ10として実現されている。
図1は、このコンピュータ10のディスプレイユニットを開いた状態における斜視図である。本コンピュータ10は、コンピュータ本体11と、ディスプレイユニット12とから構成される。ディスプレイユニット12には、LCD(Liquid Crystal Display)17によって構成される表示装置が組み込まれている。
ディスプレイユニット12は、コンピュータ本体11に対し、コンピュータ本体11の上面が露出される開放位置とコンピュータ本体11の上面を覆う閉塞位置との間を回動自在に取り付けられている。コンピュータ本体11は薄い箱形の筐体を有しており、その上面にはキーボード13、本コンピュータ10をパワーオン/パワーオフするためのパワーボタン14、入力操作パネル15、タッチパッド16、スピーカ18A,18Bなどが配置されている。入力操作パネル15は、押下されたボタンに対応するイベントを入力する入力装置であり、例えばテレビジョン放送信号によって放送される放送番組データの視聴および録画を実行するためのテレビジョン(TV)機能やDVDに記録されたビデオデータを再生するDVD機能などを即時に起動するためのボタンを備えている。
また、コンピュータ本体11の右側面には、コンピュータ本体11の内部に装着されている光磁気ディスクドライブ(ODD)110に対して光磁気ディスクを出し入れするためのスロット口が設けられている。
次に、図2を参照して、本コンピュータ10のシステム構成について説明する。
本コンピュータ10は、図2に示されているように、CPU101、ノースブリッジ102、主メモリ103、サウスブリッジ104、グラフィックスコントローラ105、ビデオメモリ(VRAM)105A、サウンドコントローラ106、BIOS−ROM107、LANコントローラ108、ハードディスクドライブ(HDD)109、光磁気ディスクドライブ(ODD)110、無線LANコントローラ111、エンベデッドコントローラ/キーボードコントローラ(EC/KBC)112、電源コントローラ113等を備えている。
CPU101は、本コンピュータ10の動作を制御するプロセッサであり、HDD109から主メモリ103にロードされる、オペレーティングシステム(OS)201や、このOS201の配下で動作する(ユーティリティを含む)各種アプリケーションプログラムを実行する。また、CPU101は、BIOS−ROM107に格納されたBIOSも実行する。BIOSは、ハードウェア制御のためのプログラムである。以下では、このBIOS−ROM107に格納されたBIOSそのものをBIOS107と表記することがある。
ノースブリッジ102は、CPU101のローカルバスとサウスブリッジ104との間を接続するブリッジデバイスである。ノースブリッジ102には、主メモリ103をアクセス制御するメモリコントローラが内蔵されている。また、ノースブリッジ102は、PCI EXPRESS規格のシリアルバスなどを介してグラフィックスコントローラ105との通信を実行する機能も有している。
グラフィックスコントローラ105は、本コンピュータ10のディスプレイモニタとして使用されるLCD17を制御する表示コントローラであり、このグラフィックスコントローラ105によって生成される表示信号がLCD17に送られる。
サウスブリッジ104は、PCI(Peripheral Component Interconnect)バス上の各デバイスおよびLPC(Low Pin Count)バス上の各デバイスを制御する。また、サウスブリッジ104は、HDD109、ODD110を制御するためのIDE(Integrated Drive Electronics)コントローラを内蔵している。さらに、サウスブリッジ104は、サウンドコントローラ106およびLANコントローラ108との通信を実行する機能も有している。
サウンドコントローラ106は音源デバイスであり、再生対象のオーディオデータをスピーカ18A,18Bに出力する。LANコントローラ108は、例えばEthernet(登録商標)規格の有線通信を実行する有線通信デバイスであり、無線LANコントローラ111は、例えばIEEE 802.11規格の無線通信を実行する無線通信デバイスである。
EC/KBC112は、電力管理を行うためのエンベデッドコントローラと、キーボード(KB)13およびタッチパッド16を制御するためのキーボードコントローラとが集積された1チップマイクロコンピュータである。EC/KBC112は、電源コントローラ113と協働して、バッテリやACアダプタからの電力を各部に供給する制御を実行する。つまり、EC/KBC112は、ユーザによるパワーボタン14の操作に応じて、本コンピュータ10をパワーオン/パワーオフする機能を有している。
以上のような構成を持つ本コンピュータ10に搭載されるODD110は、収納中の光磁気ディスクからのデータ読み出しのみが行えるように、即ち、収納中の光磁気ディスクへのデータ書き込みを禁止するように動作設定を行うことができる。これにより、光磁気ディスクの持ち出しによるデータ流出を防止できるようになっている。一般的に、このODD110の動作設定は、電源オン時やリセット時におけるBIOS107によるコマンド発行によって実現される。しかしながら、この場合、コマンドの発行に必要な時間分、起動時間が冗長化するといった問題が生じる。そこで、本コンピュータ10は、コンピュータの起動時間の冗長化の防止を実現するための仕組みを備えたものであり、以下、この点について詳述する。
このために、本コンピュータ10では、まず、ODD110が、動作設定用の情報を格納するための不揮発性メモリを持ち、電源オンまたはリセット時に、この不揮発性メモリに格納された動作設定用の情報に基づき、自主的に動作設定を行うと共に、この動作設定後、不揮発性メモリに格納された動作設定用の情報を消去する機能を備える。図3は、本コンピュータ10に搭載されるODD110の概略構成図である。
図3に示すように、ODD110は、I/Oコントローラ1101およびODDスロット1102を有してなる。I/Oコントローラ1101は、サウスブリッジ104側との通信を司るホストインタフェーズ部であり、サウスブリッジ104側から送信される各種コマンドに応答して、ODDスロット1102に収納中の光磁気ディスク対するアクセスを実行したり、動作設定を行ったりする。また、I/Oコントローラ1101は、不揮発性メモリ1101aを内蔵し、例えば光磁気ディスクに対するデータ書き込みを禁止するための動作設定を行う旨を示す情報を不揮発性メモリ1101aに格納することを要求するコマンドを受けたら、この情報を不揮発性メモリ1101aに格納し、電源オン時またはリセット時、この情報に基づき、(サウスブリッジ104側からのコマンドの送信を待たずに)光磁気ディスクに対するデータ書き込みを禁止するための動作設定を自主的に実行する。そして、この動作設定後、I/Oコントローラ1101は、この情報を不揮発性メモリ1101aから消去する。
また、このために、BIOS107は、電源オフ前またはリセット前に、上記ODD110に対して、光磁気ディスクに対するデータ書き込みを禁止するための動作設定を行う旨を示す情報を不揮発性メモリ1101aに格納することを要求するコマンドを発行するための終了処理モジュール202を搭載する。電源オフまたはリセットの際、BIOS107は、終了処理を完了させたOS201から制御権を受け取るので、この機会を利用して、終了処理モジュール202は、ODD110に対する上記コマンドの発行を実行する。
つまり、本コンピュータ10においては、BIOS107に制御権が移される(BIOS107が確実に制御権を獲得できる)例えば電源オフに、当該BIOS107がDD110に対する動作設定用のコマンドの発行を行い、電源オン時には、当該コマンドの発行によらずに、ODD110が、不揮発性メモリ1101aの情報に基づき、動作設定を自主的に行うので、起動時間の冗長化の防止が実現される。また、ODD110は、この動作設定を行った後、不揮発性メモリ1101aの情報を都度消去するので、本コンピュータ10の1デバイスであるODD110の動作設定を、従前通り、BIOS107の制御下に置くことも維持する。
なお、ここでは、動作設定用の情報を格納するための不揮発性メモリ1101aをODD110内に設けているが、これに代えて、本コンピュータ10の本体側に設け、電源オンまたはリセット時に、本体側に設けられた不揮発性メモリから動作設定用の情報を読み出して、自主的に動作設定を行うと共に、この動作設定後、不揮発性メモリに格納された動作設定用の情報を消去するようにしても良い。
次に、図4および図5を参照して、本コンピュータ10のデバイス設定に関わる動作手順について説明する。
図4は、電源オフ時またはリセット時における本コンピュータ10のデバイス設定に関わる処理の流れを示すフローチャートである。
まず、OS201が、システムをスリープモードまたはシャットダウンモードに移行させるための終了処理を実行し(ステップA1)、その終了後、制御権をBIOS107に移譲する(ステップA2)。
制御権を受け取ったBIOS107は、終了処理モジュール202が、次回の起動時に特定の動作設定を行わせたいデバイスに対して、当該動作設定の内容を示す情報をデバイス側に保持させるためのコマンドを発行する(ステップA3)。一方、このコマンドを受けたデバイスは、当該情報を不揮発性メモリに格納する(ステップA4)。そして、BIOS107は、終了処理モジュール202によるコマンド発行処理が終了すると、システムを電源オフまたはリセットする(ステップA5)。
また、図5は、電源オンまたはリセットによる起動時における各デバイスの処理の流れを示すフローチャートである。
各デバイスは、まず、何らかの動作設定を行う旨を示す情報が不揮発性メモリに存在するか否かを調べる(ステップB1)。存在していたら(ステップB1のYES)、各デバイスは、当該情報に基づく動作設定を行い(ステップB2)、動作設定終了後、この情報を不揮発性メモリから消去する(ステップB3)。そして、この情報の消去後、各デバイスは、通常の動作を開始する(ステップB4)。また、何らかの動作設定を行う旨を示す情報が存在しなかった場合(ステップB1のNO)、各デバイスは、通常の動作を即時に開始する(ステップB4)。
以上のように、本コンピュータ10は、コンピュータの起動時間の冗長化の防止を実現する。
なお、ここでは、電源オフ前またはリセット前における各デバイスに対するコマンドの発行を、BIOS107が行う例を説明したが、上記終了処理モジュール202に相当する機能は、このBIOS107に限らず、例えばOS201が備えるデバイスドライバに搭載する等の種々の応用を施すことが可能である。また、ODD110に限らず、種々のデバイスに対して本発明の手法は適用することが可能である。
このように、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に構成要素を適宜組み合わせてもよい。
本発明の一実施形態に係る情報処理装置の概観を示す斜視図 同実施形態の情報処理装置のシステム構成を示すブロック図 同実施形態の情報処理装置に搭載されるODDの概略構成図 同実施形態の情報処理装置の電源オフ時またはリセット時におけるデバイス設定に関わる処理の流れを示すフローチャート 同実施形態の情報処理装置に搭載される各デバイスの電源オンまたはリセットによる起動時における処理の流れを示すフローチャート
符号の説明
10…情報処理装置(パーソナルコンピュータ)、11…コンピュータ本体、12…ディスプレイユニット、13…キーボード、14…パワーボタン、15…入力操作パネル、16…タッチパッド、17…LCD、18A,18B…スピーカ、101…CPU、102…ノースブリッジ、103…主メモリ、104…サウスブリッジ、105…グラフィックスコントローラ、105A…ビデオメモリ、106…サウンドコントローラ、107…BIOS−ROM、108…LANコントローラ、109…ハードディスクドライブ(HDD)、110…光磁気ディスクドライブ(ODD)、111…無線LANコントローラ、112…エンベデッド/キーボードコントローラ(EC/KBC)、113…電源コントローラ、201…オペレーティングシステム(OS)、202…終了処理モジュール、1101…I/Oコントローラ、1101a…不揮発性メモリ、1102…ODDスロット。

Claims (6)

  1. 1以上のデバイスと、
    前記1以上のデバイスを駆動制御するデバイス制御手段と、
    不揮発性メモリと、
    を具備し、
    前記1以上のデバイスそれぞれは、
    動作設定用の情報を前記不揮発性メモリに格納させるためのコマンドをデバイス制御手段から受信するコマンド受信手段と、
    電源オン時またはリセット時、前記動作設定用の情報が前記不揮発性メモリに格納されていた場合、この情報に基づいた動作設定を行う設定手段と、
    前記設定手段による動作設定終了後、前記前記不揮発性メモリに格納された情報を消去する消去手段と、
    を有し、
    前記デバイス制御手段は、
    電源オフ前またはリセット前に、動作設定用の情報を前記不揮発性メモリに格納させるためのコマンドを前記1以上のデバイスに対して発行するコマンド発行手段、
    を有する、
    ことを特徴とする情報処理装置。
  2. 前記デバイス制御手段は、
    前記1以上のデバイスそれぞれについて、電源オフ前またはリセット前に、前記コマンドを発行するか否かを設定するセットアップ手段をさらに有することを特徴とする請求項1記載の情報処理装置。
  3. 前記デバイス制御手段の前記セットアップ手段は、前記1以上のデバイスそれぞれについて、前記不揮発性メモリに格納させる動作設定用の情報の内容を設定することを特徴とする請求項2記載の情報処理装置。
  4. 前記デバイス制御手段は、BIOS(basic input/output system)であることを特徴とする請求項1記載の情報処理装置。
  5. 情報処理装置本体に内蔵または接続されるデバイスにおいて、
    不揮発性メモリと、
    動作設定用の情報を前記不揮発性メモリに格納させるためのコマンドを情報処理装置本体から受信するコマンド受信手段と、
    電源オン時またはリセット時、前記動作設定用の情報が前記不揮発性メモリに格納されていた場合、この情報に基づいた動作設定を行う設定手段と、
    前記設定手段による動作設定終了後、前記前記不揮発性メモリに格納された情報を消去する消去手段と、
    を具備することを特徴とするデバイス。
  6. 1以上のデバイスと、前記1以上のデバイスを駆動制御するデバイス制御手段と、不揮発性メモリとを具備する情報処理装置におけるデバイス設定制御方法であって、
    前記1以上のデバイスそれぞれが、
    動作設定用の情報を前記不揮発性メモリに格納させるためのコマンドをデバイス制御手段から受信し、
    電源オン時またはリセット時、前記動作設定用の情報が前記不揮発性メモリに格納されていた場合、この情報に基づいた動作設定を行い、
    前記動作設定終了後、前記前記不揮発性メモリに格納された情報を消去し、
    前記デバイス制御手段が、
    電源オフ前またはリセット前に、動作設定用の情報を前記不揮発性メモリに格納させるためのコマンドを前記1以上のデバイスに対して発行する、
    ことを特徴とするデバイス設定制御方法。
JP2008170169A 2008-06-30 2008-06-30 情報処理装置およびデバイス設定制御方法 Pending JP2010009453A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008170169A JP2010009453A (ja) 2008-06-30 2008-06-30 情報処理装置およびデバイス設定制御方法
CN200910139262A CN101620543A (zh) 2008-06-30 2009-04-24 信息处理设备,装置,以及装置设置控制方法
US12/467,040 US20090323488A1 (en) 2008-06-30 2009-05-15 Information-processing apparatus, device, and device setting control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008170169A JP2010009453A (ja) 2008-06-30 2008-06-30 情報処理装置およびデバイス設定制御方法

Publications (1)

Publication Number Publication Date
JP2010009453A true JP2010009453A (ja) 2010-01-14

Family

ID=41447255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008170169A Pending JP2010009453A (ja) 2008-06-30 2008-06-30 情報処理装置およびデバイス設定制御方法

Country Status (3)

Country Link
US (1) US20090323488A1 (ja)
JP (1) JP2010009453A (ja)
CN (1) CN101620543A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9389667B2 (en) 2012-11-16 2016-07-12 Lenovo (Singapore) Pte. Ltd. Shortening resume time from a power-saving state

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04169263A (ja) * 1990-11-02 1992-06-17 Nec Corp プリンタ装置の初期化方式
JPH04278616A (ja) * 1991-03-06 1992-10-05 Nec Eng Ltd データ入出力装置の初期化方式
JPH04363710A (ja) * 1991-06-11 1992-12-16 Toshiba Corp リジューム制御方式
JP2001092565A (ja) * 1999-09-16 2001-04-06 Internatl Business Mach Corp <Ibm> コンピュータ及びコンピュータの電源制御方法
JP2001255954A (ja) * 2000-03-13 2001-09-21 Ricoh Co Ltd 情報処理装置
JP2007200220A (ja) * 2006-01-30 2007-08-09 Toshiba Corp インターフェース制御装置およびインターフェース設定方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2131235A1 (en) * 1993-09-10 1995-03-11 Randall L. Hess Personal computer with keyboard and auxiliary device emulation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04169263A (ja) * 1990-11-02 1992-06-17 Nec Corp プリンタ装置の初期化方式
JPH04278616A (ja) * 1991-03-06 1992-10-05 Nec Eng Ltd データ入出力装置の初期化方式
JPH04363710A (ja) * 1991-06-11 1992-12-16 Toshiba Corp リジューム制御方式
JP2001092565A (ja) * 1999-09-16 2001-04-06 Internatl Business Mach Corp <Ibm> コンピュータ及びコンピュータの電源制御方法
JP2001255954A (ja) * 2000-03-13 2001-09-21 Ricoh Co Ltd 情報処理装置
JP2007200220A (ja) * 2006-01-30 2007-08-09 Toshiba Corp インターフェース制御装置およびインターフェース設定方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9389667B2 (en) 2012-11-16 2016-07-12 Lenovo (Singapore) Pte. Ltd. Shortening resume time from a power-saving state

Also Published As

Publication number Publication date
CN101620543A (zh) 2010-01-06
US20090323488A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
US20090112884A1 (en) Information processing apparatus and control method
JP4635092B2 (ja) 情報処理装置および記憶装置制御方法
JP2007052728A (ja) 情報処理装置およびアクセス方法
JP4791286B2 (ja) ディスク装置および電子装置
JP2009116698A (ja) 情報処理装置
US20080163360A1 (en) Information processing appartaus
US8103895B2 (en) Information processing apparatus and wake-up control method
JP2006236079A (ja) コンピュータおよびディスク管理方法
JP4746404B2 (ja) 情報処理装置およびレジューム制御方法
JP2008293442A (ja) 情報処理装置
US9009507B2 (en) Information processing apparatus and method of controlling the same
US8650425B2 (en) Computer system for processing data in non-operational state and processing method thereof
JP2011118462A (ja) 情報処理装置
JP2010009453A (ja) 情報処理装置およびデバイス設定制御方法
US20140050337A1 (en) Personal computer to output audio in a non-operative state
JP2008071074A (ja) 情報処理装置およびリモコンコード送信制御方法
JP4703757B2 (ja) 情報処理装置
JP2009104329A (ja) 情報処理装置およびデータ処理方法
JP5894044B2 (ja) ハイブリッド・ディスク・ドライブにデータを記憶する方法および携帯式コンピュータ
JP2012089064A (ja) 電子機器、電子機器の制御方法
WO2014097658A1 (ja) 設定方法、プログラム、および情報処理装置
JP5197799B2 (ja) 情報処理装置
JP2011060318A (ja) 情報処理装置および記憶装置制御方法
JP4266119B2 (ja) 電子機器
JP2008140054A (ja) 情報処理装置およびその制御方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100209