JP2010009398A - データ処理装置、データ処理方法およびプログラム - Google Patents
データ処理装置、データ処理方法およびプログラム Download PDFInfo
- Publication number
- JP2010009398A JP2010009398A JP2008169099A JP2008169099A JP2010009398A JP 2010009398 A JP2010009398 A JP 2010009398A JP 2008169099 A JP2008169099 A JP 2008169099A JP 2008169099 A JP2008169099 A JP 2008169099A JP 2010009398 A JP2010009398 A JP 2010009398A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- data processing
- region
- area
- instruction information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】データ処理装置20は、レイアウト領域に設定された複数のサブ領域を、配線が設けられるべき局所領域と配線が設けられないダミー領域とに分類する領域設定部22Bと、これらサブ領域内にクロック・スキューを最適化する仮想配線の規則構造を形成する規則構造生成部22Cと、当該形成された規則構造のうちダミー領域内に形成された仮想配線を、ダミー領域と局所領域との間の境界線を対称軸として折り返すことにより配線パターンを構成する配線構築部22Dと、を備える。
【選択図】図2
Description
21 プロセッサ
22A 領域分割部
22B 領域設定部
22C 規則構造生成部
22D 配線構築部
22E バッファ挿入部
23 調整部
23A 境界位置調整部
23B 構造位置調整部
23C ハードマクロ位置調整部
25 出力インターフェース(出力I/F)
26 表示部
27 操作入力部
28 データ記憶部
30 レイアウト領域
30C 構造中心
41 サブ領域
42 ダミー領域
43 局所領域
44 配線領域
50 仮想配線パターン
60〜66 ハードマクロ
70 境界線
Claims (18)
- クロック信号を分配する配線パターンをレイアウト領域に形成するデータ処理装置であって、
前記レイアウト領域に設定された複数のサブ領域を、配線が設けられるべき局所領域と配線が設けられないダミー領域とに分類する領域設定部と、
前記複数のサブ領域内にクロック・スキューを最適化する仮想配線の規則構造を形成する規則構造生成部と、
当該形成された規則構造のうち前記ダミー領域内に形成された仮想配線を、前記ダミー領域と前記局所領域との間の境界線を対称軸として折り返すことにより前記配線パターンを構成する配線構築部と、
を備えるデータ処理装置。 - 請求項1記載のデータ処理装置であって、
ユーザにより指示情報が手動入力される操作入力部と、
回路構成が固定されたハードマクロを、前記指示情報により指定された位置へ移動させるハードマクロ位置調整部と、
を更に備えるデータ処理装置。 - 請求項1または2記載のデータ処理装置であって、
ユーザにより指示情報が手動入力される操作入力部と、
前記指示情報に基づいて、前記レイアウト領域内で前記境界線の位置を移動させる境界位置調整部と、
を更に備えるデータ処理装置。 - 請求項1から3のうちのいずれか1項に記載のデータ処理装置であって、
ユーザにより指示情報が手動入力される操作入力部と、
前記レイアウト領域内に形成された仮想配線構造を、前記指示情報により指定された位置へ移動させる構造位置調整部と、
を更に備えるデータ処理装置。 - 請求項4記載のデータ処理装置であって、前記構造位置調整部は、前記指示情報により指定された位置へ前記仮想配線構造の中心を移動させる、データ処理装置。
- 請求項1から5のうちのいずれか1項に記載のデータ処理装置であって、前記規則構造生成部は、前記仮想配線の二分木構造を前記規則構造として生成する、データ処理装置。
- 請求項1から6のうちのいずれか1項に記載のデータ処理装置であって、前記サブ領域を区分する境界線が格子パターンを形成している、データ処理装置。
- 請求項1から7のうちのいずれか1項に記載のデータ処理装置であって、前記レイアウト領域を複数のサブ領域に分割する領域分割部を更に備えるデータ処理装置。
- クロック信号を分配する配線パターンをレイアウト領域に形成するデータ処理方法であって、
前記レイアウト領域に設定された複数のサブ領域を、配線が設けられるべき局所領域と配線が設けられないダミー領域とに分類するステップと、
前記複数のサブ領域内にクロック・スキューを最適化する仮想配線の規則構造を形成するステップと、
当該形成された規則構造のうち前記ダミー領域内に形成された仮想配線を、前記ダミー領域と前記局所領域との間の境界線を対称軸として折り返すことにより前記配線パターンを構成するステップと、
を備えるデータ処理方法。 - 請求項9記載のデータ処理方法であって、回路構成が固定されたハードマクロを、外部からの指示情報により指定された位置へ移動させるステップを更に備えるデータ処理方法。
- 請求項9または10記載のデータ処理方法であって、外部からの指示情報に基づいて、前記レイアウト領域内で前記境界線の位置を移動させるステップを更に備えるデータ処理方法。
- 請求項9から11のうちのいずれか1項に記載のデータ処理方法であって、前記レイアウト領域に形成された仮想配線構造を、外部からの指示情報により指定された位置へ移動させるステップを更に備えるデータ処理方法。
- 請求項12記載のデータ処理方法であって、前記仮想配線構造を移動させるステップでは、前記指示情報により指定された位置へ前記仮想配線構造の中心を移動させる、データ処理方法。
- クロック信号を分配する配線パターンをレイアウト領域に形成するデータ処理をコンピュータに実行させるプログラムであって、
前記データ処理は、
前記レイアウト領域に設定された複数のサブ領域を、配線が設けられるべき局所領域と配線が設けられないダミー領域とに分類する領域設定処理と、
前記複数のサブ領域内にクロック・スキューを最適化する仮想配線の規則構造を形成する規則構造生成処理と、
当該形成された規則構造のうち前記ダミー領域内に形成された仮想配線を、前記ダミー領域と前記局所領域との間の境界線を対称軸として折り返すことにより前記配線パターンを構成する配線構築処理と、
を含む、プログラム。 - 請求項14記載のプログラムであって、前記データ処理は、回路構成が固定されたハードマクロを、外部からの指示情報により指定された位置へ移動させるハードマクロ位置調整処理を更に含む、プログラム。
- 請求項14または15記載のプログラムであって、前記データ処理は、外部からの指示情報に基づいて、前記レイアウト領域内で前記境界線の位置を移動させる境界位置調整処理を更に含む、プログラム。
- 請求項14から16のうちのいずれか1項に記載のプログラムであって、前記データ処理は、前記レイアウト領域内に形成された仮想配線構造を、外部からの指示情報により指定された位置へ移動させる構造位置調整処理を更に含む、プログラム。
- 請求項17記載のプログラムであって、前記構造位置調整処理は、前記指示情報により指定された位置へ前記仮想配線構造の中心を移動させる処理を含む、プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008169099A JP5104592B2 (ja) | 2008-06-27 | 2008-06-27 | データ処理装置、データ処理方法およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008169099A JP5104592B2 (ja) | 2008-06-27 | 2008-06-27 | データ処理装置、データ処理方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010009398A true JP2010009398A (ja) | 2010-01-14 |
JP5104592B2 JP5104592B2 (ja) | 2012-12-19 |
Family
ID=41589795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008169099A Expired - Fee Related JP5104592B2 (ja) | 2008-06-27 | 2008-06-27 | データ処理装置、データ処理方法およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5104592B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03114257A (ja) * | 1989-09-28 | 1991-05-15 | Toshiba Corp | ゲートアレイ方式の半導体集積回路 |
JPH0786416A (ja) * | 1993-09-14 | 1995-03-31 | Toshiba Corp | 半導体集積回路装置及びそのレイアウト方法 |
JP2003078014A (ja) * | 2001-09-06 | 2003-03-14 | Nec Corp | クロックツリー構造によるクロック分配回路 |
JP2004289030A (ja) * | 2003-03-25 | 2004-10-14 | Renesas Technology Corp | 半導体集積回路装置とクロック分配方法 |
JP2007250754A (ja) * | 2006-03-15 | 2007-09-27 | Toshiba Corp | 三次元集積回路設計装置および三次元集積回路設計方法 |
-
2008
- 2008-06-27 JP JP2008169099A patent/JP5104592B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03114257A (ja) * | 1989-09-28 | 1991-05-15 | Toshiba Corp | ゲートアレイ方式の半導体集積回路 |
JPH0786416A (ja) * | 1993-09-14 | 1995-03-31 | Toshiba Corp | 半導体集積回路装置及びそのレイアウト方法 |
JP2003078014A (ja) * | 2001-09-06 | 2003-03-14 | Nec Corp | クロックツリー構造によるクロック分配回路 |
JP2004289030A (ja) * | 2003-03-25 | 2004-10-14 | Renesas Technology Corp | 半導体集積回路装置とクロック分配方法 |
JP2007250754A (ja) * | 2006-03-15 | 2007-09-27 | Toshiba Corp | 三次元集積回路設計装置および三次元集積回路設計方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5104592B2 (ja) | 2012-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20140229905A1 (en) | System and method of circuit layout for multiple cells | |
US9785740B2 (en) | Computer implemented system and method for modifying a layout of standard cells defining a circuit component | |
CN103577634A (zh) | 用于生成用于双重构图技术的布局的系统和方法 | |
KR20170109863A (ko) | 집적 회로 및 집적 회로의 설계 방법 | |
US6397169B1 (en) | Adaptive cell separation and circuit changes driven by maximum capacitance rules | |
US20130147547A1 (en) | Crosstalk compensation for high speed, reduced swing circuits | |
US6425115B1 (en) | Area efficient delay circuits | |
Lin et al. | Performance-driven constructive placement | |
KR101698248B1 (ko) | 집적 회로의 제조 방법 및 레이아웃 | |
JP5104592B2 (ja) | データ処理装置、データ処理方法およびプログラム | |
US10909300B2 (en) | Creating and reusing customizable structured interconnects | |
Ziesemer Jr et al. | Physical design automation of transistor networks | |
WO2001075687A9 (en) | Method and apparatus to optimize an integrated circuit design using transistor folding | |
JP4315532B2 (ja) | 配線データ生成方法および当該方法により設計される大規模集積回路装置 | |
US11704467B2 (en) | Automated balanced global clock tree synthesis in multi level physical hierarchy | |
JP2009134439A (ja) | ソフトマクロを用いたレイアウト設計方法、ソフトマクロのデータ構造及びソフトマクロライブラリの作成方法 | |
US10460063B1 (en) | Integrated circuit routing based on enhanced topology | |
US20080209368A1 (en) | Layout design method, layout design apparatus, and computer product | |
JP2008197451A (ja) | 抽出方法および抽出装置ならびにプログラム | |
JP2012137986A (ja) | 半導体集積回路のレイアウト設計装置、半導体集積回路のレイアウト設計方法及びプログラム | |
JP4845400B2 (ja) | 半導体装置の設計方法および半導体装置 | |
JP4783712B2 (ja) | レイアウト設計方法、レイアウト設計プログラムおよびレイアウト設計装置 | |
CN114764554A (zh) | 波导总线及用于自动生成波导总线的布局的方法、系统 | |
JP2009188093A (ja) | 半導体集積回路の設計装置、方法、及び、プログラム | |
JP2010073728A (ja) | 半導体集積回路レイアウト設計方法及び半導体集積回路レイアウト設計装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120917 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |