JP2010003066A - インタフェース回路および通信システム - Google Patents

インタフェース回路および通信システム Download PDF

Info

Publication number
JP2010003066A
JP2010003066A JP2008160651A JP2008160651A JP2010003066A JP 2010003066 A JP2010003066 A JP 2010003066A JP 2008160651 A JP2008160651 A JP 2008160651A JP 2008160651 A JP2008160651 A JP 2008160651A JP 2010003066 A JP2010003066 A JP 2010003066A
Authority
JP
Japan
Prior art keywords
access
value register
test
setting value
normal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008160651A
Other languages
English (en)
Inventor
Hideo Tanaka
英夫 田中
Ichiro Kumada
一郎 隈田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008160651A priority Critical patent/JP2010003066A/ja
Publication of JP2010003066A publication Critical patent/JP2010003066A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】インタフェース動作時テストにおけるオーバヘッドサイクルを削減でき、テストの実施を容易とすることが可能なインタフェース回路および通信システムを提供する。
【解決手段】インタフェース回路13は、アクセスを受け付ける1組以上の第1の入出力端子群131と、アクセス対象機器へのアクセスを発行しうる1組以上の第2の入出力端子群132と、設定値に応じてアクセス対象機器12へのアクセス特性を制御可能な各種設定回路133と、各種設定回路に与える全設定値を格納する第1の設定値レジスタ134と、各種設定回路に与える一部または全部の設定値を格納する第1の設定値レジスタとは別の第2の設定値レジスタ135と、各種設定回路133へ与える設定値を第1の設定値レジスタ134または第2の設定値レジスタ135から選択可能な設定値レジスタ選択器133とを有する。
【選択図】図2

Description

本発明は、ホストと端末側機器との間に配置されるインタフェース回路およびそれを備えた通信システムに関するものである。
インタフェースのアクセス伝送路の特性は経時変化を起こす。アクセス伝送路としては、インタフェース自体やパッケージ、基板、クライアントモジュール等があげられる。
この特性変化に柔軟に対応すべく、インタフェースは動作時にテストアクセスを行う。
インタフェース動作時テストアクセスとは、動作時にインタフェースに内蔵される各種設定回路の設定値を変化させることで、インタフェースを経由してホストから端末側機器(クライアント)側へ正常にアクセスできる範囲を確認することを指す。
こうして確認した設定値の範囲からアクセスマージンが最も大きくなる動作に最適な設定値を導出し、通常動作時の新たな設定値として採用する。
これにより前述した伝送路の経時変化に関わらず、常に最適な設定でインタフェースを経由しクライアントへアクセスすることが可能となる。
ところで、インタフェース動作時テストを行う場合、通常はホストが通常動作アイドル時にテストアクセスを発行する方法を取っていた。
この方法では、テストアクセスを実行する際に以下の処理が必要である。
まず、インタフェース内各種設定回路の設定値を退避する。
次に、テスト用設定値の設定を行う。
そして、テストアクセスを実施する。
テストアクセスの実施後、退避させた設定値を復帰させる。
図1は、既存通信システムにおけるインタフェース動作時テストを行う場合の全体的な処理を説明するためのフローチャートである。
<ステップST1>
ステップST1において、テストアクセスを発行するマスタが他マスタのアクセス発行を停止する。
この場合、テストアクセスを発行するマスタが他の全マスタに対しアクセス発行停止を要求する。
<ステップST2>
ステップST2において、アクセス発行停止の要求を受けた他の全マスタがアクセス発行を停止したか否かが判定される。
ステップST2において、他の全マスタがアクセス発行を停止したと判定されると、次のステップST3の処理に移行する。
<ステップST3>
ステップST3において、設定値レジスタ内の通常時設定値を退避する。たとえばm個のレジスタにアクセス(リードライト)して、設定値レジスタに格納されている通常時設定値を読み出し、別の場所へ書き込む。
<ステップST4>
ステップST4において、他のマスタがアクセス発行要求を行ったか否かが判定される。
ステップST4において、他のマスタがアクセス発行要求を行っていないと判定されると、次のステップST5の処理に移行する。
ステップST4において、他のマスタがアクセス発行要求を行ったと判定されると、次のステップST10の処理に移行する。
<ステップST5>
ステップST5において、設定値レジスタへテスト時設定値を設定する。m個のレジスタにライトする。すなわち、設定値レジスタへ新たにテスト時設定値を書き込む。
このステージが始まると通常アクセスは受け付けられなくなる。
<ステップST6>
ステップST6において、他のマスタがアクセス発行要求を行ったか否かが判定される。
ステップST6において、他のマスタがアクセス発行要求を行っていないと判定されると、次のステップST7の処理に移行する。
ステップST6において、他のマスタがアクセス発行要求を行ったと判定されると、次のステップST10の処理に移行する。
<ステップST7>
ステップST7において、テストアクセスを実施するホストがクライアント側機器へのアクセスを発行する。
<ステップST8>
ステップST8において、他のマスタがアクセス発行要求を行ったか否かが判定される。
ステップST8において、他のマスタがアクセス発行要求を行っていないと判定されると、次のステップST9の処理に移行する。
ステップST8において、他のマスタがアクセス発行要求を行ったと判定されると、次のステップST10の処理に移行する。
<ステップST9>
ステップST9において、テストアクセスが規定回数、たとえばn回終了したか否かの判定が行われる。
発行回数はテスト内容により異なる。
ステップST9において、テストアクセスが規定回数終了していないと判定されると、ステップST7の処理から繰り返す。
ステップST9において、テストアクセスが規定回数終了したと判定されると、次のステップST10の処理に移行する。
<ステップST10>
ステップST10において、設定値レジスタへ通常時設定値を復帰させる。たとえばm個のレジスタにアクセス(リードライト)して、退避した通常時設定値を設定値レジスタへ書き戻す。
以上のステップST1〜ST10の一連の動作を完全に終了して初めて、インタフェース動作時テストが完了する。
以上の処理において、テスト動作中に通常アクセス可能な状態へインタフェースを強制的に戻す場合、ステップST5〜ST9の処理を途中で終了させることで対応が可能ではあるが、その場合必ずステップST10の動作を行わなくてはならない。
一度強制的に通常アクセス可能な状態へインタフェースを戻してしまうと、インタフェース動作時テストを再度実行する場合には上記ステップST1〜ST10の一連動作を新しく完了させねばならない。
このようにインタフェース動作時テストを中断した場合、復帰の動作を必ず実施しなくてはならない。そのため、中断後すぐに通常動作へ戻ることは不可能である。
また、一度中断したテストをそのステージから再度実行することはできず、新たに始めから実行しなおさなくてはならない。そのため、中断するまでに行った一連の動作は全て無駄となってしまう。
このように、テストアクセスを実行する際に以上の動作が必須となり、この際に多くのサイクルが発生してしまう。
そのため、通常動作アイドル時に動作時テストを行う際、十分なアイドル期間が確保できずにテストを完了させられない、テストを完了させるために通常動作にウェイトがかかるなどの不利益があった。
本発明は、インタフェース動作時テストにおけるオーバヘッドサイクルを削減でき、テストの実施を容易とすることが可能なインタフェース回路および通信システムを提供することにある。
本発明の第1の観点のインタフェース回路は、アクセスを受け付ける1組以上の第1の入出力端子群と、アクセス対象機器へのアクセスを発行しうる1組以上の第2の入出力端子群と、設定値に応じて上記アクセス対象機器へのアクセス特性を制御可能な各種設定回路と、上記各種設定回路に与える全設定値を格納する第1の設定値レジスタと、上記各種設定回路に与える一部または全部の設定値を格納する上記第1の設定値レジスタとは別の第2の設定値レジスタと、上記各種設定回路へ与える設定値を上記第1の設定値レジスタまたは上記第2の設定値レジスタから選択可能な設定値レジスタ選択器とを有する。
好適には、上記設定値レジスタ選択器は、上記アクセスが通常アクセスとテストアクセスの間で一方から他方へ切り替わる際、選択先をホストが発行するコマンドにより切り替えることで各種設定回路が参照する設定値レジスタを変更する。
好適には、アクセスする際、アクセスが持つ情報によりアクセス内容を通常アクセスかテストアクセスかを判定するアクセス判定回路を有し、上記設定値レジスタ選択器は、上記アクセス判定回路の判定結果から選択先を切り替えることで、アクセス毎に上記各種設定回路が参照する設定値レジスタを変更する。
好適には、上記アクセス判定回路は、通常アクセスとテストアクセスの区別を、アクセスを発行したホストにより行う場合、アクセス情報が持つホストIDにより通常アクセスかテストアクセスかを判定する。
好適には、上記アクセス判定回路は、通常アクセスとテストアクセスの区別を、アクセス毎に行う場合、アクセス情報が持つアクセスIDにより通常アクセスかテストアクセスかを判定する。
好適には、上記アクセス判定回路は、通常アクセスとテストアクセスの区別を、アクセス先の機器アドレスにより行う場合、アドレスがテストアクセス範囲内にあるかにより通常アクセスかテストアクセスかを判定する。
好適には、上記アクセス判定回路は、通常アクセスとテストアクセスの区別を、アクセスを発行したホストにより行う場合、アクセス情報が持つホストIDにより通常アクセスかテストアクセスかを判定する第1の判定処理と、通常アクセスとテストアクセスの区別を、アクセス毎に行う場合、アクセス情報が持つアクセスIDにより通常アクセスかテストアクセスかを判定する第2の判定処理と、通常アクセスとテストアクセスの区別を、アクセス先の機器アドレスにより行う場合、アドレスがテストアクセス範囲内にあるかにより通常アクセスかテストアクセスかを判定する第3の判定処理と、のうち少なくとも二つの判定処理に基づいて通常アクセスかテストアクセスかを判定する。
好適には、上記アクセス判定回路は、格納値を変更可能なレジスタを有し、当該レジスタに格納された値の組み合わせを基にアクセス内容が通常アクセスかテストアクセスかを判定し、上記設定値レジスタ選択器は、上記アクセス判定回路の判定結果から選択先を切り替えることで、アクセス毎に上記各種設定回路が参照する設定値レジスタを変更する。
好適には、アクセスする際、アクセスが経由した入出力端子の組により通常アクセスかテストアクセスかを判定するアクセス判定回路を有し、上記設定値レジスタ選択器は、上記アクセス判定回路の判定結果から自動的に選択先を切り替えることで、アクセスが経由した入出力端子の組毎に各種設定回路が参照する設定値レジスタを変更する。
好適には、上記アクセス判別回路は、格納値を変更可能なレジスタを有し、当該レジスタに格納された値の組み合わせを基にアクセスが経由した入出力端子の組により通常アクセスかテストアクセスかを判定し、上記設定値レジスタ選択器は、上記アクセス判定回路の判定結果を基に選択先を切り替えることで、アクセスが経由した入出力端子の組毎に各種設定回路が参照する設定値レジスタを変更する。
本発明の第2の観点の通信システムは、アクセス対象機器と、上記アクセス対象機器へのアクセスを制御するインタフェース回路と、上記インタフェース回路を経由した上記アクセス対象機器への通常アクセスまたはテストアクセスを発行することが可能で、上記インタフェース回路を経由して上記アクセス対象機器へのアクセスを行うホストと、を有し、上記インタフェース回路は、上記ホストからのアクセスを受け付ける1組以上の第1の入出力端子群と、上記アクセス対象機器へのアクセスを発行しうる1組以上の第2の入出力端子群と、設定値に応じて上記アクセス対象機器へのアクセス特性を制御可能な各種設定回路と、上記各種設定回路に与える全設定値を格納する第1の設定値レジスタと、上記各種設定回路に与える一部または全部の設定値を格納する上記第1の設定値レジスタとは別の第2の設定値レジスタと、上記各種設定回路へ与える設定値を上記第1の設定値レジスタまたは上記第2の設定値レジスタから選択可能な設定値レジスタ選択器と、を含む。
本発明によれば、設定値レジスタ選択器において、各種設定回路へ与える設定値を第1の設定値レジスタまたは第2の設定値レジスタから受け取るかが選択される。
たとえば、設定値レジスタ選択器においては、アクセスが通常アクセスとテストアクセスの間で一方から他方へ切り替わる際、選択先がホストが発行するコマンドにより切り替えられる。これにより、各種設定回路が参照する設定値レジスタが変更される。
あるいは、アクセス判定回路において、アクセスする際、アクセスが持つ情報によりアクセス内容を通常アクセスかテストアクセスかが判定される。そして、設定値レジスタ選択器では、アクセス判定回路の判定結果から選択先が切り替えられ、これにより、アクセス毎に上記各種設定回路が参照する設定値レジスタが変更される。
本発明によれば、インタフェース動作時テストにおけるオーバヘッドサイクルを削減でき、テンスの実施が容易となる利点がある。
以下、本発明の実施形態を添付図面に関連付けて説明する。
<第1実施形態>
図2は、本発明の第1の実施形態に係る通信システムの構成を示す図である。
本通信システム10は、ホスト群11、クライアント側のアクセス対象機器(以下、クライアント機器という)12、およびインタフェース回路13を有する。
ホスト群11は、複数のホスト11−0,11−1、・・・を含み、各ホストはインタフェース回路13を経由したクライアント機器12への通常アクセスまたはテストアクセスを発行することが可能で、インタフェース回路13を経由してクライアント機器12へのアクセスを行う。
ホスト11−0等が発行するアクセスは基本的にアドレスとデータで構成される。また、その他情報であるホストIDやアクセス種類等が付加される。
インタフェース回路13は、クライアント機器12へのアクセスを制御する機能を有する。
このインタフェース回路13は、第1の入出力端子群としてのホスト側入出力端子群131、第2の入出力端子群としてのクライアント側入出力端子群132、各種設定回路133、第1の設定値レジスタ(A)134、第2の設定値レジスタ(B)135、および設定値レジスタ選択器136を有している。
ホスト側入出力端子群131は、ホストからのアクセスを受け付ける1組以上のホスト側入出力端子を含む。
ホスト側入出力端子群131は、通常アクセスの他にテストアクセスを受け付ける。
クライアント側入出力端子群132は、クライアント機器12へのアクセスを発行しうる1組以上のホスト側入出力端子を含む。
各種設定回路133は、設定される設定値に応じて、ホスト側入出力端子群131を経由したホストからのクライアント機器12へのアクセス特性を制御する。
各種設定回路133は、設定値レジスタ選択器136で選択された第1の設定値レジスタ134または第2の設定値レジスタ135の設定値が設定される。
第1の設定値レジスタ134は、各種設定回路133に与える全設定値を保持する。
第2の設定値レジスタ135は、各種設定回路133に与える一部もしくは全部を格納され保持する。
設定値レジスタ選択器136は、各種設定回路133に対する設定値を第1の設定値レジスタ134が保持する設定値と第2の設定値レジスタ135が保持する設定値のいずれを参照するかを選択し、選択した設定値を各種設定回路133に供給する。
本第1の実施形態の設定値レジスタ選択器136は、ホストからのアクセスが通常アクセスとテストアクセスの間で一方から他方へ切り替わる際、ホストが発行するコマンドにより切り替えることで各種設定回路133が参照する設定値レジスタを変更する機能を有する。
このような構成を有する通信システム10において、ホスト11−0等はインタフェース回路13を経由してクライアント機器12へのアクセスを行う。
ホストがインタフェース回路13を経由してクライアント機器12へ通常アクセスを行う場合、インタフェース回路13内の各種設定回路133へは設定値レジスタ選択器136が第1の設定値レジスタ135内の設定値を与える。
ホストがインタフェース回路13を経由してクライアント機器12へテストアクセスを行う場合、インタフェース回路13内の各種設定回路133へは設定値レジスタ選択器136が第2の設定値レジスタ内の設定値を与える。
第2の設定値レジスタ136がインタフェース回路13内の各種設定回路133に与える一部の設定値のみを格納している場合、残りとして第1の設定値レジスタ135内の設定値を与える。
通信システム10において、ホストからのアクセスが通常アクセスとテストアクセスの間で一方から他方へ切り替わる際、設定値レジスタ選択器136の選択先をホストが発行するコマンドにより切り替える。これにより、各種設定回路133が参照する設定値レジスタが変更される。
次に、本実施形態に係る通信システムにおけるインタフェース動作時テストの具体的処理について、図3に関連付けて説明する。
図3は、本実施形態に係る通信システムにおけるインタフェース動作時テストの具体的処理について説明するためのフローチャートである。
<ステップST11>
ステップST11において、テストアクセスを発行するマスタが他マスタのアクセス発行を停止する。
この場合、テストアクセスを発行するマスタが他の全マスタに対しアクセス発行停止を要求する。
<ステップST12>
ステップST12において、アクセス発行停止の要求を受けた他の全マスタがアクセス発行を停止したか否かが判定される。
ステップST12において、他の全マスタがアクセス発行を停止したと判定されると、次のステップST13の処理に移行する。
<ステップST13>
ステップST13において、テスト時における設定値の設定を行う。たとえばm個以下のレジスタにアクセス(ライト)して、第2の設定値レジスタ135へ設定値を書き込む。
この動作は通常動作に影響を与えないものである。
<ステップST14>
ステップST14において、設定値レジスタ選択器136を第2の設定値レジスタ135を選択するように設定する。この場合、1個のレジスタへのライト処理が行われる。
これにより、設定値レジスタ選択器136の選択先が第1の設定値レジスタ134から第2の設定値レジスタ135へ切り替えられる。
本実施形態においては、ホストからのコマンドにより切り替える場合、1個のレジスタを書き換えることとなる。
<ステップST15>
ステップST15において、他のマスタがアクセス発行要求を行ったか否かが判定される。
ステップST15において、他のマスタがアクセス発行要求を行っていないと判定されると、次のステップST16の処理に移行する。
ステップST15において、他のマスタがアクセス発行要求を行ったと判定されると、次のステップST19の処理に移行する。
<ステップST16>
ステップST16において、テストアクセスを実施するホストがクライアント側機器へのアクセスを発行する。
<ステップST17>
ステップST17において、他のマスタがアクセス発行要求を行ったか否かが判定される。
ステップST17において、他のマスタがアクセス発行要求を行っていないと判定されると、次のステップST18の処理に移行する。
ステップST17において、他のマスタがアクセス発行要求を行ったと判定されると、次のステップST18の処理に移行する。
<ステップST18>
ステップST18において、テストアクセスが規定回数、たとえばn回終了したか否かの判定が行われる。
発行回数はテスト内容により異なる。
ステップST18において、テストアクセスが規定回数終了していないと判定されると、ステップST16の処理から繰り返す。
ステップST18において、テストアクセスが規定回数終了したと判定されると、次のステップST19の処理に移行する。
<ステップST19>
ステップST19において、設定値レジスタ選択器136を第1の設定値レジスタ134を選択するように設定する。この場合、1個のレジスタへのライト処理が行われる。
これにより、設定値レジスタ選択器136の選択先が第2の設定値レジスタ135から第1の設定値レジスタ134へ切り替えられる。
本実施形態においては、ホストからのコマンドにより切り替える場合、1個のレジスタを書き換えることとなる。
これらのステップST11〜ST19の一連の動作を完全に終了して初めて、インタフェース動作時テストが完了する。ただ、既存システムでは図1のステップST3の動作はリードライトである。
これに対して、本システムのステップST13ではライトのみとなっており、テスト時設定値の準備にかかる時間は半分以下となる。
テストアクセス実行中に通常アクセスが可能な状態へインタフェース回路13を強制的に戻す場合、ステップST15〜ST18の処理を途中で終了させ、ステップST19の処理を実行する必要がある。
ただし、既存システムとは異なり、ステップST19の動作は設定値レジスタ選択器136の選択先を第2の設定値レジスタ135から第1の設定値レジスタ134に切り変える動作のみであるため、復帰に必要なサイクルは大幅に削減されることとなる。
通常アクセス可能な状態へインタフェース回路13を強制的に戻し通常アクセスを行った後、再度テスト動作を実施する場合には、第2の設定値レジスタ135に設定値が既に格納されている。
このため、ステップST13のステージが不要となり、ステップST14以降のテスト動作を行うことでインタフェース動作時テストは完了する。
このようにインタフェース動作時テストを中断した場合、復帰の動作を必ず実施しなくてはならないのは既存システムと同じだが、その際のペナルティが大幅に削減される。また、一度中断したテストに関しても途中からの再実行が可能である。
第1の設定値レジスタ134と第2の設定値レジスタ135は、通常アクセス用とテストアクセス用のように明示的に役割を分ける必要はない。
たとえば、レジスタ1組が通常時設定値用に使用されている場合、残りのレジスタをテスト時設定値用に用いる方法も採用することも可能である。
<第2実施形態>
図4は、本発明の第2の実施形態に係る通信システムの構成を示す図である。
本第2の実施形態に係る通信システム10Aが上述した第1の実施形態に係る通信システム10と異なる点は、インタフェース回路13にアクセス判定回路137を設け、その判定結果によって、設定値レジスタ選択器136の選択先を切り替えることにある。
アクセス判定回路137は、ホストがクライアントにアクセスする際、アクセスが持つ情報によりアクセス内容を通常アクセスかテストアクセスかをアクセスの付加情報により判定する。そして、アクセス判定回路137の判定結果から自動的に設定値レジスタ選択器136の選択先を切り替えることで、アクセス毎に各種設定回路133が参照する設定値レジスタを変更する。
アクセス判定回路137は、通常アクセスとテストアクセスの区別を、アクセスを発行したホストによりに行う場合、アクセスが持つホストIDにより通常アクセスかテストアクセスかを判定する。
アクセス判定回路137は、通常アクセスとテストアクセスの区別を、アクセス毎に行う場合、アクセスが持つアクセスIDにより通常アクセスかテストアクセスかを判定する。
アクセス判定回路137は、通常アクセスとテストアクセスの区別を、アクセス先のクライアントアドレスにより行う場合、アドレスがテストアクセス範囲内にあるかにより通常アクセスかテストアクセスかを判定する。
アクセス判定回路137は、これらアクセスが持つ情報を複数組み合わせて、アクセス判別回路が通常アクセスかテストアクセスかを判定することも可能である。
すなわち、アクセス判定回路137は、通常アクセスとテストアクセスの区別を、アクセスを発行したホストによりに行う場合、アクセス情報が持つホストIDにより通常アクセスかテストアクセスかを判定する第1の判定処理と、通常アクセスとテストアクセスの区別を、アクセス毎に行う場合、アクセス情報が持つアクセスIDにより通常アクセスかテストアクセスかを判定する第2の判定処理と、通常アクセスとテストアクセスの区別を、アクセス先の機器アドレスにより行う場合、アドレスがテストアクセス範囲内にあるかにより通常アクセスかテストアクセスかを判定する第3の判定処理と、のうち少なくとも二つの判定処理に基づいて通常アクセスかテストアクセスかを判定する。
図4の通信システム10Aを採用することで、アクセスに付加されたアクセス発行ホスト区別ID、アクセス種類区別ID、アクセス先アドレスをアクセス判定回路137が判定する。
そして、その判定結果を用いることにより、設定値レジスタ選択器136の選択先を第1の設定値レジスタ134と第2の設定値レジスタ135の間で切り変える動作を自動で行うことが可能である。
<第3実施形態>
図5は、本発明の第3の実施形態に係る通信システムの構成を示す図である。
本第3の実施形態に係る通信システム10Bが上述した第2の実施形態に係る通信システム10Aと異なる点は、アクセス判定回路137にアクセス判定情報レジスタ138を設けたことにある。
アクセス判定情報レジスタ138は、アクセスの付加情報を参照する際、アクセス種類を判別するための情報を保持している。
このように、本第3の実施形態においては、アクセス判定回路137内に格納値を変更可能なレジスタ138を持つ。そして、そのレジスタ138に格納された値の組み合わせを基にアクセス内容が通常アクセスかテストアクセスかを判定し自動的に設定値レジスタ選択器136の選択先を切り替える。これにより、アクセス毎に各種設定回路133が参照する設定値レジスタを変更する。
図5の通信システム10Bを採用することで、アクセスに付加されたアクセス発行ホスト区別ID、アクセス種類区別ID、アクセス先アドレスをアクセス判定回路137がアクセス判定情報レジスタ138を基に判定する。
そして、その判定結果を用いることにより、設定値レジスタ選択器136の選択先を第1の設定値レジスタ134と第2の設定値レジスタ135の間で切り変える動作を自動で行うことが可能である。
以上説明したように、本実施形態によれば、インタフェース回路13は、アクセスを受け付ける1組以上の第1の入出力端子群131と、アクセス対象機器へのアクセスを発行しうる1組以上の第2の入出力端子群132とを有する。
インタフェース回路13は、設定値に応じてアクセス対象機器12へのアクセス特性を制御可能な各種設定回路133を有する。
インタフェース回路13は、各種設定回路に与える全設定値を格納する第1の設定値レジスタ134と、各種設定回路に与える一部または全部の設定値を格納する第1の設定値レジスタとは別の第2の設定値レジスタ135とを有する。
そして、インタフェース回路13は、各種設定回路133へ与える設定値を第1の設定値レジスタ134または第2の設定値レジスタ135から選択可能な設定値レジスタ選択器136を有する。
したがって、本実施形態によれば、以下の効果を得ることができる。
すなわち、インタフェース動作時テストを実行する際、インタフェース内に内蔵される各種設定回路への設定値を保持する設定値レジスタを複数セット所有し、各種設定回路の参照先を設定値レジスタ選択器により瞬時に切り替える。
これにより、既存手法での「通常時設定値の退避→テスト用設定値の設定→テストアクセス実施→通常時設定値の復帰」という一連の流れを分割して実施でき、しかも各動作がよりサイクル的に簡単なものとなる。
これにより、インタフェース動作時テストにおいて従来必要となっていたオーバヘッドサイクルを大幅に削減でき、テストの実施が容易となる。
既存通信システムにおけるインタフェース動作時テストを行う場合の全体的な処理を説明するためのフローチャートである。 本発明の第1の実施形態に係る通信システムの構成を示す図である。 本実施形態に係る通信システムにおけるインタフェース動作時テストの具体的処理について説明するためのフローチャートである。 本発明の第2の実施形態に係る通信システムの構成を示す図である。 本発明の第3の実施形態に係る通信システムの構成を示す図である。
符号の説明
10,10A,10B・・・通信システム、11・・・ホスト群、12・・・アクセス対象機器(クライアント機器)、13・・・インタフェース回路、131・・・ホスト側入出力端子群、132・・・クライアント側入出力端子群、133・・・各種設定回路、134・・・第1の設定値レジスタ(A)、135・・・第2の設定値レジスタ(B)、136・・・設定値レジスタ選択器、137・・・アクセス判定回路、138・・・アクセス判定情報レジスタ。

Claims (11)

  1. アクセスを受け付ける1組以上の第1の入出力端子群と、
    アクセス対象機器へのアクセスを発行しうる1組以上の第2の入出力端子群と、
    設定値に応じて上記アクセス対象機器へのアクセス特性を制御可能な各種設定回路と、
    上記各種設定回路に与える全設定値を格納する第1の設定値レジスタと、
    上記各種設定回路に与える一部または全部の設定値を格納する上記第1の設定値レジスタとは別の第2の設定値レジスタと、
    上記各種設定回路へ与える設定値を上記第1の設定値レジスタまたは上記第2の設定値レジスタから選択可能な設定値レジスタ選択器と
    を有するインタフェース回路。
  2. 上記設定値レジスタ選択器は、
    上記アクセスが通常アクセスとテストアクセスの間で一方から他方へ切り替わる際、選択先をホストが発行するコマンドにより切り替えることで各種設定回路が参照する設定値レジスタを変更する
    請求項1記載のインタフェース回路。
  3. アクセスする際、アクセスが持つ情報によりアクセス内容を通常アクセスかテストアクセスかを判定するアクセス判定回路を有し、
    上記設定値レジスタ選択器は、
    上記アクセス判定回路の判定結果から選択先を切り替えることで、アクセス毎に上記各種設定回路が参照する設定値レジスタを変更する
    請求項1記載のインタフェース回路。
  4. 上記アクセス判定回路は、
    通常アクセスとテストアクセスの区別を、アクセスを発行したホストによりに行う場合、アクセス情報が持つホストIDにより通常アクセスかテストアクセスかを判定する
    請求項3記載のインタフェース回路。
  5. 上記アクセス判定回路は、
    通常アクセスとテストアクセスの区別を、アクセス毎に行う場合、アクセス情報が持つアクセスIDにより通常アクセスかテストアクセスかを判定する
    請求項3記載のインタフェース回路。
  6. 上記アクセス判定回路は、
    通常アクセスとテストアクセスの区別を、アクセス先の機器アドレスにより行う場合、アドレスがテストアクセス範囲内にあるかにより通常アクセスかテストアクセスかを判定する
    請求項3記載のインタフェース回路。
  7. 上記アクセス判定回路は、
    通常アクセスとテストアクセスの区別を、アクセスを発行したホストにより行う場合、アクセス情報が持つホストIDにより通常アクセスかテストアクセスかを判定する第1の判定処理と、
    通常アクセスとテストアクセスの区別を、アクセス毎に行う場合、アクセス情報が持つアクセスIDにより通常アクセスかテストアクセスかを判定する第2の判定処理と、
    通常アクセスとテストアクセスの区別を、アクセス先の機器アドレスにより行う場合、アドレスがテストアクセス範囲内にあるかにより通常アクセスかテストアクセスかを判定する第3の判定処理と、
    のうち少なくとも二つの判定処理に基づいて通常アクセスかテストアクセスかを判定する
    請求項3記載のインタフェース回路。
  8. 上記アクセス判定回路は、
    格納値を変更可能なレジスタを有し、当該レジスタに格納された値の組み合わせを基にアクセス内容が通常アクセスかテストアクセスかを判定し
    上記設定値レジスタ選択器は、
    上記アクセス判定回路の判定結果から選択先を切り替えることで、アクセス毎に上記各種設定回路が参照する設定値レジスタを変更する
    請求項3記載のインタフェース回路。
  9. アクセスする際、アクセスが経由した入出力端子の組により通常アクセスかテストアクセスかを判定するアクセス判定回路を有し、
    上記設定値レジスタ選択器は、
    上記アクセス判定回路の判定結果から自動的に選択先を切り替えることで、アクセスが経由した入出力端子の組毎に各種設定回路が参照する設定値レジスタを変更する
    請求項1記載のインタフェース回路。
  10. 上記アクセス判別回路は、
    格納値を変更可能なレジスタを有し、当該レジスタに格納された値の組み合わせを基にアクセスが経由した入出力端子の組により通常アクセスかテストアクセスかを判定し、
    上記設定値レジスタ選択器は、
    上記アクセス判定回路の判定結果を基に選択先を切り替えることで、アクセスが経由した入出力端子の組毎に各種設定回路が参照する設定値レジスタを変更する
    請求項1記載のインタフェース回路。
  11. アクセス対象機器と、
    上記アクセス対象機器へのアクセスを制御するインタフェース回路と、
    上記インタフェース回路を経由した上記アクセス対象機器への通常アクセスまたはテストアクセスを発行することが可能で、上記インタフェース回路を経由して上記アクセス対象機器へのアクセスを行うホストと、を有し、
    上記インタフェース回路は、
    上記ホストからのアクセスを受け付ける1組以上の第1の入出力端子群と、
    上記アクセス対象機器へのアクセスを発行しうる1組以上の第2の入出力端子群と、
    設定値に応じて上記アクセス対象機器へのアクセス特性を制御可能な各種設定回路と、
    上記各種設定回路に与える全設定値を格納する第1の設定値レジスタと、
    上記各種設定回路に与える一部または全部の設定値を格納する上記第1の設定値レジスタとは別の第2の設定値レジスタと、
    上記各種設定回路へ与える設定値を上記第1の設定値レジスタまたは上記第2の設定値レジスタから選択可能な設定値レジスタ選択器と、を含む
    通信システム。
JP2008160651A 2008-06-19 2008-06-19 インタフェース回路および通信システム Pending JP2010003066A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008160651A JP2010003066A (ja) 2008-06-19 2008-06-19 インタフェース回路および通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008160651A JP2010003066A (ja) 2008-06-19 2008-06-19 インタフェース回路および通信システム

Publications (1)

Publication Number Publication Date
JP2010003066A true JP2010003066A (ja) 2010-01-07

Family

ID=41584748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008160651A Pending JP2010003066A (ja) 2008-06-19 2008-06-19 インタフェース回路および通信システム

Country Status (1)

Country Link
JP (1) JP2010003066A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145156A1 (ja) * 2010-05-21 2011-11-24 パナソニック株式会社 半導体装置、その検査方法及びその制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145156A1 (ja) * 2010-05-21 2011-11-24 パナソニック株式会社 半導体装置、その検査方法及びその制御方法

Similar Documents

Publication Publication Date Title
US7162556B2 (en) Matrix type bus connection system and power reduction method therefor
JPH0793219A (ja) 情報処理装置
US20060181942A1 (en) Switching a defective signal line with a spare signal line without shutting down the computer system
KR20060126580A (ko) 다중 버스트 프로토콜 장치 제어기
JP2012063817A (ja) 通信装置
JP3756410B2 (ja) 述語データを提供するシステム
US7447853B2 (en) Data copy device
KR20090007412A (ko) 저장 용량이 큰 멀티 미디어 카드
US20100318707A1 (en) External device access apparatus, control method thereof, and system lsi
JP2010003066A (ja) インタフェース回路および通信システム
TW200530835A (en) Combined optical storage and flash card reader using single ide or sata port and method thereof
US20060020778A1 (en) Programmable memory initialization system and method
CN115543246A (zh) 一种bmc和服务器
US20050209839A1 (en) Data processing apparatus simulation
CN113742198B (zh) 测试方法、装置、电子设备及存储介质
KR100615694B1 (ko) 복수개의 기능블럭을 제어하는 제어시스템
WO2011119151A1 (en) Communication between a computer and a data storage device
US20070038435A1 (en) Emulation method, emulator, computer-attachable device, and emulator program
JPH11184761A (ja) リードモディファイライト制御システム
JP2006107004A (ja) トレース制御回路、マイクロプロセッサ及びトレース制御方法
JP4622871B2 (ja) データ処理システム、アクセス制御方法、その装置およびそのプログラム
JP3461473B2 (ja) 主記憶装置の自己診断方式および方法
CN117116323A (zh) 对单端口sram进行读写的方法、fifo模块、芯片
JP2803270B2 (ja) Scsiホストアダプタ回路
JP4952710B2 (ja) コンピュータシステム