JP2009545282A

JP2009545282A - 一定でないおよび一定の包絡線変調のためのプログラム可能送信機アーキテクチャ

Info

Publication number: JP2009545282A
Application number: JP2009530698A
Authority: JP
Inventors: キルパトリック，ジョン; ドーソン，ジョエル; ボホルクエズ，ジョセ; ベヌーティ，ジェフ
Original assignee: Bitwave Semiconductor Inc
Current assignee: Bitwave Semiconductor Inc
Priority date: 2006-06-15
Filing date: 2007-06-15
Publication date: 2009-12-17
Also published as: CN101502010B; WO2007147130A2; TW200816736A; US20070293163A1; US7672645B2; EP2033329A2; CN101502010A; KR101235935B1; CA2655452A1; KR20090038428A; WO2007147130A3

Abstract

一定のおよび一定でない包絡線変調方式の両方に対応するよう設計され、多数の所望の周波数帯域のうちのどの帯域内の局部発振器搬送周波数も提供可能であり、したがって多くの異なる通信標準に適合可能である送信機アーキテクチャが与えられる。プログラム可能周波数合成器の一例は、複数の送信機構成要素と、周波数合成器および複数の送信機構成要素に結合されるマイクロコントローラとを含む。マイクロコントローラは、周波数合成器に周波数制御信号を与えて局部発振器搬送周波数の周波数を制御するよう適合される。さらに、マイクロコントローラはまた、送信機が一定の包絡線変調および一定でない包絡線変調方式の両方に対応し得るように、複数の送信機構成要素の少なくともいくつかにデジタル制御信号を与えて、送信機の動作モードに基づいて複数の送信機構成要素のうちの異なる構成要素をオンおよびオフにするよう適合される。

Description

背景
発明の分野
この発明はプログラム可能送信機に関し、特に、複数の種類の包絡線変調に対応するよう設計される送信機アーキテクチャに関する。

関連技術の説明
無線通信システムの送受信機アーキテクチャの一部である現在の変調技術は一般に、一定でない（可変の）または一定の包絡線変調方式のいずれかに属すると分類され得る。広く用いられている一定でない包絡線変調方式の一例は、ＧＳＭ（Groupe Special Mobile）ネットワークのデータ速度を２７０．８３３キロビット毎秒（ｋｂｐｓ）から８１２．５ｋｂｐｓに向上させる意図で導入されたＥＤＧＥ（Enhanced Data Rate for GSM Evolution）標準である。ＥＤＧＥは、３π／８の８位相シフトキー（eight-Phase Shift Key：ＰＳＫ）変調を使用する。一定でない包絡線変調方式のいくつかの他の例は、符号分割多重接続２０００（ＣＤＭＡ２ｋ）、Universal Mobil Telecommunications Systems（ＵＭＴＳ）、integrated Digital Enhanced Networks（ｉＤＥＮ）、High Speed Downlink Packet Access（ＨＳＤＰＡ）、およびさまざまな８０２．１１標準によって規定されるようなWireless Fidelity（ＷｉＦｉ）ネットワークを含む。代替肢として、通信標準の中には、ＦＳＫ（周波数シフトキーイング）、ＧＦＳＫ（ガウス周波数シフトキーイング）、ＭＳＫ（最小シフトキーイング）、およびＧＭＳＫ（ガウス最小シフトキーイング）などの方式に一般に依拠する、いわゆる一定の包絡線変調を用いるものもある。一定の包絡線変調は、一定でない包絡線変調ほど帯域幅が効率的でないが、ＧＭＳＫ変調を用いるＧＳＭ無線通信標準の一部として世界中で用いられている。これも一定の包絡線変調を用いる別の一般的な通信標準は、欧州デジタルコードレス電気通信（Digital European Cordless Telecommunications：ＤＥＣＴ）標準である。

無線通信システム内の一定の包絡線変調器は一般に、位相ロックループ（ＰＬＬ）回路に埋込まれた電圧制御発振器（ＶＣＯ）を用いて信号の周波数および／または位相変調を達成し得る。ＰＬＬは典型的に、位相周波数検出器（ＰＦＤ）、チャージポンプ、ループフィルタ、ＶＣＯ、およびプログラム可能なＮ分割分周器を含み得る。このデジタル分周器を用いて、動作のチャネルおよび周波数帯域を選択する。ＰＬＬによって生成される周波数は精密に制御され続ける必要があり、精度はＧＳＭについての０．１ｐｐｍからＤＥＣＴ適用例についての２５ｐｐｍの範囲にわたる。いわゆるシグマ−デルタ（ＳＤ）変調器を用いてＮ分割分周器を制御して、より優れた同調精度を達成し、スプリアスのない局部発振器（ＬＯ）周波数を発生させ、チャネルが切換えられる際により速い周波数ジャンプを可能にすることができる。シグマ−デルタ変調器を含むそのような周波数合成器の例は、「２点位相変調器のトリミング（TRIMMING OF A TWO POINT PHASE MODULATOR）」と題されたニルッソン（Nilsson）に対する米国特許第６，７００，４４７号に記載されており、当該特許は引用により本願に援用される。

ＰＬＬを用いる場合、変調帯域幅はＰＬＬフィルタ帯域幅によって制限される。より幅広い変調帯域幅に対応するためにループフィルタ帯域幅を大きくすると出力ノイズに悪影響を及ぼすため、この制限を克服するためのいくつかの方策が提案されてきた。たとえば、信号の高周波部分を予め歪ませて、ループフィルタの減衰を相殺し得る。代替的に、ＶＣＯ同調ポートおよびデジタル分周器回路の両方に同一信号が印加される、いわゆる２点
変調（ＴＰＭ）方策が実現され得る。

シグマ−デルタ変調器およびＮ分割分周器回路を用いて２点変調方式を使用する位相ロックループ（ＰＬＬ）周波数合成器の一例が、「２点変調を用いる位相ロックループ周波数合成器（PHASE-LOCKED LOOP FREQUENCY SYNTHESIZER WITH TWO-POINT MODULATION）」と題されたハンセン等（Hansen et al.）に対する米国特許出願２００３／０４３９５０に記載されており、当該出願は引用により本願に援用される。′９５０出願は、合成器内で、データはＰＬＬ分周器および電圧制御発振器（ＶＣＯ）の両方において変調され、これら２つの変調点における相補の周波数応答によってＰＬＬ帯域幅が、データに悪影響を与えることなく、位相検出器、分周器、およびシグマデルタ量子化誤差からの位相ノイズを減衰させるのに十分狭くなり得ることを開示している。さまざまな基準周波数で動作され得るＰＬＬを含む２点変調器の別の例は、「送信構成および受信構成における２点変調器構成およびその使用（TWO-POINT MODULATOR ARRANGEMENT AND USE THEREOF IN A TRANSMISSION ARRANGEMENT AND IN A RECEPTION ARRANGEMENT）」と題されたハメス（Hammes）に対する米国特許出願２００５／０４１７５５に記載されており、当該出願は引用により本願に援用される。これも引用により本願に援用される、「２点変調を用いる送受信機のためのトリミング方法（TRIMMING METHOD FOR A TRANSCEIVER USING TWO-POINT MODULATION）」と題されたハンメス等（Hammes et al.）に対する米国特許第６，７７４，７３８号には、２点変調方式で動作するＰＬＬ回路を有する送受信機の別の例が記載されており、アナログ変調信号の振幅は、規定されたデジタル変調信号の変調シフトに基づいて選択される。第′７３８号特許は、アナログ変調信号の予め定められた一連のデータが印加され、アナログ変調信号の変調シフトが求められ、アナログ変調信号の振幅が、デジタル変調信号の変調シフトとアナログ変調信号の求められた変調シフトとの差と一致するよう修正されることを開示している。

上述のように、多くの通信標準は、一定の包絡線変調ではなく、一定でない包絡線変調を必要とする。多くの実現例において、一定でない包絡線変調方式は、送受信機の周波数合成器を用いて局部発振器信号を発生させ得、これは直交ミキサおよびＲＦ（無線周波数）増幅器に印加され得る。一定でない包絡線変調については、直接直交変調器回路が使用され得る。しかし、これらの回路にはいくつかの欠点があり得る。たとえば、周知の単純な直接変調送信機では、アナログ信号から無線周波数信号への変換は１つまたは複数の段でなされ、電力増幅器とＶＣＯとの間の絶縁を確保するために特別対処しなければならず（すなわち、段階同士の結合を最小化することによって）、そうしなければ、クロストークおよびＶＣＯ「プル（pulling）」によって信号歪みが生じ得る。

２段階送信機の例は、「無線機における複数段階変調アーキテクチャおよび方法（MULTISTAGE MODULATION ARCHITECTURE AND METHOD IN A RADIO）」と題されたチョミンスキー等（Chominski et al.）に対する米国特許第６，９１５，１１７号に記載されており、当該特許は引用により本願に援用される。第′１１７号特許は、アナログ信号を変調および混合して無線周波数出力を生成し、別個の混合周波数信号が各段階に与えられる送信機を開示している。単一の周波数合成器が用いられ、第１および第２の分周器回路は各々が周波数合成器の出力を受け、それぞれ第１および第２段階に混合信号を送り出す。

発明の要約
この発明の局面および実施例は、一定のおよび一定でない包絡線変調方式の両方に対応するよう設計される送信機アーキテクチャに関する。本明細書中で説明される周波数合成器および送信機アーキテクチャのさまざまな実施例は、多数の所望の周波数帯域のうちの
どの帯域内の局部発振器搬送周波数も提供可能であり得、したがって多くの異なる通信標準に適合可能である。特に、１つの実施例によると、複数の電圧制御発振器（ＶＣＯ）を組込み得、異なるＶＣＯの切換え、および異なる動作周波数帯域の切換えを達成するための各ＶＣＯ選択内の共振回路のコース同調、および各々の選択された周波数帯域内の微調整を可能にし得る、柔軟性のある周波数合成器設計が与えられ得る。構成要素のデジタル制御、特にデジタル切換えオンおよびオフ、ならびに異なる動作モードおよび周波数について送信機内の構成要素ブロックを再利用することにより、容易に製作可能だが用途の広い、小型で電力効率のよい送信機が与えられ得る。

１つの実施例によると、プログラム可能送信機は、局部発振器搬送周波数を発生させるよう適合されるプログラム可能周波数合成器と、複数の送信機構成要素と、周波数合成器および複数の送信機構成要素に結合されるマイクロコントローラとを備え得る。マイクロコントローラは、周波数合成器に周波数制御信号を与えて局部発振器搬送周波数の周波数を制御するよう適合され得る。マイクロコントローラはさらに、送信機が一定の包絡線変調方式および一定でない包絡線変調方式の両方に対応し得るように、複数の送信機構成要素の少なくともいくつかにデジタル制御信号を与えて、送信機の動作モードに基づいて複数の送信機構成要素のうちの異なる構成要素をオンおよびオフにするよう適合され得る。１つの実施例では、プログラム可能送信機はさらに、送信されるべきデジタルデータを受けるよう適合されるデジタルベースバンドインターフェイスを備え得る。一例では、複数の送信機構成要素は、デジタルベースバンドインターフェイスに結合され、デジタルデータを受けてデジタルデータをＩおよびＱアナログデータ信号に変換するよう適合される、デジタル−アナログ変換器と、デジタル−アナログ変換器に結合され、アナログベースバンドブロックからＩおよびＱアナログデータ信号を受けるよう適合され、さらに周波数合成器に結合され、周波数合成器から局部発振器搬送周波数を受けるよう構成される、直交ミキサとを含み得、直交ミキサは、局部発振器搬送周波数とＩおよびＱアナログデータ信号とを組合せて送信からの無線周波数データ信号を与えるよう構成される。プログラム可能送信機は、たとえば、一定でない包絡線変調方式のための直接ＩＱ変調を実現するよう構成され得る。別の例では、プログラム可能送信機はさらに、周波数合成器とデジタルベースバンドインターフェイスとの間に結合されるパルス整形フィルタを備え得る。マイクロコントローラは、パルス整形フィルタにデジタル制御信号を与えてパルス整形フィルタをオフにするよう構成され得る。別の例では、周波数合成器はさらに、Ｎ分割分周器および電圧制御発振器を含む位相ロックループを備え得、周波数合成器は、パルス整形フィルタを介してデジタルベースバンドインターフェイスからデジタルデータを受けるよう構成される。周波数合成器は、たとえば、一定の包絡線変調方式のための位相ロックループ変調を実現するよう構成され得る。この例では、マイクロコントローラは、デジタル制御信号を与えてデジタル−アナログ変換器および直交ミキサをオフにするよう構成され得る。

別の例によると、プログラム可能送信機はさらに、電圧制御発振器の電圧応答を監視するよう適合される電圧制御発振器監視ループを備え得、電圧制御発振器監視ループは、可変利得増幅器、アナログ−デジタル変換器、およびデジタルコントローラを含む。電圧制御発振器の第１の入力ポートは、位相ロックループから電圧信号を受け、かつ出力デジタル監視信号を与えるアナログ−デジタル変換器に結合され得る。可変利得増幅器の入力とパルス整形フィルタの出力との間に第２のデジタル−アナログ変換器が結合され得、第２のデジタル−アナログ変換器は、パルス整形フィルタからデジタルデータを受け、かつ可変利得増幅器にアナログ入力信号を与えるよう適合される。また、デジタルコントローラは、アナログ−デジタル変換器から出力デジタル監視信号を受け、かつ可変利得増幅器に利得制御信号を与えるよう構成され得る。さらに、可変利得増幅器の出力信号が、電圧制御発信器の第２の入力ポートに与えられ得、デジタルコントローラは、利得制御信号を調整して、可変利得増幅器からの出力信号と、電圧制御発振器の第２の入力ポートに与えられる位相ロックループからの電圧信号との間の電圧変動を減少させるよう構成され得る。
一例では、周波数合成器は、位相ロックフィードバックループ内でＮ分割プログラム可能分周器に接続される電圧制御発振器を備え得る。電圧制御発振器は、切換可能キャパシタバンクと並列接続される誘導素子および少なくとも１つの可変キャパシタを含む共振回路を備え得る。一例では、切換可能キャパシタバンクは、複数のスイッチを介してともに結合される複数の固定値キャパシタを備え得、複数のスイッチは、マイクロコントローラによって作動されて複数の固定値キャパシタのうちの選択されたキャパシタのスイッチを入れたり消したりして、周波数合成器の動作周波数帯域を選択する。別の例では、マイクロコントローラはさらに、可変キャパシタの容量値を制御して、選択された動作周波数帯域内で局部発振器搬送周波数の周波数を微調整するよう構成され得る。別の例では、誘導素子は少なくとも１つの結合配線を含み得る。

別の実施例は、周波数合成器であって、複数の電圧制御発振器と、入力がスイッチの第１の端子に結合され、出力が多重化装置に結合されるフィルタと、入力がスイッチの第１の端子に結合され、出力が多重化装置に結合される第１の分周器と、入力がスイッチの第１の端子に結合され、出力が多重化装置に結合される第２の分周器とを備える周波数合成器に関する。スイッチは、複数の電圧制御発振器のうちの１つの出力を選択し、選択された電圧制御発振器の出力をスイッチの第１の端子に結合するよう動作可能であり得、多重化装置は、選択された電圧制御発振器の出力によって与えられる局部発振器搬送波信号を与えるよう構成され得る。一例では、周波数合成器はさらに、フィードバックループ内で、スイッチの第１の端子と複数の電圧制御発振器の各々の入力ポートとの間に結合されるプログラム可能なＮ分割分周器を備え得る。

本発明の実施例に係る送受信機の例のブロック図である。本発明の実施例に従った、Ｎ分割合成器、直交ミキサ、アナログＩ／Ｑアナログベースバンド、ＲＦ利得ブロック、デジタル信号処理ブロックおよび切換え構造を含む、共用の送信機アーキテクチャの一例のブロック図である。本発明の１つの実施例に従った、一定包絡線変調のための直接変換モードで動作可能であるよう適合された送信機アーキテクチャのブロック図である。本発明の別の実施例に従った、位相ロックループモードで動作するよう適合された送信機アーキテクチャの１つの実施例のブロック図である。本発明の局面に従った、２点変調（ＴＰＭ）モードで動作するよう適合された送信機アーキテクチャの１つの実施例のブロック図である。本発明の実施例に係る電圧制御発振器実現の一例を示す図である。本発明の別の実施例に係る周波数合成器実現の一例を示すブロック図である。

添付の図面は、同じ縮尺で描くよう意図されていない。図面では、さまざまな図で示される各同一のまたはほぼ同一の構成要素は同様の番号で表わされる。明確にするため、すべての構成要素がすべての図面で標識付けされているとは限らない。

詳細な説明
本発明の局面および実施例は、一定のおよび一定でない包絡線変調の両方を可能にするプログラム可能送受信機アーキテクチャに関する。一定のおよび一定でない包絡線変調回路の回路実現例には従来より、各変調方式についての別個の周波数合成器または位相ロックループ（ＰＬＬ）を含む、２つの別個の明確に異なる実現方策が必要である。この結果、多くの先行技術の送受信機は１種類の包絡線変調しかサポートできないか（すなわち、一定のまたは一定でないのいずれかであるが、両方ではない）、異なる変調方式に対応するために複数のチップセット（たとえば複数の周波数合成器または位相ロックループ回路
）を必要とする。たとえば、米国特許第６，７４７，９８７号（引用により本願に援用される）には、一定のおよび一定でない包絡線変調の両方をサポートするが、直交変調器の前にオフセット周波数を発生させるための第２のＰＬＬを必要とするマルチプロトコルの、マルチバンド送信機アーキテクチャが記載されている。また、そのような先行技術の周波数合成器実現例は、多数の構成要素を必要とするので、チップ面積が大きくなり得る。チップ面積が大きくなると製造コストが増大するため、および現在の傾向はより小型の装置へと向かっているため、これは好ましくない。さらに、上述のように、ＰＬＬフィルタ帯域幅を拡大する試みには困難が伴い、したがって先行技術の設計では、変調方式の帯域幅は、大部分が単一の通信標準（たとえばＧＳＭ，ＥＤＧＥ，ｃｄｍａ２Ｋなど）に制限されている。

携帯無線装置が急速に普及しているため、一定の包絡線（たとえばＧＳＭおよびＤＥＣＴなどの標準で用いられる）と一定でない（たとえばｃｄｍａ２ｋ，ＵＭＴＳ，ＥＤＧＥ，ｉＤＥＮ，ＨＳＤＰＡ，ＷｉＦｉ）包絡線変調方式とのプログラム可能な切換えによって広帯域のマルチモード動作を可能にする、プログラム可能な単一の周波数合成器アーキテクチャを有する単一のマルチモード対応送受信機システムに対する関心が集まっている。本発明の１つの実施例によると、一定でない包絡線方式のための直接ＩＱ変調、および一定の包絡線方式のためのＰＬＬベースの２点変調または前歪み（pre-distortion）の両方を可能にするプログラム可能送信機アーキテクチャが開示される。一例では、プログラム可能アーキテクチャは、構成要素ブロックの切換え、またはオンおよび／もしくはオフを可能にするデジタル制御部を有する単一のＮ分割合成器を用いて、一定の包絡線または一定でない包絡線変調のいずれかに対応する。このように、共通の構成要素ブロックをどちらの変調方式にも用いることができ、使われていないブロックをオフにして節電することができる。

この発明の適用例は、以下の説明に記載されるか、または図面に示される構造の詳細および構成要素の配置に限定されないことを認識すべきである。本発明は他の実施例も可能であり、さまざまな方法で実践または実行可能であり、また本発明は、請求項において具体的に記載されない限り提示される例に限定されない。また、本明細書中で用いられる語句および用語は説明のためであり、限定するものと見なされるべきではないことを認識すべきである。「含む」、「備える」、「有する」、「含有する」、または「付随する」、および本明細書中のそれらの変形例は、その後に列挙される項目およびその均等物および付加的な項目を包含することを意味する。

図１を参照して、本発明のさまざまな実施例に係る送信機が用いられ得る無線送受信機の例のブロック図が示される。この受信機は図１に示されていない他の構成要素を含み得ること、および図１に示される構成は例示的なものに過ぎず限定することや実際の送受信機ＩＣレイアウトを表わすことも意図されていないことを認識すべきである。図示される例では、送受信機１００は、無線周波数（ＲＦ）信号を送受信するためのアンテナ１０６に各々が結合される送信機１０２および受信機１０４を含む。送信機は、以下に述べられるように、ＲＦ利得ブロック１０８、周波数合成器１１０および他の送信機構成要素１１２を備え得る。受信機は、入来ＲＦ信号を増幅するための低ノイズ増幅器１１４、入来ＲＦ信号を処理するためのさまざまな受信機構成要素１１６、およびアナログ−デジタル変換器１１８を備え得る。送信機１０２および受信機１０４は両方とも、デジタルプログラミングバス１２２を介してマイクロコントローラ１２０に接続され得る。マイクロコントローラは、以下に述べられるように、送信機および／または受信機のさまざまな構成要素に制御信号を与え得る。デジタルベースバンドインターフェイス１２４は、送信されるべきデジタルデータを受けるため、および受信機によって入来ＲＦ信号から復号された出力デジタルデータを与えるために設けられ得る。

１つの実施例によると、図１に示されるような送受信機は、複数の無線周波数帯域および標準にプログラム可能および構成可能であり、かつ多くの異なるネットワークサービスプロバイダまたは標準に接続可能な、デジタル入力部および出力部を有する完全に統合された無線送受信機であり得る。無線通信は急速に拡大し続けており、世界中で使用されているセル方式、ワイドエリアネットワーク、ローカルエリアネットワーク、公安および軍事通信のための複数の周波数帯域および通信標準／プロトコルがある。異なるプロトコルおよび標準がこのように豊富にあるため、ユビキタス通信はよく言っても「難しい」というところであり、したがって、これらの異なる標準のいくつかにわたって動作可能であり得るプログラム可能送受信機に対する関心が集まっている。したがって、一例では、本明細書中で説明される送信機の実施例は、そのようなプログラム可能送受信機内で用いられ得る。しかし、以下に説明される送信機の実施例は、無線送受信機内で用いられる必要はないことを認識すべきである。以下の説明では、送信機のいくつかの機能を説明するためにマルチ標準無線送受信機内での送信機の使用に言及し得るが、これは送信機の実施例についての１つの適用例に過ぎない。本発明に係る送信機のさまざまな実施例は、単一の標準無線送受信機、マルチ標準無線送受信機、独立型（stand-alone）送受信機、無線通信以外の適用例に用いられる送信機および／または送受信機などを含む多くの異なる適用例において用いられ得るが、これらに限定されない。

図２を参照して、本発明の局面に係る、図１の送信機１０２の代わりに用いられ得るプログラム可能な共用の一定の包絡線および一定でない包絡線送信機アーキテクチャの１つの実施例のブロック図が示される。回路１２６は、示されるように、フィードバックループに接続される１つ以上の電圧制御発振器（ＶＣＯ）１２８、プログラム可能分周器１３０、および位相検出器１３２を含み得るＮ分割周波数合成器１１０を備える。無線ハンドセット送信機では、周波数合成器（ＦＳ）の典型的な適用例は、ミキサに局部発振器信号（ＬＯ）を与えることであり、これは次に、変調データ信号を、アンテナでの送信に好適なより高い無線周波数（ＲＦ）信号にアップコンバートする（up-convert）ために用いられる。周波数合成器１０２はさらに、プログラム可能分周器１３０に結合されるシグマ−デルタ（ΣΔ）変調器１３４、および出力分周器１３６を含み得る。シグマ−デルタ変調器は、当業者にとって公知のように、送信されるべきデジタルデータで周波数合成器の出力においてＶＣＯを変調するために用いられ得る。周波数合成器１１０の動作が以下にさらに説明される。

１つの実施例では、送信機アーキテクチャはまた、たとえば、ＶＣＯ１２８、プログラム可能分周器１３０、および他の構成要素などのいくつかの送信機構成要素に制御信号を与え得るマイクロコントローラ１２０も含み得る。送信機が、図１を参照して説明されたようなプログラム可能送受信機内で用いられる場合、マイクロコントローラ１２０は、送受信機構成要素に制御信号を与える共用のマイクロコントローラであり得る。しかし、他の例では、送信機が無線送受信機内で用いられていようといなかろうと、送信機内のマイクロコントローラ１２０は専用の送信機マイクロコントローラであり得ることを認識すべきである。マイクロコントローラはまた、以下にさらに述べられるように、送信機が所与のモードで動作しているときに使用されない構成要素をオフにするためのデジタル制御信号も与え得る。スイッチ１３８は、以下に説明されるように、周波数合成器からの出力信号をいくつかの異なる構成要素間で切換えるために用いられ得る。送信機はさらに、ライン１４０上のベースバンドデータを受け得るデジタルベースバンドインターフェイス１２４を含み得る。送信機はまた、たとえばガウス最小シフトキーイング（ＧＭＳＫ）フィルタであり得るパルス整形フィルタ１４２、デジタル−アナログ変換器ブロック１４４、直交ミキサ１４６、およびＲＦ利得ブロック１０８も含み得る。ＲＦ利得ブロックは、送信前の信号を増幅するための可変利得増幅器１４８、および出力ポート／帯域選択スイッチ１５０を備え得る。また、いくつかの実施例では、送信機は、直交ミキサ１４６に印加される前のベースバンドデータを処理し得るデジタル処理ブロック１５２を含み得る。以下
に述べられるように、これらの構成要素の中には、送信機の２つ以上の動作モードの間で共用され得るものもあるし、送信機の１つ以上の動作モードに専用であり得るものもある。

図２に示される送信機アーキテクチャは３つのモード、すなわち、一定でない包絡線変調のための直接変換モード、一定の包絡線変調のための位相ロックループ（ＰＬＬ）モード、および一定の包絡線変調のための２点変調（ＴＰＭ）モードのいずれにおいても動作され得る。一定でない包絡線（たとえば直接ＩＱ）変調については、以下に述べられるように、周波数合成器は直交ミキサへの局部発振器信号を生じ得る。一定の包絡線の場合は、ＰＬＬモード構成または２点変調を通じてＶＣＯ変調が行われ得、使用されない直交ミキサおよびベースバンド区分はデジタル方式でオフされて節電することができる。１つの実施例によると、そのようなプログラム可能アーキテクチャが使用するＰＬＬは、一定の包絡線および一定でない包絡線変調の両方に対応するために複数のＰＬＬを必要とする先行技術の設計とは異なり、１つで済むことがある。さらに、１つの実施例では、そのようなプログラム可能送信機は、一定でない包絡線の場合のためのオフセット変調が不要であり得る。

１つの実施例によると、送信機は、一定でない包絡線変調を達成するための直接変換モードで動作可能である。図３を参照して、図１の送信機アーキテクチャが図示されており、直接変換モードで使用されない構成要素は仮想線で示されている。このモードでは、ベースバンドデジタルデータストリームがライン１４０上でデジタルベースバンドインターフェイス１２４に入り得、そこで同相（Ｉ）および直交（Ｑ）変調デジタルデータに変換され得る。いくつかの実施例では、送信機アーキテクチャ１２６は、パルス整形フィルタ、デジタルアップサンプラ、信号符号化器および任意のデジタルアップコンバージョンブロックを含み得るデジタル処理ブロック１５２を備え得る。デジタル処理ブロックはＩおよびＱ変調データを処理し得、これはその後、デジタル−アナログ変換器ブロック１４４内でアナログデータに変換される。また、いくつかの実施例では、ベースバンドデータのＩおよびＱ変調デジタルデータへの変換は、デジタル処理ブロック内で起こり得る。ベースバンドインターフェイスからの変調デジタルデータは、直接的に、またはデジタル処理ブロック１５２を介してのいずれかで、デジタル−アナログ変換器ブロック１４４に搬送され得る。

一例では、デジタル−アナログ変換器（ＤＡＣ）ブロック１４４は、デジタル−アナログ変換器１５４、再構成フィルタ１５６、およびベースバンド増幅器１５８を備え得る。ＤＡＣブロック１４４内では、デジタルデータストリームは可変速度Ｉ／Ｑデジタル−アナログ（ＤＡＣ）変換器１５４に給送され得、これは、再構成フィルタ１５６およびベースバンド可変利得増幅器（ＶＧＡ）１５８とともにアナログＩおよびＱデータ信号を与え得、これらはそれぞれライン１６０ａおよび１６０ｂを介して直交ミキサ１４６に供給される。直交ミキサ１４６は、ミキサ素子１６２および９０度位相シフタ１６４を備え得る。アナログＩおよびＱ信号を送信用の無線周波数（ＲＦ）にアップコンバージョンするため、直交ミキサ１４６は、周波数合成器１１０からライン１６６上の周波数Ｆ_LOの局部発振器（ＬＯ）信号を受け得る。ＬＯ信号はＩおよびＱ信号と混合されてＲＦ信号を与え得、これは次にＲＦ利得ブロック１０８内で増幅されて送信され得る。

１つの実施例によると、ＬＯ周波数Ｆ_LOは、ライン１６８上で周波数合成器１１０に供給され得る基準周波数（Ｆ_ref）から導き出され得る。Ｆ_LOの数値は、マイクロコントローラ１２０によって決定され得る。１つの実施例では、マイクロコントローラ１２０はまた、無線標準（たとえばＣＤＭＡ）の特定のチャネルに対応するプログラム可能なデジタルワードも発し得る。デジタルワードは、ライン１７０上でシグマ−デルタ変調器１３４に印加され得る。供給された基準周波数およびチャネル選択信号を用いて、周波数合成器
は、好適な局部発振器搬送周波数を発生させ得る。プログラム可能分周器１３０はシグマ−デルタ変調器から、マイクロコントローラからシグマ−デルタ変調器に与えられたチャネル選択情報を含む信号を受け得る。プログラム可能分周器からの出力信号は、プログラム可能分周器、位相検出器１３２（基準周波数信号も受ける）、ループフィルタ１７２およびＶＣＯ１２８を備える位相ロックフィードバックループ内に給送される。プログラム可能分周器１３０は、位相検出器１３２およびループフィルタ１７２とともに、結果的にアナログ電圧をＶＣＯ１２８に与え得、その出力はさらに出力分周器１３６を通過して、所望の周波数搬送波Ｆ_LOを発生させる。一例では、分周器１３６は、たとえば１、２または４分周比を有する固定分周器であり得る。簡潔にするため、分周器１３６は一般に本明細書中では固定分周器と呼ばれ得るが、合成器は固定分周器を使用しなくてもよく、代わりに第２のプログラム可能分周器を使用してもよいことを認識すべきである。

Ｆ_LOはこのように決定されて、スイッチ１３８を介してライン１６６上で直交ミキサ１４６に与えられ得る。アナログＩ／Ｑベースバンド信号は、直交ミキサ１４６内でＦ_LO信号と混合されて変調Ｉ／Ｑ信号を与え得、これはＲＦ利得ブロック１０８に給送され得、そこで組合され得る。１つの実施例では、変調ＩおよびＱ信号は加算器１７４内で組合され得る。しかし、加算器１７４は必須ではなく、ＩおよびＱ信号は代替的に、ＲＦ可変利得増幅器１４８への入力における配線内で組合されてもよいことを認識すべきである。さらにＲＦ利得ブロック内では、可変利得増幅器１４８が、加算器１７４からの組合せ信号を増幅して変調出力ＲＦ信号を発生させ得、これは、付加的な出力／帯域選択スイッチ１５０によって、適切な外部帯域通過フィルタまたは送受切換器に向けられ得る。

別の実施例によると、図２の送信機アーキテクチャは、一定の包絡線変調に対応するための位相ロックループ（ＰＬＬ）モードで動作可能である。このモードは、直交ミキサ１４６およびアナログベースバンド１４４ブロックの使用に依拠せず、したがってこれらのブロックは、以下に述べられるようにオフにされ得る。図４を参照して、ＰＬＬモードのための送信機アーキテクチャ（図２に示されるものと同様）の実施例が図示されており、使用されない構成要素は仮想線で示されている。このモードでは、ベースバンドデータはここでもライン１４０上でデジタルベースバンドインターフェイス１２４に入り得る。ベースバンドデータストリームは、パルス整形フィルタ１４２にかけられ得、周波数偏差に変換され得る。パルス整形フィルタ１４２は、ガウス最小シフトキーイングフィルタであり得る。１つの実施例では、ガウスフィルタの実現例は、デジタルルックアップテーブル内で達成され得る。これらの周波数偏差は、マイクロコントローラ１２０によって発せられたデジタルワードと加算器１７６内で組合わされ得る。このデジタルワードは、ライン１７８上で加算器１７６に印加され得、送信機が適合している特定の無線標準の選択されたチャネルを含み得る。このように、マイクロコントローラは、周波数合成器１１０によって生成される信号の周波数を少なくとも部分的に制御し得る。

図４に示されるように、加算器１７６からの加算信号は、ライン１８０上で周波数合成器１１０のシグマ−デルタ変調器１３４に給送され得る。シグマ−デルタ変調器１３４の変調出力は、プログラム可能分周器１３０に給送され得、その出力は、位相検出器１３２内で基準周波数（Ｆref）と組合され得、（ループフィルタ１７２によって）ローパスフィルタにかけられた後で、ＶＣＯ１２８への制御電圧入力を与える。上述のように、マイクロコントローラは基準周波数の値を制御し得る。ＶＣＯからの変調出力信号は、図４に示されるように、プログラム可能分周器１３０を介して位相検出器１３２内に給送され返されて、変調信号の周波数安定性を確保し得る。ＶＣＯ出力はまた、所望の動作周波数範囲に依存して１、または２、または４分周比に設定され得る固定出力分周器１３６にも印加され得る。

ＰＬＬモードでは、変調送信信号は、アナログベースバンドブロックおよび直交ミキサ
を必要とせずに、周波数合成器によって発生される。変調は、ライン１４０上で送信機に入るデジタルデータを受けるシグマ−デルタ変調器によって、およびマイクロコントローラ１２０からの制御信号によって制御され得る。デジタルデータで変調される搬送周波数は、周波数合成器によって発生され得る。変調搬送周波数は次に、スイッチ１３８を介してライン１８２上でＲＦ利得ブロック１０８に印加され得る。ＲＦ利得ブロック内では、信号は増幅され得、スイッチ１５０を介してアンテナ（たとえば図１に示されるプログラム可能アンテナ）に供給されて送信され得る。

別の実施例によると、送信機は、一定の包絡線変調のための２点変調モードで動作するよう構成され得る。この実施例は、２ポートＶＣＯを使用し、かつ２本の信号経路がＶＣＯに入る前にこれらの経路の加算が不要である、２点変調回路を含み得る。一例では、ＶＣＯより前のＰＬＬフィードバックループ内部の信号を測定し、ＰＬＬフィードバックループ内部の電圧の振れがなくなるまでＶＣＯへの第２のまたは直接の経路の利得を調整することに基づく較正技術が与えられる。これらの実施例の各々は主に１つのＶＣＯに言及し得るが、本発明の原理は複数のＶＣＯを含む回路にも適用可能である。

図５を参照して、２点変調モードで動作するよう適合された送信機アーキテクチャのブロック図が示される。２点変調とは、ライン１８０（データ経路１）上でシグマ−デルタ変調器に印加されるのと同一のデータ信号が、ライン１８６（データ経路２）上の第２のデータ経路によってＶＣＯを直接的に変調するためにも用いられ得る方法を指す。ループフィルタのローパス周波数応答は変調データを歪ませ得るため、第２のデータ経路にはハイパスフィルタ応答が与えられ得、これによって、両経路からのデータ信号を周波数合成器の出力に重畳すると、周波数合成器の出力ポートにおいてデータに対する平坦な信号応答がもたらされ得る。２点変調モードでは、直交ミキサ１４６およびＤＡＣ変換器ブロック１４４（図２参照）は不要であり得るため、ここでもオフにされ得る。２点変調モードで使用されないこれらおよび他の構成要素は、図５において仮想線で示されている。ＰＬＬモードと同様に、ライン１４０上でデジタルベースバンドインターフェイス１２４に入るデータストリームは、周波数偏差指令に変換され得、フィルタ１４２を介してフィルタされ得、その後、ライン１７８上でマイクロコントローラ１２０によって発せられたチャネル選択指令と加算器１７６内で組合され得る。組合されたデータは次にシグマ−デルタ変調器１３４に入り得、そこで周波数偏差指令が、マイクロコントローラによって発せられたチャネル選択とともに、プログラム可能分周器１３０への入力データに変換され得る。入力データは次に、周波数合成器のフィードバックループを通じて処理され得る。具体的には、入力データは、基準周波数信号とともに位相変換器１３２に給送され得、次にループフィルタ１７２にかけられ得、ＶＣＯ１２８への入力として与えられ得る。ＶＣＯ信号は次に、上述のように、フィードバックループの中を給送され返されて周波数安定性を確保し得る。

同時に、フィルタ１４２からのデータストリームもまた、ライン１８６上でデジタル−アナログ変換器１８４に給送され得る。デジタル−アナログ変換器１８４の出力は、図５に示されるように、可変利得増幅器１８８を介してＶＣＯ１２８の第２の入力ポートに直接的に給送され得る。増幅器１８８の可変利得は、アナログ−デジタル変換器１９０を介してＶＣＯの第１の入力ポートのアナログ入力信号を監視することによって調整され得、変換器１９０の出力はデジタルコントローラ１９２の入力になる。デジタルコントローラは、可変利得増幅器の所望の利得設定を含む制御情報を与えて、ＰＬＬフィードバックループ内部の電圧の振れを減らすか無くし得る。図５に示されるように、ライン１９４上のＶＣＯへの直接信号およびライン１９６上のＰＬＬ信号がＶＣＯの２つのポートに印加されるため、これらの信号がＶＣＯに入る前にこれらの信号を加算する必要がなくなる。むしろ、一例では、ＶＣＯより前のループ内部の信号を測定し、ループ内部の電圧の振れがなくなるまで直接経路の利得を調整することによって、較正が達成され得る。したがって
、監視および調整ループが与えられ、このループを用いた較正によって、１つまたは両方のポートに印加される周波数オフセットに起因し得るどのような電圧変動も減らすか無くすことができる。監視および調整ループはまた、異なる通信標準の切換時のＶＣＯ１２８の再較正も可能にし得る。たとえば、マイクロコントローラが、周波数合成器によって発生されるべき局部発振器信号の所望の周波数を変更し得るライン１７８上の新たなチャネル選択指令を発した場合、２点変調監視ループは、ＶＣＯへのＰＬＬ入力（ライン１９６）上の現在の周波数シフト／オフセットを訂正し得、したがってＶＣＯを再較正することができる。

ＶＣＯ１２８からの出力は、出力分周器１３６およびスイッチ１３８を通じて適切な出力に給送され得る。変調ＲＦデータを送信するため、ＶＣＯ出力信号はスイッチ１３８を介してＲＦ利得ブロック１０８に給送され、そこでＲＦ増幅器１４８によって増幅され得、出力／帯域選択スイッチ１５０を介して適切な外部帯域通過フィルタまたは送受切換器に向けられ得る。

したがって、本発明のさまざまな実施例は、Ｎ分割合成器、マイクロコントローラ、直交ミキサ、アナログベースバンドシステム、任意のデジタルアップコンバージョンユニット、デジタルベースバンドインターフェイス、ならびに一定でない包絡線方式のための直接ＩＱ変調および一定の包絡線方式のためのＶＣＯのＰＬＬベースの変調の両方を可能にするプログラム可能デジタルフィルタを含む、プログラム可能送信機アーキテクチャを与え得る。いくつかの実施例では、送信機アーキテクチャはさらに、一定の包絡線方式のためのＰＬＬベースの２点変調を可能にするための、上述のような２点変調較正回路を含み得る。

別の実施例によると、周波数合成器１１０は、送信機アーキテクチャが属する図１に示される送受信機１００のような送受信機の受信機部分において局部発振器周波数および較正信号を発生させるために用いられ得る。周波数合成器の一部としてのＶＣＯによって発生されるＲＦ信号はまた、スイッチ１３８（図２〜図５参照）を介して送受信機の受信機アーキテクチャ内へも送られ得る。一例では、ＶＣＯは、スイッチ１３８を“受信ミキサへ（To Rx Mixer）”と標識付けされた出力１９８に設定することによって、受信機内のダウンコンバータミキサへの局部発振器周波数を与えることができる。ＲＦ周波数信号を受信機または送信機アーキテクチャのいずれかに切換える選択肢は、たとえばＧＳＭなどの半二重動作モードを必要とする通信標準において特に役立つことが判明するかもしれない。スイッチ１３８からのＲＦ周波数信号を受信機のダウンコンバータミキサ区分内で用いるほかに、この信号はまた、“受信Ｉ／Ｑ較正へ（to the Rx I/Q Calibration）”と標識付けされた出力２００にこの信号を向けるようにスイッチ１３８を設定することによって、受信機のＩ／Ｑチェーンの較正にも用いられ得る。

図６を参照して、ＶＣＯ１２８についての概略的な回路実現の一例が図示される。１つの実施例によると、ＶＣＯ回路は、負性抵抗を発生させるための相互結合されたＰＭＯＳトランジスタＱ１およびＱ２を用い得、バイアス電流を制御するためのＮＭＯＳのソースフォロアテールトランジスタＱ３およびＱ４を用い得る。制御の程度は、電流源２０２によって達成され得る。電源電圧が端子Ｖ_Sにおいて供給され得る。ＶＣＯ１２８はさらに、キャパシタバンク２０６によって増強され得るインダクタ２０４（たとえばインダクタＬ１およびＬ２を含む）、ならびに以下に述べられるような付加的な同調キャパシタを備える共振同調回路を使用し得る。一例では、ＶＣＯ共振回路は、固定および可変容量性素子とともに送信線によって形成される固定インダクタを用い得る。このアーキテクチャによって、ギガヘルツより大きい同調範囲を可能とし得るＶＣＯのための広帯域同調回路の効率的な実現例が与えられ得る。

１つの実施例によると、インダクタＬ１およびＬ２は、さまざまな回路構成要素を半導体基板に結合するために用いられ得る結合配線として実現され得る。各結合配線は、結合配線の長さ、結合配線の断面積、および隣接する結合配線同士の間の間隔（結合配線同士の間の相互誘導結合に影響を与える）に依存し得る、自身に関連付けられるあるインダクタンスを有し得る。所与の動作周波数では、結合配線に関連付けられるインダクタンスは、図６のＬ１およびＬ２によって表わされるインダクタンスである固定インダクタンスによって近似され得る。Ｌ１およびＬ２の各々は１つ以上の結合配線を含み得、インダクタ２０４は付加的な誘導素子も含み得ることを認識すべきである。ＶＣＯ共振回路内で結合配線インダクタを使用することにより、たとえば、従来のオンチップスパイラルインダクタよりも良い位相ノイズが与えられ、電力消費が減り、同調範囲が幅広くなることを含むいくつかの利点が与えられ得る。位相ノイズの向上は、結合配線の特性因子（Ｑ）がスパイラルインダクタなどのオンチップインダクタに対してより高いことに起因し得、同調範囲の拡大は、結合配線インダクタに関連付けられる寄生キャパシタンスがより低いことに起因し得る。また、従来のスパイラルインダクタは比較的大きく、そのようなスパイラルインダクタの代わりに結合配線を用いることによって、回路実装面積の縮小が可能となり得る。しかし、本発明はインダクタ２０４に結合配線を用いなくてもよく、他の送信線インダクタまたは従来のインダクタも用いてもよいことを認識すべきである。

再び図６を参照して、ＶＣＯ共振回路は、インダクタ２０４に結合されるスイッチ可能キャパシタのバンク２０６を含み得る。キャパシタのバンク２０６は、たとえば、スイッチ２０８ａ、２０８ｂ、２０８ｃに印加される制御信号によって電子的に切換えられ得る複数のＭＯＳ（金属酸化物半導体）またはＭＩＭ（金属−絶縁体−金属）キャパシタを含み得る。いずれの種類のキャパシタを用いてもよいことを認識すべきであるが、ＭＯＳおよびＭＩＭキャパシタはＣＭＯＳおよび他の半導体回路に一般的であり、したがっていくつかの実施例では好まれ得る。よりよい回路性能とより幅広い微小電子技術プロセス変動とのトレードオフに対処するため、切換可能なキャパシタのバンク２０６を用いて、ＶＣＯの同調感度を下げて電磁（ＥＭ）結合の影響を弱めてさらに位相ノイズを向上させつつ、ＶＣＯの同調範囲全体を広げることができる。これは、同調範囲全体を周波数帯域に分割することによってなされ得る。一例では、キャパシタ２０６は比較的大きい容量値（たとえば各々が約数十ピコファラドのオーダ）を有し得、したがって、キャパシタ２０６のうちの適切なキャパシタのスイッチを入れたり消したりすることによって所望の動作周波数帯域が選択され得る。選択された周波数帯域内での微調整は、可変キャパシタ２１０ａおよび２１０ｂの容量値を制御することによって達成され得る。一例では、２つの蓄積モードＭＯＳバラクタＣ_t1およびＣ_t2を用いて、端子２１４を通じて可変アナログ電圧（ｖ_tune）を印加することによって周波数を微調整し得る。これらのバラクタは、たとえばＮＭＯＳ内部のＮウェルバラクタとして実現され得るが、他の設計も用いられ得る。したがって、スイッチキャパシタ２０６は粗同調（coarse tuning）の手段として作用し得、その容量が可変制御電圧（たとえばバラクタダイオード）を介して調整され得る可変キャパシタは微調整に用いられ得る。周波数帯域選択という課題は次に、デジタルカウンタおよび逐次近似アルゴリズムを用いて、所望のチャネル周波数を含む帯域を迅速に選択することによって解決され得る（上述のようにチャネル周波数はマイクロコントローラによって特定され得ることに留意すべきである）。

また、変調アナログ電圧信号が端子２１６を通じて印加され得、これは、変調バラクタＣｍ２およびＣｍ２（ＮＭＯＳ内部のＮウェルとしても実現され得る）に影響を与えて、ＶＣＯによって発生されている局部発振器搬送周波数に変調を加え得る。この変調は、ライン１４０上で送信機が受け得るデジタルデータ（たとえば図１を参照）を表わすものであり得る。本発明で用いられ得るＶＣＯの他の実施例は、「プログラム可能無線送受信機（PROGRAMMABLE RADIO TRANSCEIVER）」と題された、２００５年８月１１日に出願され、引用により本願に援用される、同時係続中で同一出願人が所有する米国特許出願番号１１
／２０２，６２６、および「マルチ標準、マルチ周波数合成器における連続的な利得補償および迅速な帯域選択（CONTINUOUS GAIN COMPENSATION AND FAST BAND SELECTION IN A MULTISTANDARD, MULTIFREQUENCY SYNTHESIZER）」と題された、同日付で出願され、引用により本願に援用される、同時係続中で同一出願人が所有する米国特許出願に開示されている。

１つの実施例によると、帯域選択のために６ビット切換メタル・オン・メタル（ＭＯＭ）キャパシタアレイが用いられ得る。この例では、キャパシタバンク２０６は６対のキャパシタＣ₀₁およびＣ₀₂から_Ｃn1およびＣ_n2を含み得、（この例では）ｎ＝６である。もちろん、本発明は６ビットの場合に限定されず、たとえば４ビットまたは８ビット設計などの他の値ｎを用いてもよいことを認識すべきである。また、各ビットは１対のキャパシタを制御することに限定されず、代わりに１つまたはいくつかのキャパシタを制御し得る。マイクロコントローラ１２０（たとえば図１および図２を参照）によってデジタル制御ワードが発せられ得、これは、スイッチ２０８ａ、２０８ｂ、および２０８ｃに印加されてスイッチの開閉を制御し得る。一例では、この制御ワードは、スイッチの各々を制御するためのビットを含み得るバイナリワードであり得る。たとえば、図示される６ビットの場合、ビット０がスイッチ２０８ａを制御し得、ビット５がスイッチ２０８ｂを制御し得、ビット６がスイッチ２０８ｃを制御し得る。他の間にあるビットは、図６には示されないが点２１２によって表わされる付加的なスイッチを制御し得る。一例では、制御ワードは、図１に示されるようなデジタルプログラミングバスを介してマイクロコントローラからスイッチに供給され得る。

下の表１は、６ビットの２進パターン０〜６３を用いて実現され得る、３つの異なるＶＣＯについての周波数帯域選択のいくつかの例を図示する。各ＶＣＯに与えられる周波数帯域値は例示的なものに過ぎず、限定することを意図されていないことを認識すべきである。所与の実現例についての実際の帯域値は、キャパシタ２０６の値、インダクタ２０４によって与えられるインダクタンス値、基準周波数値（たとえば図１参照）および他の因子に依存し得る。

図７を参照して、本発明の実施例に係る局部発振器（または周波数合成器）の回路実現の一例が図示される。この実施例では、局部発振器（ＬＯ）アーキテクチャは、２つの送
信ゲート多重化装置２１８および２３４を介してインターフェイス接続される３つのＶＣＯ１２８ａ、１２８ｂ、１２８ｃを備え得る。しかし、本発明は３つのＶＣＯの使用に限定されず、用いられるＶＣＯはより多くても少なくてもよいことを認識すべきである。ＬＯ回路はさらに、３つの並列ブロック、すなわち、示されるように多重化装置２１８、２３４を介してＶＣＯに結合される遅延線直交位相発生器（または多相フィルタ（ｐｐｆ））２２０、２分割分周器２２２および４分割分周器２２４を含み得る。これら３つの並列ブロックの各々は、ＩＱ較正回路２３６から較正信号を受け得、この信号を同相（Ｉ）および直交（Ｑ）差分信号成分に分けることができる。これら３つのブロックからのＩおよびＱ差分信号は、別の多重化装置２２６内に給送され得、その出力は、直交位相の１対の差分信号（すなわちＩ信号およびＱ信号）であり、これは、ライン１６６を介して送信機の直交ミキサ（図２参照）に給送され得る。

１つの実施例によると、第１の多重化装置２１８は、ＶＣＯのうちの１つの出力を選択して第２の多重化装置２３４に結合し得、さらに図２〜図５を参照して上で述べられたように、位相ロックループ構成内のプログラム可能分周器１３０、位相検出器１３２およびループフィルタ１７２を通してＶＣＯに給送し戻し得る。一例では、任意のバッファリング（図示せず）が多重化装置２１８、２３４の後に、および分周器回路２２２、２２４の出力に設けられ得る。１つの実施例では、ＶＣＯ選択情報（たとえばデジタル制御ワードの形態の）が、端子２２８において多重化装置２１８に印加されて１つのＶＣＯを選択し得、またＶＣＯのバイアス印加も制御し得る。これは、いかなる瞬間でもオンにされ得るのは、多重化装置２２６を通じて給送されるＶＣＯのみであることを意味する。使用されないＶＣＯをオフにすることによって、回路の電力消費を減らすことができる。

さらに、図６を参照して述べられたように、変調信号がブロック２１６からＶＣＯに印加されて、周波数合成器によって発生される搬送周波数上のデジタルデータを変調することが可能であり得る。

目標周波数のプログラミングを促進するため、複数のデジタル制御ワードがたとえばマイクロコントローラによって供給されて、多重化装置２１８、２３４を動作させ、目標周波数が存在する適切な周波数帯域を選択する。一例では、端子２２８において多重化装置２１８に印加される２ビットのＶＣＯ選択ワードが、どのＶＣＯを用いるかを選択し得る。６ビットのＶＣＯ帯域信号２３０を用いて、たとえば表１に示されるように、選択されたＶＣＯについての周波数帯域を選択し得る。また、２ビットの分割選択ワードを用いて、３つの並列ブロック、すなわち多相フィルタ２２０、２分割ブロック２２２または４分割ブロック２２４の１つを選択し得る。たとえば、ビット列００は、１分割（すなわちいずれの分周器も動作されない）を選択し得、多重化装置２３４から多相フィルタ２２０に信号が給送され得る。ビット列０１は、多重化装置がその出力を２分割ブロック２２２に給送するよう多重化装置を調整し得、１１ビット列は、多重化装置２３４がその出力を４分割ブロック２２４に給送するよう多重化装置２３４を制御し得る。与えられたビット列は例に過ぎず、限定することを意図されていないことをもちろん認識すべきである。また、特に用いられるＶＣＯがより多いもしくは少ない場合、またはＶＣＯの周波数帯域がが６３個よりも多いもしくは少ない場合は、制御ワードは、本明細書中で与えられる例よりも多いまたは少ないビットを有し得る。

一例によると、第４の制御ワード（たとえば３ビットを含み得る）、すなわちｐｐｆ帯域選択ワード２４０を用いて、多相フィルタ２２０についての周波数帯域を選択し得る。多相フィルタ２２０は、その２つの出力同士の間に最大９０度の位相シフトを与えるよう同調され得る。所与の周波数について、多相フィルタがその出力同士の間に与え得る位相遅延量は異なり得る。周波数合成器がマルチバンド送信機内で用いられている場合、多相フィルタがカバーする必要があり得る周波数範囲はかなり幅広い。したがって、多相フィ
ルタが供給する位相遅延は、たとえば８帯域に分けられ得（用いられる帯域はより多くても少なくてもよく、したがってより多いまたは少ないビットを有する帯域選択ワードを用いてもよいことを認識すべきであるが）、これはｐｐｆ帯域選択ワード２４０によってデジタル的に制御される。

下の表２を参照して、本明細書中で説明される周波数合成器の実施例を用いて適合され得る、異なる通信標準およびそれらの対応する周波数帯域のいくつかの例が与えられる。たとえば、下の表２の行１に列挙されるＣＤＭＡ２ｋ標準を実現するため、ＶＣＯ−１（表１参照）が選択され得、６ビットのＶＣＯ帯域信号２３０が６３（すなわち２進数の１１１１１１）に設定され得、２分割ブロック２２２を用いて７３６ＭＨｚ（範囲の下端）をもたらし得る。範囲の上端、すなわち１１４０ＭＨｚを達成するため、ＶＣＯ−２が選択され得、６ビットのＶＣＯ帯域信号２３０のビットパターンが０（すなわち２進数の００００００）に設定され、さらなる分割因数２が２分割ブロック２２２によって供給される。目標周波数７３５ＭＨｚから１１５０ＭＨＺからの小さな偏差は、上述のようにＶＣＯを微調整することによって補償され得る。別の例として、表２の行４に示されるＧＳＭ（１４７０ＭＨｚ−２３００ＭＨｚ）標準を実現するため、ＶＣＯ−１が用いられ得、６ビットのＶＣＯ帯域信号２３０を６３（すなわち２進数の１１１１１１）に設定して１４７３ＭＨｚをもたらし、かつビットパターン０（すなわち２進数の００００００）のＶＣＯ−２が用いられ得、２２８０ＭＨｚをもたらす。この場合、いずれの分周回路（２２２または２２４）も不要であり得る。ここでもまた、正確な目標周波数を達成するための微調整は、ＶＣＯを微調整することによって達成され得る。上記の例は限定的であるとみなされるべきではなく、６ビットのＶＣＯ帯域信号２３０について異なるビットパターンを有する異なるＶＣＯの多くの組合せを用いて異なる同調帯域を達成し得ることを認識すべきである。また、分周器２２２および２２４によってさらなる柔軟性が加えられ得る。もちろん、（周波数合成器の）与えられたシミュレーション周波数範囲は例に過ぎず、限定することを意図されていないことも認識すべきである。シミュレーション周波数範囲の正確な値は、たとえば、キャパシタおよびインダクタ値、用いられる基準周波数などを含む多くの因子に依存し得る。

異なる構成要素から選択し得、多くの構成要素の動作周波数範囲を制御し得る複数の制御ワード／信号を使用することによって、広帯域の、柔軟性の高い周波数合成器が与えられ得る。さらに、上述のように、マイクロコントローラは、制御信号を（たとえばデジタルプログラミングバスを介して）供給し、所与のモードで所与の動作周波数帯域および通信標準については不要であり得るさまざまな構成要素をオンにすることによって、構成要素の数を減らし、節電することができる。このように、電力効率のよいマルチバンドの、マルチ標準送信機が与えられ得る。

本明細書中で説明される周波数合成器および送信機アーキテクチャの実施例は、多数の所望の周波数帯域のうちのどの帯域内の局部発振器搬送周波数も提供可能であり得、したがって多くの異なる通信標準に適合可能であることを認識すべきである。特に、図７に示される回路は、異なるＶＣＯの切換、（図６を参照して説明されたような）各ＶＣＯ選択内のコース同調（たとえば周波数帯域の切換）、および各々の選択された周波数帯域内の微調整を可能にし得るという点で非常に柔軟性があり得る。さらに、出力分周器２２２および２２４、ならびに多相フィルタ２２０は付加的な周波数選択肢を可能にし得、アーキテクチャの能力をさらに高めることができる。上述のように、この送信機アーキテクチャはまた、一定のおよび一定でない包絡線変調の両方に対応して異なる通信標準に適合可能である。構成要素のデジタル制御、特にデジタル切換えオンおよびオフ、ならびに異なる動作モードおよび周波数について構成要素ブロックを再利用することにより、容易に製作可能だが用途の広い、小型で電力効率のよい送信機が与えられ得る。

Claims

プログラム可能送信機であって、
局部発振器搬送周波数を発生させるよう適合されるプログラム可能周波数合成器と、
複数の送信機構成要素と、
前記周波数合成器および前記複数の送信機構成要素に結合されるマイクロコントローラとを備え、
前記マイクロコントローラは、前記周波数合成器に周波数制御信号を与えて前記局部発振器搬送周波数の周波数を制御するよう適合され、
前記マイクロコントローラは、前記送信機が一定の包絡線変調方式および一定でない包絡線変調方式の両方に対応し得るように、前記複数の送信機構成要素の少なくともいくつかにデジタル制御信号を与えて、前記送信機の動作モードに基づいて前記複数の送信機構成要素のうちの異なる構成要素をオンおよびオフにするよう適合される、プログラム可能送信機。
送信されるべきデジタルデータを受けるよう適合されるデジタルベースバンドインターフェイスをさらに備える、請求項１に記載のプログラム可能送信機。
前記複数の送信機構成要素は、
前記デジタルベースバンドインターフェイスに結合され、前記デジタルデータを受けて前記デジタルデータをＩおよびＱアナログデータ信号に変換するよう適合される、デジタル−アナログ変換器と、
前記デジタル−アナログ変換器に結合され、前記デジタル−アナログ変換器から前記ＩおよびＱアナログデータ信号を受けるよう適合され、さらに前記周波数合成器に結合され、前記周波数合成器から前記局部発振器搬送周波数を受けるよう構成される、直交ミキサとを含み、
前記直交ミキサは、前記局部発振器搬送周波数と前記ＩおよびＱアナログデータ信号とを組合せて送信からの無線周波数データ信号を与えるよう構成される、請求項２に記載のプログラム可能送信機。
前記一定でない包絡線変調方式のための直接ＩＱ変調を実現するよう構成される、請求項３に記載のプログラム可能送信機。
前記周波数合成器と前記デジタルベースバンドインターフェイスとの間に結合されるパルス整形フィルタをさらに備える、請求項３に記載のプログラム可能送信機。
マイクロコントローラは、前記パルス整形フィルタに前記デジタル制御信号を与えて前記パルス整形フィルタをオフにするよう構成される、請求項５に記載のプログラム可能送信機。
前記周波数合成器は、Ｎ分割分周器および電圧制御発振器を含む位相ロックループを備え、
前記周波数合成器は、前記パルス整形フィルタを介して前記デジタルベースバンドインターフェイスから前記デジタルデータを受けるよう構成される、請求項５に記載のプログラム可能送信機。
前記周波数合成器は、前記一定の包絡線変調方式のための位相ロックループ変調を実現するよう構成される、請求項７に記載のプログラム可能送信機。
前記マイクロコントローラは、前記デジタル制御信号を与えて前記デジタル−アナログ
変換器および前記直交ミキサをオフにするよう構成される、請求項８に記載のプログラム可能送信機。
前記電圧制御発振器の電圧応答を監視するよう適合される電圧制御発振器監視ループをさらに備え、前記電圧制御発振器監視ループは、可変利得増幅器、アナログ−デジタル変換器、およびデジタルコントローラを含み、
前記電圧制御発振器の第１の入力ポートは、前記位相ロックループから電圧信号を受け、かつ出力デジタル監視信号を与える前記アナログ−デジタル変換器に結合され、
前記可変利得増幅器の入力と前記パルス整形フィルタの出力との間に第２のデジタル−アナログ変換器が結合され、前記第２のデジタル−アナログ変換器は、前記パルス整形フィルタから前記デジタルデータを受け、かつ前記可変利得増幅器にアナログ入力信号を与えるよう適合され、
前記デジタルコントローラは、前記アナログ−デジタル変換器から前記出力デジタル監視信号を受け、かつ前記可変利得増幅器に利得制御信号を与えるよう構成され、
前記可変利得増幅器の出力信号が、前記電圧制御発信器の第２の入力ポートに与えられ、
前記デジタルコントローラは、前記利得制御信号を調整して、前記可変利得増幅器からの前記出力信号と、前記電圧制御発振器の前記第１の入力ポートに与えられる前記位相ロックループからの前記電圧信号との間の電圧変動を減少させるよう構成される、請求項７に記載のプログラム可能送信機。
前記周波数合成器は、位相ロックフィードバックループ内でＮ分割プログラム可能分周器に接続される電圧制御発振器を備える、請求項１に記載のプログラム可能送信機。
前記電圧制御発振器は、切換可能キャパシタバンクと並列接続される誘導素子および少なくとも１つの可変キャパシタを含む共振回路を備える、請求項１１に記載のプログラム可能送信機。
前記切換可能キャパシタバンクは、複数のスイッチを介してともに結合される複数の固定値キャパシタを備え、
前記複数のスイッチは、前記マイクロコントローラによって作動されて前記複数の固定値キャパシタのうちの選択されたキャパシタのスイッチを入れたり消したりして、前記周波数合成器の動作周波数帯域を選択する、請求項１２に記載のプログラム可能送信機。
前記マイクロコントローラはさらに、前記可変キャパシタの容量値を制御して、選択された前記動作周波数帯域内で前記局部発振器搬送周波数の周波数を微調整するよう構成される、請求項１３に記載のプログラム可能送信機。
前記誘導素子は少なくとも１つの結合配線を含む、請求項１２に記載のプログラム可能送信機。
周波数合成器であって、
複数の電圧制御発振器と、
入力がスイッチの第１の端子に結合され、出力が多重化装置に結合されるフィルタと、
入力が前記スイッチの前記第１の端子に結合され、出力が前記多重化装置に結合される第１の分周器と、
入力が前記スイッチの前記第１の端子に結合され、出力が前記多重化装置に結合される第２の分周器とを備え、
前記スイッチは、前記複数の電圧制御発振器のうちの１つの出力を選択し、選択された前記電圧制御発振器の出力を前記スイッチの前記第１の端子に結合するよう動作可能であ
り、
前記多重化装置は、選択された前記電圧制御発振器の出力によって与えられる局部発振器搬送波信号を与えるよう構成される、周波数合成器。
フィードバックループ内で、前記スイッチの前記第１の端子と前記複数の電圧制御発振器の各々の入力ポートとの間に結合されるプログラム可能なＮ分割分周器をさらに備える、請求項１６に記載の周波数合成器。