JP2009543333A - 集積回路の物理的レイアウトの最適化方法 - Google Patents

集積回路の物理的レイアウトの最適化方法 Download PDF

Info

Publication number
JP2009543333A
JP2009543333A JP2009518018A JP2009518018A JP2009543333A JP 2009543333 A JP2009543333 A JP 2009543333A JP 2009518018 A JP2009518018 A JP 2009518018A JP 2009518018 A JP2009518018 A JP 2009518018A JP 2009543333 A JP2009543333 A JP 2009543333A
Authority
JP
Japan
Prior art keywords
function
circuit layout
quality number
layout
local
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009518018A
Other languages
English (en)
Inventor
マルティヌス マリア ベルケンス,
シモン ヨハネス クラフェール,
Original Assignee
タクミ テクノロジー コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by タクミ テクノロジー コーポレイション filed Critical タクミ テクノロジー コーポレイション
Publication of JP2009543333A publication Critical patent/JP2009543333A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本発明は、集積回路レイアウトの最適化方法に関係し、最初の集積回路レイアウトが提供される。前記最初の回路レイアウトの所定の一連の多角形の所定の一連の物理的特性が評価され、前記物理的特性は合計されて、前記最初の回路レイアウトに関連する全体の品質番号が導出される。本発明によれば、コスト関数が生成されて前記摂動回路の摂動品質番号が評価され、さらに、この品質番号を最適化するレイアウト摂動が選択されて回路レイアウトが最適化される。
【選択図】図3

Description

本発明は、集積回路レイアウトの最適化方法に関する。
この技術分野では、集積回路の生産を始める前に、それが生産に適しているかどうかその集積回路の物理的レイアウトを検査しなければならない。一般に、(配線の最小距離または幅に関する要求事項などの)設計ルール違反について検査されるが、最近では、検査が行われるのは、製造ルールを満足するかどうかである(製造ルールは、一般に、設計ルールだけでなく最小距離以外のものを優先して定めている)。品質番号は歩留り予測値に関連付けることができ、そのレイアウトの品質番号を計算することは、生産前にレイアウトを検査する先進的手法と見なすことができる。すなわち、品質番号がかなり悪い場合には、製造歩留りを向上させるために設計を変更することになる場合もある。
歩留り予測値の計算について扱う一刊行物として、米国特許第6,738,954号がある。この刊行物では、提案されるレイアウトの品質番号の計算が実施されている。回路の多くのサブディビジョンが評価され、各サブディビジョンは平均不良数および前記不良数の統計的誤差値となる。その平均数の統計的誤差は、誤差限界を下回るまで繰り返し低減される。
米国特許第7,013,441号は、集積回路から予測製造歩留りを計算することに関係している別の刊行物である。ここでは、設計データベースからライブラリ要素を選択しこれを集積回路の提案される設計に含めることによって、そのライブラリ要素に関連し、所与の欠陥に対するそのライブラリ要素の感度を明らかにするために使用される規格化因子に基づいて、歩留りが計算される。
米国特許第6,418,551は、提案される回路レイアウトの疑わしい設計ルール違反を免除するために、免除レイアウトパターンを使用する設計ルール検査用ツールを提案している。このようにして、評価が必要な違反の数を低減することができる。
これらの刊行物では、共通して、単一の品質番号に関する記述は、任意の回路レイアウトの合否についてされている。しかしながら、その品質番号に関する情報は、修正された設計を提案するために使用されているわけではない。
米国特許第6,745,372号では、システムが対象レイアウトに及ぼす製造プロセスの影響をシミュレートして対象レイアウトのシミュレーション転写画像を生成する、レイアウトの最適化が提供されている。したがって、対象レイアウトの形状が移動して、プロセス許容度がさらに向上した新しい対象レイアウトが生成される。この特許公開公報は、対象レイアウトの変化を評価することによって設計ルールを緩和することに関連しており、品質番号を計算することとは関係がない。
品質番号の評価が考慮されている、集積回路のレイアウトの最適化を提供することが望ましい。本発明の形態によれば、請求項1による方法が提供される。特に、前記形態によれば、互いに関連する所定の幾何学的関係を有する複数の多角形から成る大域的な集積回路レイアウトの最適化方法であって、最初の大域的な集積回路レイアウトを提供するステップと、局所品質番号をそれぞれ前記最初の回路レイアウトにおける形状の局所パターンの関数として評価するステップと、前記局所品質番号の近似関数を合計して前記最初の大域的な回路レイアウトに関連する全体の品質番号を導くステップと、前記大域的な回路レイアウトを変化させることによって前記全体の品質番号に摂動を与えるステップと、前記大域的な回路レイアウトを最適化するように品質番号を最適化する摂動を選択するステップと、を含むを含む方法である。したがって、予測製造歩留りなどの特定の品質番号の評価に関係して設計を最適化するために、品質番号の評価が提供され、この評価から改良された品質番号を有する修正された設計を得ることができる。
別の形態では、請求項20によるシステムが提供される。このシステムは、入力部と、出力部と、請求項1の方法を実施するように構成される処理装置と、を含む。
ここで、対応する参照符号が対応する部分を示している以下の添付概略図面を参照しながら、本発明の実施形態を、少しの一例として説明する。
悪影響を及ぼす可能性がある及びその可能性がないパーティクルを示している、集積回路レイアウトの細部のクリティカル領域を示す概略図である。 レイアウト細部の2本の隣接するトラックに関するレイアウト摂動の効果を示す図である。 クリティカル領域及びコスト関数の計算に使用される寸法パラメータを示す概略図である。 レイアウト細部の2つの近接する正方形に関するレイアウト摂動の効果を示す図である。 図2のレイアウト細部に関するコスト関数の一例を示す図である。 図5に示される関数と同様なコスト関数を区分的線形化したものを示す図である。 コンタクトの品質格付けを提供するカバーマージン分析を示す概略図である。 OPC効果が考慮されるカバーマージン分析を示す概略図である。 コントラスト格付け分析を提供する概略強度曲線を示す図である。 OPC効果を考慮した格付け関数を計算するステップを示す概略図である。 対象セグメントに対するOPCマスクセグメントの変化を示す概略図である。
図1を参照して、集積回路のレイアウト細部1が概略的に示される。細部は、2本の隣接する金属トラック2,3を含む。これらのトラック2,3は、電気的接続(トラック2上の領域4)または電気的分離(トラック2と3との間の領域5)を提供して正確な電気的機能を提供するのにクリティカルであると考えられるクリティカル領域4,5を定義する。クリティカル領域は、考慮されるパーティクルのサイズに依存している。実際には、トラック2を2分するパーティクル6があると、電気的接続が失われて欠陥が生じる可能性が高い。これに対して、別のパーティクル7はトラックを部分的に覆うだけであり、したがって電気的接続は維持される。他のパーティクル8,9は、トラック2,3間の接続を形成するように示されており、その結果、これらのパーティクルによって集積回路の機能に不具合が生じる可能性が高い。製造段階でさらにサイズの大きいパーティクルが存在する可能性は低いため、トラックの幅または間隔を広げることでランダムな欠陥に関連する歩留り損失に対する感度が低下する。格付け関数は、この確率Pを以下のようにモデル化する。
P(D)=P*Dα
方程式1
ただし、
・P(D)は、パーティクル発生確率。
・Pは、ユーザ指定のキャリブレーション確率(単位:パーティクル/領域)。
・Dは、パーティクルのサイズ。
・αは、ユーザ指定のモデル化定数(通常は−1.5から−2.5の範囲)。
図2では、レイアウト細部が、2本の隣接するトラック10,11の形で示される。このレイアウトについて、トラック10,11間の短絡の確率、言い換えれば歩留り損失を計算することができる。これは、コスト関数の一例である。レイアウト全体について、このような物理的特性、例えば、ランダムなパーティクル欠陥による2本の隣接するエッジ間の短絡の確率が合計されて、その回路レイアウトに関連する全体の品質番号が導かれる。
このようなコスト関数を使用して様々な種類の効果をモデル化することができ、このコスト関数は、一般に、例えば、転写に関連する歩留り(例えば、低コントラストにコストをかける)、ランダム欠陥に関連する歩留り(例えば、パーティクルまたはコンタクト不良に対する感度)、電気的特性(例えば、回路速度を低下させ消費電力を増加させるのでドレイン面積にコストをかける)、またはマスク作製関連コスト(例えば、マスクの亀裂数およびマスクの描画時間を増加させるので形状エッジの段差(jog)にコストをかける)を予測する品質番号と見なすことができる。
特に、共通ランレングスCRL(common run length)および以下のパーティクルサイズ分布モデルを有する隣接する金属ストリップ10,11の概略細部が与えられる。
P(d)=P*d−2
方程式2
ここで、方程式1を参照して、αは−2となるように選択されることに留意する。したがって、トラック間の短絡の確率は、近似的に以下のようになる。
P(短絡)=CRL*P(S)∂S=CRL*P/D
方程式3
図3では、レイアウト細部の隣接する多角形要素を示す別の実際のレイアウト例における方程式1の関数のモデル化方法が示され、これが隣接する多角形間の幅に依存するコスト関数となる。
最初に、レイアウト細部がメモリに入力されるが、具体的には、集積回路レイアウトを形成する金属多角形構造がその座標に従って保存される。一般に、これは、レイアウト分析コンピュータプログラムによってアクセス可能なコンテナ要素を満たすことによって行われ、特にそのコーナおよびエッジなどの幾何学的細部が保存される。
この実施例では、上方の多角形12は、コーナC#1〜C#4と、エッジE#1,E#2と、を含み、下方の多角形13は、エッジE#3を含む。まず、このレイアウトで空間(または幅)を形成する多角形のエッジについてレイアウトがスキャンされる。これらはエッジの対であり、例えば、この実施例では、エッジ対(E#1,E#3)およびエッジ対(E#2,E#3)である。次に、エッジ間の距離が計算され、この距離を基準距離Dとする。したがって、Dよりもわずかでも大きいパーティクルは、欠陥を招く可能性がある。この実施例では、Dよりも(わずかでも)小さいパーティクルはクリティカルと見なされない。次に、コーナC#1,C#2およびC#4のような内向きコーナに対して+D/2で補正される隣接エッジ間の共通ランレングスL,L’が評価される。コーナ#3のような外向きコーナに対して補正は行われない。
図3では、第1の線14(L)は、エッジ#1とエッジ#3との間の欠陥が考慮される範囲を示す。第2の線15(L’)は、エッジ#2およびエッジ#3についての同様な範囲を示す。
次に、エッジの対と共通ランレングスL,L’との間の距離dに応じて、コスト関数CF(cost function)が生成される。この関数は、共通ランレングスLに亘る2つの隣接するトラック間での短絡の確率を以下のように与える。
CF(d)=CF−L*P*dα+1/(1+α)
方程式4
ここで、「d」は、エッジ間の実際の距離である。CFは、必ずCF(∞)がゼロになるように計算される値である。このコスト関数は、モデル化定数αによるパーティクル分布を考える場合の、欠陥に対する全体的な感度を与える。この実施例では、「d」は、このレイアウトの摂動時点の双方の入力レイアウトの特性であるため、方程式4のコスト関数は、ランダムなパーティクルに関連する歩留り損失に関連するレイアウトの品質を予測することができる。したがって、設計を最適化するために、品質番号は、最適化前の設計の品質のみならず、その設計に対して実施される摂動の品質も評価する。
幾つかの近似が行われるが、この関数は、ランダム欠陥に関連するコストを正確にモデル化することができる。特に、段差については、CFの一部が2回計上される(オーバーラップしている線LおよびL’を参照)。さらに、コーナ対コーナの短絡は計上されず、L形の空間領域については、一部のCFがコーナ領域で2回計上されてもよい。したがって、所定の一連の多角形のランダム欠陥の感度などの所定の物理的特性を評価するために、これらの物理的特性が合計されて、前記最初の回路レイアウトに関連する全体の品質番号が導かれる。
次に、図4では、コスト関数を計算するための説明に役立つ実施形態として別のレイアウト細部が示される。ここで、図3におけるように、隣接する多角形要素は、集積回路のレイアウト細部の回路構成要素として機能している。したがって、このレイアウト細部もメモリに入力され、この多角形要素は、そのエッジおよびコーナの座標に従って保存される。ここに、エッジの座標X1およびY1を有し、エッジの座標X2およびY2を有するもう1つの正方形17に距離Dで近接する第1の正方形16がある。歩留り損失をランダムなパーティクル欠陥に関連付けるコスト関数は、隣接する正方形16と17との間の距離Dに依存している。したがって、方程式4を参照すると、このコスト関数はDに依存することになる。しかしながら、Dは、エッジの座標X1、X2、Y1およびY2に依存している。よって、4次元関数CF(X1,X2,Y1,Y2)は、歩留り損失に関連している。一般に、コスト関数はいくつの寸法を使用してもよいが、最適化を実行するために、コスト関数を簡略化することもできる。本発明の好ましい実施形態では、コスト関数は1つの寸法だけを使用し、以下で説明するように、区分的線形化される。あらゆる種類の一次式を用いてレイアウト内のエッジおよびコーナの位置から、コスト関数の引数を計算することができる。図4のレイアウトでは、距離Dの第一近似は、以下のように表すこともできる。
D=0.5*√2*(−X1+X2−Y1+Y2)
Dを計算する一次式は、多次元コスト関数の最急降下の方向を決定することによって得られることが多い。ほとんどの場合、このDについての式は、多角形の2つのエッジ間の単純な距離(幅または空間)である。この式は、「簡単な」歩留り最適化モデルを反映しており、このモデルでは、レイアウト内に空いている空間がある場合には、最小設計ルール値を上回る距離にすることによって歩留りが改善される。これらの「簡単な」最適化モデルは、説明に役立つ目的で提示するものであり、本発明はこれらに限定されないことは明らかである。
図5は、図2のレイアウトに関連するコスト関数に及ぼすレイアウトの摂動の影響を概略的に示す。具体的には、コスト関数は、方程式4によって提供される。
したがって、このレイアウトの全体の品質番号は、予測歩留り損失を簡単な総数として与える、このコスト関数によって提供される。本発明の形態に従って、レイアウトを最適化する際にユーザまたは自動最適化ツールを支援するため、最初の回路レイアウトが摂動されて、前記摂動レイアウトの摂動品質番号が評価され、この品質番号を最適化するレイアウト摂動が選択される。したがって、本実施例では、これから最小の総コストを有するレイアウトが求められる。図2の実施例では、ただ1つのレイアウト細部(すなわち、隣接する回路要素の位置から欠陥となる可能性が高い単一の「ホットスポット(hot spot)」)が、コスト関数に考慮されているが、一般に、コスト関数では、多くの「ホットスポット」の細部、すなわち、コストの問題が予想されるレイアウト細部が考慮されて、総コスト番号が導き出される。
したがって、これは、一方のホットスポットに対するコスト改善を他方のホットスポットに対するコストの若干の悪化と引き換えることになる。このため、本発明の一形態では、コスト関数は、変化するレイアウトに発生することを予測することができ、あるいは言い換えれば、コスト関数は、所与のレイアウトに対する単一の番号ではなくて、レイアウト変化時に評価することができる真の関数である。このような変化の計算は、コンピュータの実行時間の観点から効率的な方法で実施されるのが好ましいことは明らかである。
本発明の形態によれば、最適化は、全体の回路レイアウトを変化させることによって実施され、これは局所パターンを変更すること、および評価された品質番号を変更することを意味している。これらの番号は、様々な歩留り損失メカニズムに関連するレイアウトの品質、および単一の歩留り損失メカニズムであってもレイアウトの様々な位置における品質番号の任意の組み合わせであってもよい。本発明は、これらの品質番号を評価することと実際の最適化とを区別している。
(近似されていない)品質番号を評価することは、計算コストが非常に高く(例えば、この計算は、リソグラフィのシミュレーションまたは回路シミュレーションを含むため)、大域的なレイアウトの最適化を実行不可能にすることがある。品質番号の局所的評価は、その時点の歩留り損失メカニズムに一致させることができ、より計算の効率が良い。
実際の最適化は、例えば、多角形のエッジの座標を独立変数として使用することによって、全体の回路レイアウトに効果を発揮する。局所的な品質番号の中でこれらの変数は共有されるため、全品質番号を様々な歩留り損失メカニズムの間のトレードオフに使用することができる。本発明では、大域的な最適化の実際の方法が問題とされているのではなく、適切なトレードオフおよび適切な計算のためのコスト関数を用意する方法に関心がある。例えば、実際の最適化は、線形計画法(linear programming)(コスト関数が凸状および区分的線形である場合)、整数線形計画法(integer linear programming)(コスト関数が区分線形であるが凸状ではない場合)、遺伝的アルゴリズム(genetic algorithms)または焼きなまし法(simulated annealing)(コスト関数の形が良くない場合)などによって実施することができる。
図6は、複雑な形状を有することもあるコスト関数が、線形近似を使用してどのように提供されるかを示す。実際の最適化の間に、最適化プログラムは、レイアウトの総コスト用の区分的線形(PWL:piecewise linear)モデルを使用する。このPWLモデルは、良好な最適化実行時間と、モデル化の適応性と、モデル化の精度との間の妥協点として選択される。例えば、単一のホットスポットの選択された番号の局所コスト関数を合計することによる合計コスト関数は、PWL関数にもなる。
したがって、図面はPWL関数の例を示す。したがって、図5は、レイアウトの真のコストを示す曲線18、および最適化プログラムによって生成される近似された一連の線分19を示す。
コスト関数およびそのPWL版には幾つかの制限が適用される。すなわち、適切な最適化のため(さらに物理的実態も反映するため)、全体のレイアウトパターンがxまたはy方向にシフトされる場合にはコスト関数の値は変化しないのが好ましい。
さらに、無限に(グラフの右方向に)伸びる部分の勾配はゼロでなければならない。これは物理的な実態も反映している。すなわち、レイアウトのオブジェクトが遠く離れて配置されている場合には、互いに影響を及ぼさないので、これらの相対的な位置を変更してもコストは変化しない。
無限大に対するコストはゼロであるのが好ましい。全ての最適化は他のコスト値に関連しているためこれは本当の限界ではない。したがって、コストに定数を加えても最適条件は変わらない。
次に、図7を参照して、別の実施例を説明する。この実施例では、ビア接続の品質番号を評価するため、コスト関数は、オーバーラップする多角形である対象形状のカバーマージンの関数として表される。特に、図7は、不良率関数FR1〜FR4が、多角形要素22上のコンタクト領域21のエッジ20の中心に関連していることを示す。したがって、コスト関数は、コンタクトの各辺について個別に計算することができるか、または全ての辺を格付け基準に従って評価することもできる。後者の場合、合計コスト関数を計算するためのエッジの数を、例えば、最もカバレッジが悪い辺だけのコストを評価することによって制限することができるので、計算を簡略化することができる。全ての辺を同時に評価する場合には、合計することができる4つの独立したコスト関数を得ることができ、もしくはカバレッジ領域の線形近似、すなわち金属で被覆されるコンタクト領域の線形近似、または物理的な歩留り損失メカニズムをモデル化する他の何らかの式を生成することもできる。
次に、図8を参照して、実施例を説明する。この実施例では、光学近接効果を評価するために、コスト関数は、多角形のシミュレーション輪郭のカバーマージンの関数として表される。
図7では、コスト関数は、対象形状のマージン分析によって計算されるが、図8では、光学近接効果によって変形された輪郭が考慮されるマージン分析が示される。したがって、不良率FR(failure ratio)は、ユーザによって提供され、対象形状のカバーマージンTおよびシミュレーション輪郭のカバーマージンMに基づく不良依存性を反映するユーザ関数fに基づいて決定される。このカバーマージンは負であってもよい。エッジ配置誤差(EPE:edge placement error)測定によって、値T(対象形状のカバーマージン)およびM(シミュレーション輪郭のカバーマージン)を以下のように計算することができる。
FR=f(T,M)
方程式5
したがって、エッジ配置誤差、すなわちEPEとして示される値TおよびMは、不完全なOPCまたは製造歩留り損失につながる転写の問題によって導入される誤差と見なすことができる。関数f(T,M)は、リソグラフィプロセス中のフォーカスまたはドーズの変化のようなプロセス変動に対する感度を捉える。
実施例として、この不良率関数FRは、以下のように実施することができる。
・単一のコンタクトまたはビアを含む回路構成要素を選択する。
・コンタクトのエッジに位置合わせされる単一のセグメントを生成する。
・(おそらくフォーカスまたはドーズ誤差などの最適でないプロセス条件のために)これらの(中央の)部分に起因するエッジ配置誤差をシミュレーションする。
・f(T,M)は当然提供されるものとして合計不良率関数を計算する。
前述の対象レイアウト検査の品質評価は、カバーマージン分析(図7)によって、さらに光学近接補正効果(図8)を考慮することによって、同時または個別に実施することができる。悪いカバレッジは、(単にコーナの丸みのある形状、許容誤差、マスクルールに起因する正確なマスク製作のミスなど)何らかのOPC誤差によって発生することがある。そのうえ、プロセスが公称条件にない場合にはシリコンイメージの変化が見られる。全てを含めた歩留り損失は、f(T,M)で表すことができる。次に、図9を参照して、実施例を説明する。この実施例では、コントラストの格付けおよび転写適性条件を評価するために、コスト関数は、多角形のエッジ位置のシミュレーション強度の関数として表される。特に、不良率は、以下のユーザ定義関数として規定することができる。
FR=f(IMAX,IMIN,SLOPE)
方程式6
ただし、IMAX,IMINは、シミュレーション強度、およびSLOPEは、転写されるエッジ位置の(シミュレーション)勾配である。
図10は、OPC効果を考慮に入れて格付け関数を計算するステップを概略的に示す。最初のステップでは、変化ΔMは、対象レイアウトの特定の対象エッジの変化ΔTから得られるOPC補正マスクで計算される。
次に、この変化は、不良率関数に従って必要となる新しいイメージ特性が再計算されるシミュレーションユニットに供給される。これによって、単一の格付け値の変化ΔYが得られる。対象エッジの変化と格付け値の変化との間の関係を利用して必要なコスト関数を構築する。次に、格付け値の変化が最大となるエッジの関係が決定される。このエッジの関係は、各対象のエッジが一次元を提供するN次元スペース内の最急降下の方向を示す。次いで、評価点がこの最大の降下線に沿って生成される。この方向と評価値との両方がコスト関数を形成する。
最急降下の方向を得るためには、いずれか1つの辺の変化から得られる格付け値の変化を決定する必要がある。以下のように各対象エッジについてこれが繰り返される。
ΔY/ΔT1,ΔY/ΔT2・・・・・ΔY/ΔTn
ここで、ΔYは、対象エッジiの変化(ΔTi)から得られる歩留りの変化(格付け値)である。
対象エッジの変化と格付け値の変化との間の関係が決定された後で、コスト関数によって使用されるべき特定のエッジおよび/または最大エッジ数に対するユーザ要求を考慮することも可能である。そのために、ユーザは領域ボックスを規定してもよく、このボックスのうちの1つの中にあるエッジをコスト関数に使用してもよい。好ましい実施形態では、コスト関数に最も役立つと考えられるエッジが自動的に選択されてもよい。これらは、特定のエッジTに対する、対象エッジの変化ΔTに伴う歩留り変化ΔYの最大絶対値を有するエッジである。
次いで、図11を参照して、最急降下の方向のコスト関数の決定について実施例で説明する。特に、図11は、対象セグメント(ΔS)に対するOPCマスクセグメントの変化(ΔM)を概略的に示す。この実施例では、エッジ配置誤差の初期値EPE1,EPE2およびEPE3が、対応するエッジS1,S2およびS3について計算される。これらの値は以下のように表される。
EPE1(M1,M2,M3)
EPE2(M1,M2,M3)
EPE3(M1,M2,M3)
したがって、歩留りは、コスト関数から以下のように表される。
Y(M1,M2.M3)=RF(EPE1(M1,M2,M3),EPE2(M1,M2,M3),EPE3(M1,M2,M3)
各選択セグメントについて、そのOPCマスクエッジ位置の変化とその結果得られるその対象エッジ位置の変化との間の関係を決定する必要がある。マスク誤差増大因子(MEEF:Mask Error Enhancement Factor)として知られるこの関係は、対象セグメントiとOPCマスクセグメントjとの各組み合わせについて決定される。この関係は全てMEEFマトリクス内に保存される。以下の依存性が想定される。
ΔM1=ΔT1×4/3−ΔT3/3
ΔM2=ΔT2×10/9
ΔM3=−ΔT1/3+ΔT3*4/3
ΔT1=1およびΔT2=ΔT3=0のとき、以下のようになる。
ΔM1=4/3
ΔM2=0
ΔM3=−1/3
次に、ΔM1,ΔM2およびΔM3をシミュレータに供給して新しいEPE1,EPE2およびEPE3の値を得る。次いで、これらの新しいEPE値が格付け関数に与えられて歩留りが得られる。次に、対象エッジの変化ΔT1=1から得られる歩留りの変化が、以下のように決定される。
ΔY=Y(M1,M2,M3)−Y(M1+4/3,M2,M3−1/3)
この式は、最急降下ベクトルの初項ΔY/ΔT1を生成する。
Y(M1,M2,M3)=4およびY(M1+4/3,M2,M3−1/3)=7とすると、ΔY/ΔT1=−2/−1=3となる。
ΔT2=1およびΔT1=ΔT3=0のとき、ΔM1=0、ΔM2=10/9およびΔM3=0となる。
Y(M1,M2+10/9,M3)=5とすると、ΔY/ΔT2=1である。
ΔT3=1およびΔT1=ΔT2=0のとき、ΔM1=1/3、ΔM2=0およびΔM3=4/3となる。
Y(M1+1/3,M2,M3+4/3)=6とすると、ΔY/ΔT3=2となる。
したがって、カバーマージンの実施例について、最急降下線は以下のようになる。
[ΔY/ΔT1,ΔY/ΔT2,ΔY/ΔT3]=[3,1,2]
したがって、この線に沿ってΔT1=3・t、ΔT2=tおよびΔT3=2・tを生成する必要があり、t=1のとき、ΔT1=3、ΔT2=1、ΔT3=2となる。
その結果、以下のようになる。
ΔM1=4−2/3=10/3
ΔM2=10/9
ΔM3=−10/3+10/3=0
次いで、ΔM1、ΔM1およびΔM1をシミュレータに供給すると、EPE1、EPE2およびEPE3の値が得られ、次にこれらを使用して以下の歩留りを得る。
Y(M1+10/3,M2+10/9,M3)
tの有効範囲について上のステップを繰り返す。
したがって、その結果、最急降下に沿ったベクトルおよびこの線に沿った歩留りの評価点を用いて、コスト関数が得られる。最急降下に沿った(つまり、最急降下の多次元線に沿った)コスト関数分析を使用する実施形態では、入力レイアウトで可能な全ての摂動のうちの小さいサブセットのみが評価されるが、もちろん他の実施形態では、非線形依存性を含む全ての可能な摂動が、手動または自動の最適化の間に考慮されてもよいことは理解されたい。しかしながら、この実施形態では、このコスト関数を計算することによって大幅に効率が向上し、後でこのコスト関数を使用してレイアウト摂動時の歩留りの変化を予測することができる。
図面では、前記回路レイアウトの幾何学的特性を含む物理的特性が、特に多角形のコーナおよびエッジの座標を保存することによって評価される、コスト関数分析に着目している。しかしながら、コスト関数は、材料の組成比率などのような非幾何学的パラメータも含んでよい。さらに、コスト関数分析は、レイアウト構成要素の二次元変動に着目するだけでなく、高さ変動にも関係してよく、特にこれは化学機械研磨プロセスに平坦な表面を提供する際に重要である。一般に、コスト関数または品質番号は、以下を含むがこれらに限定されないレイアウトの最適化に関連すると見なされるいかなる形態に関係してもよい。すなわち、転写に関連する予測歩留り、ランダム欠陥に関連する予測歩留り、予測される電気回路性能値で特に回路速度および/または電力消費、マスク作製関連コスト、ランダム欠陥の感度、複数の導電層を接続するビアの設計品質、回路レイアウト内の電気デバイスの品質、および/またはエレクトロマイグレーションの感度などである。さらに、これらの形態の最適な分析のみが重要なわけではなく、選択された最適条件のロバストネス分析もまた重要である。後者の形態は、コスト関数の高次差分解析を含んでもよい。
この記載の文脈において、「共通ランレングス」という用語の使用は、2つの隣接するエッジによって定義される長さ寸法を示していることは、当業者であれば理解するであろう。用語のクリティカル領域は、欠陥が検査される領域、特に電気的接続または電気的分離を提供するという観点において正確な電気的機能を提供し、隣接するエッジおよび共通ランレングスによって形成される領域を示している。したがって、クリティカル領域は、集積回路のレイアウト細部を構成する多角形領域によって定義される。アプリケーション全体の多角形は、(微小)電気回路の機能を提供するとともに定義する、基板上の物理的実体を定義するために使用される、多角形状の実体を示している。さらに、区分的線形(PWL:piece wise linear)関数は、一連の線形関数を特徴としており、各線形関数は、固定境界間で有効であり、これらの固定領域は併合されて、前記併合領域によって形成される全体領域に亘って、連続する(標準的な数学的意味で)またはほとんど連続する関数を提供する。用語の「摂動を与えること」、「摂動」などは、その標準的な数学的意味で使用されるが、特に、自動または手動で生成され分析されるレイアウトのレイアウト形状のわずかな変動にも関係してよい。PWL関数を使用して、事前に定義された基準まで非線形コスト関数を近似することができる。
本発明の具体的な実施形態が上で説明されたが、本発明は、説明とは別の方法で実施されてもよいことは理解されるであろう。特に、上の記載は説明を意図したものであって、制限的なものではない。したがって、以下に記載される請求項の範囲から逸脱することなく記載される本発明に改変を加えてもよいことは、当業者には明らかであろう。

Claims (19)

  1. 互いに関連する所定の幾何学的関係を有する複数の多角形から成る大域的な集積回路レイアウトの最適化方法であって、
    −最初の大域的な集積回路レイアウトを提供するステップと、
    −局所品質番号をそれぞれ前記最初の回路レイアウトにおける形状の局所パターンの関数として評価するステップと、
    −前記局所品質番号の近似関数を合計して前記最初の大域的な回路レイアウトに関連する全体の品質番号を導くステップと、
    −前記大域的な回路レイアウトを変化させることによって前記全体の品質番号に摂動を与えるステップと、
    −前記大域的な回路レイアウトを最適化するように前記品質番号を最適化する摂動を選択するステップと、
    を含む方法。
  2. 前記品質番号が、転写に関連する予測歩留り、ランダム欠陥に関連する予測歩留り、予測される電気回路性能値、マスク作製関連コスト、ランダム欠陥の感度、複数の導電層を接続するビアの設計品質、前記回路レイアウト内の電気デバイスの品質、および/またはエレクトロマイグレーションの感度を示す、請求項1に記載の方法。
  3. 前記予測電気性能が、回路速度および/または電力消費に関連している、請求項2に記載の方法。
  4. 前記物理的特性が、前記回路レイアウトの幾何学的特性を含む、請求項1に記載の方法。
  5. 前記近似関数が、前記局所品質番号の近似関数値を評価できるように、形状の前記局所パターンに対する摂動に関する前記局所品質番号を評価することによって提供される、請求項1に記載の方法。
  6. 大域的な集積回路レイアウトが、局所パターンの前記形状を示す多角形のコーナおよびエッジの座標を保存することによって提供され、前記近似関数が、前記コーナおよびエッジの座標に線形的に依存して提供される、請求項1に記載の方法。
  7. 前記コーナおよびエッジの座標に対する線形依存性が、多次元局所品質番号の最急降下の方向を決定することによって提供される、請求項6に記載の方法。
  8. 前記近似関数が、区分的線形関数として提供される、請求項6に記載の方法。
  9. 前記近似関数が、二次関数として提供される、請求項6に記載の方法。
  10. 前記局所品質番号が、ビア接続の品質番号を評価するために、オーバーラップする多角形の対象形状のカバーマージンの関数として表される、請求項6に記載の方法。
  11. 前記局所品質番号が、光学近接効果を評価するために、多角形のシミュレーション輪郭のカバーマージンの関数として表される、請求項6に記載の方法。
  12. 前記局所品質番号が、コントラストの格付けを評価するために、多角形のエッジ位置に対するシミュレーション強度の関数として表される、請求項6に記載の方法。
  13. 前記局所品質番号が、ランダム欠陥の感度を評価するために、隣接する多角形間の距離および共通ランレングスの関数として表される、請求項6に記載の方法。
  14. 前記局所品質番号が、予測集積回路トランジスタパラメータに関する関数として表される、請求項6に記載の方法。
  15. 前記大域的な回路レイアウトが、一連のパラメータによって確定的に生成され、前記摂動が、前記パラメータの摂動によって提供される、請求項1に記載の方法。
  16. 前記大域的な回路レイアウトが、前記局所パターンまたは近似関数を変化させることによって変更される、請求項1に記載の方法。
  17. プログラム可能な装置上で実行される場合に、請求項1で請求される方法のステップを実施するプログラムコード部を含む、コンピュータプログラム製品。
  18. コンピュータ上で使用可能な資源にアクセスするコンピュータ可読命令を内部に有するコンピュータ使用可能媒体を有し、前記コンピュータ可読命令が、前記コンピュータに、請求項1で請求される方法の前記ステップを実施させることを含む、製品。
  19. 集積回路レイアウトを最適化するシステムであって、
    −最初の大域的な集積回路レイアウトを受信する入力部と、
    − ・前記最初の回路レイアウトの関数を評価して、前記最初の回路レイアウトに関連する全体の品質番号を、局所品質番号の合計関数であってそれぞれが形状の局所パターンの関数である前記合計関数として導き出し、
    ・前記大域的な回路レイアウトを変化させることによって前記全体の品質番号に摂動を与え、
    ・前記品質番号を最適化する摂動を選択する、
    ように構成される処理回路と、
    − 前記選択された摂動を出力する出力部と、
    を含むシステム。
JP2009518018A 2006-06-27 2007-06-27 集積回路の物理的レイアウトの最適化方法 Pending JP2009543333A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP06076308A EP1873663A1 (en) 2006-06-27 2006-06-27 Method for optimizing an integrated circuit physical layout
PCT/NL2007/050312 WO2008002136A1 (en) 2006-06-27 2007-06-27 Method for optimizing an integrated circuit physical layout

Publications (1)

Publication Number Publication Date
JP2009543333A true JP2009543333A (ja) 2009-12-03

Family

ID=37402525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009518018A Pending JP2009543333A (ja) 2006-06-27 2007-06-27 集積回路の物理的レイアウトの最適化方法

Country Status (4)

Country Link
US (1) US8151234B2 (ja)
EP (1) EP1873663A1 (ja)
JP (1) JP2009543333A (ja)
WO (1) WO2008002136A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010039382A (ja) * 2008-08-07 2010-02-18 Toshiba Corp 評価パターン作成方法、評価パターン作成プログラムおよびパターン検証方法
JP2010140021A (ja) * 2008-12-14 2010-06-24 Internatl Business Mach Corp <Ibm> 連続スケール上で定義した製造可能性の連続的微分可能性を用いたリソグラフィ・マスクの製造可能性の計算方法
JP2010140020A (ja) * 2008-12-14 2010-06-24 Internatl Business Mach Corp <Ibm> ターゲット・エッジ・ペアを選択することによるリソグラフィ・マスクの製造可能性の計算方法
JP2012514866A (ja) * 2009-01-09 2012-06-28 タクミ テクノロジー コーポレイション 集積回路の物理的配置を最適化するためのリソグラフィ装置の照明条件セットの選択方法
CN104750891A (zh) * 2013-12-27 2015-07-01 上海华虹宏力半导体制造有限公司 从版图数据中抽取逻辑部分版图布线密度的方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5380933B2 (ja) * 2008-07-17 2014-01-08 富士通株式会社 モニタ位置決定装置およびモニタ位置決定方法
US10089432B2 (en) * 2008-11-03 2018-10-02 Mentor Graphics Corporation Rule-check waiver
US8056023B2 (en) * 2008-12-14 2011-11-08 International Business Machines Corporation Determining manufacturability of lithographic mask by reducing target edge pairs used in determining a manufacturing penalty of the lithographic mask
US8539390B2 (en) * 2011-01-31 2013-09-17 International Business Machines Corporation Determining manufacturability of lithographic mask based on manufacturing shape penalty of aspect ratio of edge that takes into account pair of connected edges of the edge
US8656323B2 (en) * 2011-02-22 2014-02-18 Kla-Tencor Corporation Based device risk assessment
US8719735B2 (en) 2011-07-14 2014-05-06 International Business Machines Corporation Optimizing lithographic mask for manufacturability in efficient manner
CN102521425B (zh) * 2011-10-25 2014-01-29 清华大学 版图二划分方法
US8631375B2 (en) 2012-04-10 2014-01-14 International Business Machines Corporation Via selection in integrated circuit design
US8898600B2 (en) * 2013-03-15 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Layout optimization for integrated design
US9418196B2 (en) 2013-03-15 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Layout optimization for integrated circuit design
US20150159895A1 (en) 2013-12-11 2015-06-11 Honeywell International Inc. Building automation system with user defined lifestyle macros
US9384318B2 (en) * 2014-04-28 2016-07-05 Globalfoundries Inc. Mask error compensation by optical modeling calibration
US10488062B2 (en) 2016-07-22 2019-11-26 Ademco Inc. Geofence plus schedule for a building controller
US11023648B2 (en) 2017-12-12 2021-06-01 Siemens Industry Software Inc. Puzzle-based pattern analysis and classification
CN109145502B (zh) * 2018-09-17 2023-05-12 中国人民解放军海军工程大学 一种威布尔型单元寿命分布参数估计方法
CN113671804B (zh) * 2021-08-25 2024-02-13 全芯智造技术有限公司 确定掩模扰动信号的方法、设备和计算机可读存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004034463A1 (ja) * 2002-10-10 2004-04-22 Fujitsu Limited レイアウト方法及び装置並びにそのプログラム及び記録媒体
JP2005302913A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 半導体装置の導体のレイアウト方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6189132B1 (en) * 1998-04-09 2001-02-13 International Business Machines Corporation Design rule correction system and method
US7065729B1 (en) * 1998-10-19 2006-06-20 Chapman David C Approach for routing an integrated circuit
US6738954B1 (en) * 1999-12-08 2004-05-18 International Business Machines Corporation Method for prediction random defect yields of integrated circuits with accuracy and computation time controls
JP3892205B2 (ja) * 2000-04-14 2007-03-14 松下電器産業株式会社 レイアウトコンパクション方法
US6928634B2 (en) * 2003-01-02 2005-08-09 Yuri Granik Matrix optical process correction
US6986109B2 (en) 2003-05-15 2006-01-10 International Business Machines Corporation Practical method for hierarchical-preserving layout optimization of integrated circuit layout
US7355673B2 (en) * 2003-06-30 2008-04-08 Asml Masktools B.V. Method, program product and apparatus of simultaneous optimization for NA-Sigma exposure settings and scattering bars OPC using a device layout
US7269817B2 (en) * 2004-02-10 2007-09-11 International Business Machines Corporation Lithographic process window optimization under complex constraints on edge placement
US7346865B2 (en) * 2004-11-01 2008-03-18 Synopsys, Inc. Fast evaluation of average critical area for IC layouts
JP4768251B2 (ja) * 2004-11-01 2011-09-07 株式会社東芝 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法
US7266803B2 (en) * 2005-07-29 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Layout generation and optimization to improve photolithographic performance
US7657859B2 (en) 2005-12-08 2010-02-02 International Business Machines Corporation Method for IC wiring yield optimization, including wire widening during and after routing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004034463A1 (ja) * 2002-10-10 2004-04-22 Fujitsu Limited レイアウト方法及び装置並びにそのプログラム及び記録媒体
JP2005302913A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 半導体装置の導体のレイアウト方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010039382A (ja) * 2008-08-07 2010-02-18 Toshiba Corp 評価パターン作成方法、評価パターン作成プログラムおよびパターン検証方法
JP2010140021A (ja) * 2008-12-14 2010-06-24 Internatl Business Mach Corp <Ibm> 連続スケール上で定義した製造可能性の連続的微分可能性を用いたリソグラフィ・マスクの製造可能性の計算方法
JP2010140020A (ja) * 2008-12-14 2010-06-24 Internatl Business Mach Corp <Ibm> ターゲット・エッジ・ペアを選択することによるリソグラフィ・マスクの製造可能性の計算方法
JP2012514866A (ja) * 2009-01-09 2012-06-28 タクミ テクノロジー コーポレイション 集積回路の物理的配置を最適化するためのリソグラフィ装置の照明条件セットの選択方法
CN104750891A (zh) * 2013-12-27 2015-07-01 上海华虹宏力半导体制造有限公司 从版图数据中抽取逻辑部分版图布线密度的方法

Also Published As

Publication number Publication date
WO2008002136A1 (en) 2008-01-03
US8151234B2 (en) 2012-04-03
EP1873663A1 (en) 2008-01-02
US20100146465A1 (en) 2010-06-10

Similar Documents

Publication Publication Date Title
JP2009543333A (ja) 集積回路の物理的レイアウトの最適化方法
US9977856B2 (en) Integrated circuit layout design methodology with process variation bands
US7818694B2 (en) IC layout optimization to improve yield
US8001516B2 (en) Characterization and reduction of variation for integrated circuits
US8930857B2 (en) Mask data verification apparatus, design layout verification apparatus, method thereof, and computer program thereof
US11726402B2 (en) Method and system for layout enhancement based on inter-cell correlation
JP2006512767A (ja) 歩留まり改善
US7861195B2 (en) Process for design of semiconductor circuits
JP2007535715A (ja) 集積回路レイアウトを設計する方法及び機器
JP5676476B2 (ja) 集積回路の物理的配置を最適化するためのリソグラフィ装置の照明条件セットの選択方法
JP2010506336A (ja) 電子設計自動化における特性
KR20070063020A (ko) 집적 회로의 선택적 스케일링
US7082588B2 (en) Method and apparatus for designing integrated circuit layouts
US11624981B2 (en) Resist and etch modeling
US8464192B2 (en) Lithography verification apparatus and lithography simulation program
KR20230036578A (ko) 광 근접 보정 방법. 그것을 이용하는 마스크 제작 방법 및 반도체 칩
JP2006058413A (ja) マスクの形成方法
Maynard et al. Measurement and reduction of critical area using Voronoi diagrams
TW201712773A (zh) 用於分析半導體晶圓之處理的方法及裝置
JP2005159029A (ja) リソグラフィ評価方法、リソグラフィプロセスおよびプログラム
JP4845202B2 (ja) 電気特性測定回路、遅延ライブラリ作成装置、遅延ライブラリの作成方法、及び半導体集積回路の設計方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130301

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130301

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604