CN104750891A - 从版图数据中抽取逻辑部分版图布线密度的方法 - Google Patents

从版图数据中抽取逻辑部分版图布线密度的方法 Download PDF

Info

Publication number
CN104750891A
CN104750891A CN201310739515.9A CN201310739515A CN104750891A CN 104750891 A CN104750891 A CN 104750891A CN 201310739515 A CN201310739515 A CN 201310739515A CN 104750891 A CN104750891 A CN 104750891A
Authority
CN
China
Prior art keywords
layout
wiring density
domain
area
layout data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310739515.9A
Other languages
English (en)
Inventor
梁影
周喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310739515.9A priority Critical patent/CN104750891A/zh
Publication of CN104750891A publication Critical patent/CN104750891A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种从版图数据中抽取逻辑部分版图布线密度的方法，包括：统计逻辑单元种类t，每个种类包含的逻辑单元个数n，测量版图逻辑部分总共占有的面积A；统计出的各种类每个逻辑单元的面积a；计算出逻辑部分版图布线密度。本发明从版图数据中抽取逻辑部分版图布线密度的方法在只有最终版图数据的情况下能准确分析芯片版图的布线密度，利用布线密度能计算出版图面积利用率，分析版图面积缩小的可能。本发明的方法结果准确，操作简单，能节约设计成本，提高设计效率。

Description

从版图数据中抽取逻辑部分版图布线密度的方法
技术领域
本发明涉及集成电路制造领域，特别是涉及一种从集成电路芯片版图数据中抽取逻辑部分版图布线密度的方法。
背景技术
集成电路芯片版图设计结束后工程师都会提供一个GDSII格式的数据文件，该文件包含计算后续流片的MASK所需的各个工艺层次的物理图形信息，只有通过版图编辑工具才能看到版图，如果想计算版图的逻辑部分布线密度，一般采用方法如下：
1）通过版图编辑工具打开版图数据，然后用手工测量出整个版图逻辑部分的总面积A，再手工测量一下每种逻辑单元的面积a并数出每种逻辑单元的个数n。
2）利用算式D=(a1Xn1+a2Xn2+...)/A,计算出布线密度。
上述方法对于门数多面积大的芯片很难实现；而对于面积小门数少的芯片实现起来效率很低，并且准确度不高，误差能达到20%左右，不能快速准确的帮助工程师对芯片版图面积的利用率进行有效分析。
发明内容
本发明所要解决的技术问题是提供一种在只提供标准的版图GDSII数据的前提下能提取出集成电路芯片逻辑部分版图布线密度的方法。
为解决上述技术问题，本发明从版图数据中抽取逻辑部分版图布线密度的方法，包括：
1）根据逻辑单元的命名规律从版图GDSII数据中统计出逻辑单元的种类t和每个种类所包含的逻辑单元个数n，并测量出版图逻辑部分总共占有的面积A；
2）从版图数据文件中抽取出步骤1）所统计出的各种类每个逻辑单元的面积a；
每个逻辑单元的版图都有一层标识层来划定该单元所占用的面积，根据这个标识层的数据，就能够计算得到每种逻辑单元的面积a。
3）利用下述公式计算版图逻辑部分计算布线密度：
D=(a【t1】×n【t1】+a【t2】×n【t2】+…+a【tn】×n【tn】)/A×100%。
GDSII是物理版图数据的一种标准格式，包含各个版图层次的图形信息。
本发明从集成电路芯片版图数据中抽取逻辑部分版图布线密度的方法，在只有最终版图数据的情况下能准确分析芯片版图的布线密度，利用布线密度能计算出版图面积利用率，分析版图面积缩小的可能。本发明的方法结果准确，操作简单，能节约设计成本，提高设计效率。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明的流程示意图。
具体实施方式
本发明从版图数据中抽取逻辑部分版图布线密度的方法一实施例包括：
1）根据逻辑单元的命名规律从版图GDSII数据中统计出逻辑单元的种类t和每个种类所包含的逻辑单元个数n，并测量出版图逻辑部分总共占有的面积A；
2）从版图数据文件中抽取出步骤1）所统计出的各种类每个逻辑单元的面积a；
每个逻辑单元的版图都有一层标识层来划定该单元所占用的面积，根据这个标识层的数据，就能够计算得到每种逻辑单元的面积a。
3）利用下述公式计算版图逻辑部分计算布线密度：
D=(a【t1】×n【t1】+a【t2】×n【t2】+…+a【tn】×n【tn】)/A×100%。
其中，【t1】～【tn】标识逻辑单元的各个种类；
4）将前述步骤的操作写到可执行文件Density.pl中，这个脚本文件完成以下五个方面的内容：
a）统计逻辑单元种类和个数；
b）测量每种逻辑单元的面积；
c）计算出所有逻辑单元面积的和；
d）测量出版图中逻辑部分版图的面积；
e）利用算式计算出版图逻辑部分的布线密度D。
在需要计算逻辑部分版图布线密度时，执行脚本Density.pl，即可得到版图逻辑部分的布线密度。上述实施例能够在只有版图GDSII格式数据的情况下，通过编写脚本文件对其进行数据抽取和计算，从而得到很精准的逻辑部分的版图的布线密度，为芯片面积利用率的分析提供可靠的数据。通过该脚本文件得到的逻辑部分版图的布线密度的误差能够从原来的20%减小到现在的2%。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (1)

1.一种从版图数据中抽取逻辑部分版图布线密度的方法，其特征是，包括：
1）根据逻辑单元的命名规律从版图GDSII数据中统计出逻辑单元的种类t和每个种类所包含的逻辑单元个数n，并测量出版图逻辑部分总共占有的面积A；
2）从版图数据文件中抽取出步骤1）所统计出的各种类每个逻辑单元的面积a；
3）利用下述公式计算版图逻辑部分计算布线密度：
D=(a【t1】×n【t1】+a【t2】×n【t2】+…+a【tn】×n【tn】)/A×100%。
CN201310739515.9A 2013-12-27 2013-12-27 从版图数据中抽取逻辑部分版图布线密度的方法 Pending CN104750891A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310739515.9A CN104750891A (zh) 2013-12-27 2013-12-27 从版图数据中抽取逻辑部分版图布线密度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310739515.9A CN104750891A (zh) 2013-12-27 2013-12-27 从版图数据中抽取逻辑部分版图布线密度的方法

Publications (1)

Publication Number Publication Date
CN104750891A true CN104750891A (zh) 2015-07-01

Family

ID=53590575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310739515.9A Pending CN104750891A (zh) 2013-12-27 2013-12-27 从版图数据中抽取逻辑部分版图布线密度的方法

Country Status (1)

Country Link
CN (1) CN104750891A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009543333A (ja) * 2006-06-27 2009-12-03 タクミ テクノロジー コーポレイション 集積回路の物理的レイアウトの最適化方法
CN102341905A (zh) * 2009-06-12 2012-02-01 松下电器产业株式会社 半导体集成电路装置及其设计方法
CN102855360A (zh) * 2012-09-11 2013-01-02 中国科学院微电子研究所 一种纳米工艺金属层版图的优化设计方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009543333A (ja) * 2006-06-27 2009-12-03 タクミ テクノロジー コーポレイション 集積回路の物理的レイアウトの最適化方法
CN102341905A (zh) * 2009-06-12 2012-02-01 松下电器产业株式会社 半导体集成电路装置及其设计方法
CN102855360A (zh) * 2012-09-11 2013-01-02 中国科学院微电子研究所 一种纳米工艺金属层版图的优化设计方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张颖: "芯片版图面积的设计优化", 《中国集成电路》 *

Similar Documents

Publication Publication Date Title
CN102944570B (zh) 一种基于x射线元素荧光的岩石样品岩性定名的分析方法
WO2007071601A1 (en) Synthesizing current source driver model for analysis of cell characteristics
Realov et al. Random telegraph noise in 45-nm CMOS: Analysis using an on-chip test and measurement system
US10997332B1 (en) System and method for computing electrical over-stress of devices associated with an electronic design
CN103310115A (zh) 一种多目标跟踪的杂波估计方法
CN107423278A (zh) 评价要素的识别方法、装置及系统
CN102375896B (zh) 一种soinmos总剂量辐照建模方法
CN105138769A (zh) 一种用于可编程电路的时序模型生成方法及装置
CN103367188A (zh) 晶圆良率分析方法及系统
CN103650345A (zh) 部件分析系统及方法
CN106934121A (zh) 一种测试器件模型仿真结果正确性的方法
CN106295346A (zh) 一种应用漏洞检测方法、装置及计算设备
CN102096743A (zh) 基于网络s参数提取的rfic esd防护电路优化方法
CN107764642A (zh) 一种红砂岩路基压实度检测方法
CN103425812A (zh) 半导体器件设计系统及其使用方法
CN101196936B (zh) Mos晶体管电学统计模型的快速建模方法
CN103425804B (zh) 一种图形化显示时钟系统结构的方法
CN103970990B (zh) 基于qar数据的飞机航段油耗区间估计方法
CN102214251A (zh) 一种对半导体器件进行总剂量辐照提参建模的方法
CN104750891A (zh) 从版图数据中抽取逻辑部分版图布线密度的方法
CN105447213B (zh) 用于对电路设计进行仿真的方法和装置
CN111680470B (zh) 一种数字信号处理器版图分布定位方法
CN102221988B (zh) 一种快速的指令级处理器能耗估算方法
CN110619168A (zh) 一种基于网表的超大规模芯片信息分析方法
CN102508974A (zh) 基于版图变化改变互连延迟参数的集成电路分析方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150701