CN111680470B - 一种数字信号处理器版图分布定位方法 - Google Patents
一种数字信号处理器版图分布定位方法 Download PDFInfo
- Publication number
- CN111680470B CN111680470B CN202010455515.6A CN202010455515A CN111680470B CN 111680470 B CN111680470 B CN 111680470B CN 202010455515 A CN202010455515 A CN 202010455515A CN 111680470 B CN111680470 B CN 111680470B
- Authority
- CN
- China
- Prior art keywords
- dsp chip
- layout
- module
- chip
- single event
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Abstract
为克服现有反向分析方法对于大规模集成电路的适用性局限,本发明提供一种数字信号处理器版图分布定位方法,该方法包括:步骤一、获取DSP芯片的有源区染色显微照片;步骤二、如果DSP芯片采用的是倒封装结构,对DSP芯片的衬底进行减薄抛光;步骤三、将DSP芯片划分出不同的模块;步骤四、定位出每个模块所在的象限;步骤五、标记出每一个产生单粒子效应的位置坐标和时间信息;步骤六、在DSP芯片的原始版图照片上将所有的单粒子效应数据点按照位置坐标进行标记;步骤七、根据获取的单粒子效应位置坐标,确认每个模块的版图定位,并结合有源区染色显微照片,利用作图工具画出每个模块所在的位置。
Description
技术领域
本发明属于集成电路设计领域,具体涉及一种数字信号处理器版图分布定位方法。
背景技术
数字信号处理器(Digital Signal Processor,DSP)作为一种典型的超大规模集成电路,相对于通常的微处理器,具有计算速度快、功耗低、体积小等优点,因其具有强大的数字信号处理,在数字通信、信号处理、工业控制、图像处理等领域起到重要的作用。同时,由于DSP存在上述优势,在航天电子领域也占据着非常重要的地位。
集成电路的版图设计是科学性和艺术性的结合,需要长期的实践积累才能设计出优秀的产品。良好的版图设计不仅能够节省芯片的体积重量,而且能够优化DSP内部各个模块之间的资源调配、分工合作。同时,也会降低不合理的布局布线带来的额外芯片功耗。因此,为了节约成本和学习先进经验,对商用DSP器件进行深入的研究分析,获取其功能架构及版图分布情况,对于提升抗辐射加固DSP芯片的器件性能和版图设计具有十分重要的意义。
目前,对于商用电子芯片的版图分析主要采用反向分析方法。反向分析方法中,对已有的芯片采用化学方法进行分层拍照和提取纵向参数,再将每层图片进行拼接获取版图照片,然后从版图照片上提取电路图,仿真验证后根据现有的工艺条件,借鉴版图设计。文献[1](王健,陈旭峰,徐洪伟.SN7400芯片版图研究[J].电子世界,2013(16))对该方法进行了介绍。中国专利申请CN201811580199.4,“一种获取Power MOS版图设计全貌的方法”中通过切分Power MOS管,提取版图设计中特定参数的拓扑信息,然后将参数的拓扑信息输入SPICE进行仿真,来获取整个Power MOS版图设计的I-V特性,该方法适用于获取Power MOS版图设计的特性全貌,为可靠性分析提供依据。
以上两种反向分析方法均对商用电子芯片版图进行了分析,但是,该反向分析方法只适用于芯片功能单一、结构简单的存储类电子芯片。此外,反向分析方法耗费的时间和经费成本很高。因此,反向分析对于功能模块众多,结构复杂的大规模集成电路来说不具备适用性。
发明内容
为克服现有反向分析方法对于大规模集成电路的适用性局限,本发明提供一种数字信号处理器版图分布定位方法,该方法利用重离子微束或激光微束的实验结果并结合芯片的管脚分布来定位数字信号处理器的版图分布。
为实现以上发明目的,本发明的技术解决方案是:
一种数字信号处理器版图分布定位方法,包括以下步骤:
步骤一、选取待分析的DSP芯片,对DSP芯片进行去除封装处理和去层处理,对处理后DSP芯片拍照,获取DSP芯片的有源区染色显微照片,该照片即为DSP芯片的原始版图照片;
步骤二、如果DSP芯片采用的不是倒封装结构,则直接执行步骤三,如果DSP芯片采用的是倒封装结构,则先对DSP芯片进行纵切,测量DSP芯片的衬底厚度,然后对DSP芯片的衬底进行减薄抛光,减薄抛光至重离子或脉冲激光能够穿透的厚度为止;
步骤三、根据该DSP芯片器件手册中的内容,将DSP芯片划分出不同的模块;
步骤四、根据该DSP芯片器件手册中定义的芯片管脚图,找到每个模块对应的管脚分布,对该模块的版图分布进行初步定位,定位出每个模块所在的象限;
步骤五、利用激光微束或重离子微束平台,选取适当的激光能量或重离子LET值,针对不同的模块运行不同的测试程序,然后在分区域扫描过程中不断地监测单粒子效应情况,标记出每一个产生单粒子效应的位置坐标和时间信息;
步骤六、在获取所有模块的单粒子效应数据后,利用作图工具,在步骤一获取的DSP芯片的原始版图照片上将所有的单粒子效应数据点按照位置坐标进行标记,并将不同模块产生的单粒子效应数据点分别用不同的颜色或者标记进行区分;
步骤七、根据获取的单粒子效应位置坐标,参照器件手册的管脚分布,确认每个模块的版图定位,并结合步骤一中的有源区染色显微照片,利用作图工具画出每个模块所在的位置;获取数字信号处理器的版图分布定位后,可通过该版图分布定位对后续集成电路的版图设计进行指导优化,以及对芯片的单粒子效应敏感区域进行初步评估。
进一步地,步骤二中,对芯片的衬底进行减薄抛光,将芯片硅衬底减薄至100μm。
进一步地,步骤三中,模块包括功能模块和存储模块。
进一步地,步骤六中的作图工具为Python+Matplotlib或者MATLAB软件。
本发明与现有技术相比,主要的技术优点体现在:
1.本发明提供的数字信号处理器版图分布定位方法适用性很强,对于简单的存储类芯片和复杂的超大规模集成电路都适用,相较于反向分析方法效率更高,并且解决了超大规模集成电路的版图定位问题。
2.本发明提供的数字信号处理器版图分布定位方法技术思路简单,操作容易,不需要很高的专业知识积累,而反向分析方法需要技术人员对半导体芯片的制作工艺及每个模块的构成很熟悉。本发明只需要技术人员针对不同的模块运行不同的测试程序,熟悉各个模块在芯片Datasheet里的管脚布即可对该模块的位置进行定位。
3.本发明提供的数字信号处理器版图分布定位方法所花费的时间和经费成本相较于反向分析能够大大降低,对于DSP芯片本身也不需要进行破坏性的处理。
4.本发明数字信号处理器版图分布定位方法所需的重离子和激光微束的实验环境容易获得,尤其是激光微束实验平台现在国内大多研究单位都配备,而反向分析则需要更多复杂的专用设备,并不是普通用户能够方便使用的。
附图说明
图1为本发明具体实施例TMS320C6455CTZ的有源区染色显微照片;
图2为本发明具体实施例TMS320C6455CTZ衬底厚度纵切测量示意图;
图3为本发明具体实施例TMS320C6455CTZ的主要模块示意图;
图4为本发明具体实施例TMS320C6455CTZ版图A象限的管脚定义分布图;
图5为本发明具体实施例TMS320C6455CTZ的McBSP模块信号引脚图;
图6为本发明具体实施例TMS320C6455CTZ的重离子微束SEE实验结果示意图;
图7为本发明具体实施例TMS320C6455CTZ模块版图定位示意图;
图8为本发明数字信号处理器版图分布定位方法的流程图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚明白,以下结合附图以及实施例,对本发明的技术细节进行详细说明。需要说明的是,具体的实施例只是用于解释本发明,并不是用于限定本发明。
针对超大规模集成电路,尤其是数字信号处理器,本发明提出了一种基于重离子微束或激光微束的实验结果,结合芯片的管脚分布来定位数字信号处理器版图分布的方法。本发明方法结合DSP测试系统,通过开展重离子微束或激光微束实验,对于去封装后的DSP芯片进行版图扫描,并标记出不同模块发生单粒子效应(Single Event Effect,SEE)的敏感点和效应类型。结合DSP器件官方数据手册的管脚分布,去除公共芯片资源(例如,总线)的干扰,最终根据不同功能模块SEE敏感点的区域分布,利用作图软件画出相应模块的区域分布。
下面以美国TEXAS INSTRUMENTS公司推出的一款商用高性能数字信号处理器TMS320C6455CTZ为例,利用重离子微束或激光微束实验相结合的方式,成功获取了其主要模块的版图分布。本发明数字信号处理器版图分布定位方法的具体步骤如下:
步骤一、选取待分析的DSP芯片,去除DSP芯片的封装(通常所说的开盖处理),并对DSP芯片进行去层处理,对处理后DSP芯片拍照,获取有源区染色显微照片(如图1所示,为了实验方便对原始图片进行镜像处理,并按照管脚分布图对版图区域初步划分为A、B、C、D四个象限),该照片即为DSP芯片的原始版图照片;
步骤二、如果DSP芯片采用的不是倒封装结构,则直接执行步骤三;如果DSP芯片采用的是倒封装结构,则先对DSP芯片进行纵切,测量DSP芯片的衬底厚度,如图2所示,TMS320C6455CTZ的衬底厚度为600μm,接着利用研磨抛光平台对于芯片的衬底进行减薄抛光至重离子或脉冲激光能够穿透的厚度水平,实验前将芯片硅衬底减薄至100μm;
步骤三、根据该DSP芯片器件手册中的内容,将DSP芯片划分出不同的模块,该模块具体可包含功能模块和存储模块;如图3所示,可包括CPU核,多通道缓冲串行接口McBSP、外部存储器接口EMIF等功能模块;Level 1程序和数据存储器、Level 2存储器等存储模块;
步骤四、如图4所示,结合器件Datasheet中定义的芯片管脚图,找到每个模块对应的管脚分布,对该模块的版图分布进行初步定位(定位出该模块所在A、B、C、D哪一个象限),该步骤能够有效节省扫描时间;
步骤五、利用激光微束或重离子微束平台,选取适当的激光能量或重离子LET(Linear Energy Transfer)值,针对不同的DSP模块运行不同的测试程序;例如,针对内部存储类单元通过写入初始数据,并在辐照过程中不断回读存储单元的数据,记录发生单粒子翻转(Single Event Upset,SEU)的数据位;针对功能模块,可以开发测试程序使DSP芯片完成该模块的特定功能,并在辐照过程中不断监测单粒子功能中断(Single EventFunction Interrupt,SEFI)的情况,通过在分区域扫描过程中不断地监测单粒子效应情况,标记出每一个产生单粒子效应的位置坐标和时间信息;
需要说明的是扫描的步长越小,在每一点停留的时间越长(也就是扫描的速度越慢),则获取的SEE位置坐标更加精确,需要根据扫描区域的大小以及实验机时进行合理调整;
在该步骤中,可参照中国专利申请CN201610880420.2,名称为“一种重离子微束定位方法及用于该方法的芯片”是一种重离子微束定位方法,通过确定待测电路中的一对垂直和水平边缘的位置为坐标原点,进而通过相对位移确定待测电路其他位置的坐标信息,该方法可以辅助本发明中的重离子微束实验;
步骤六、在获取所测试的所有模块的SEE效应数据后(注:实验获取的SEE效应类型主要为单粒子翻转SEU和单粒子功能中断SEFI),利用作图工具(如Python+Matplotlib或者MATLAB软件),在DSP芯片版图上将所有的SEE数据点按照位置坐标进行标记,并将测试不同模块产生的SEE数据点分别用不同的颜色或者标记进行区分,如图6所示;
步骤七、根据获取的SEE位置坐标,并对照器件Datasheet的管脚分布,确认每个模块的版图定位,然后结合步骤一中的有源区染色显微照片,利用作图软件画出每个模块所在的位置,如图7所示。
电子芯片的版图设计,模块布局是影响芯片性能的关键因素之一,通过本发明方法获取商用DSP芯片等大规模集成电路的版图分布后,可以用于指导芯片的设计优化,以及对芯片的单粒子效应敏感区域进行初步评估。
下面对存储类模块和功能模块的位置提取过程进行举例说明:(1)前述步骤五获取了Level2存储器(简记为L2SRAM)的SEU数据,利用Python+Matplotlib将SEU数据绘制在版图上,即可获取如图7中矩形区域所示的L2SRAM版图定位情况;(2)对于多通道缓冲串行接口McBSP,器件Datasheet中的信号引脚图为图5所示,并在图4所示的DSP管教分布图中找到每一个信号对应的引脚位置,不难发现,McBSP的信号引脚全部位于A象限,因此根据芯片设计中的“就近原则”可初步判定McBSP模块位于A象限。结合步骤五中的McBSP的SEFI数据,利用Python+Matplotlib将SEFI数据绘制在版图上,即可获取如图7中橘黄色矩形区域所示的McBSP版图定位情况。
Claims (4)
1.一种数字信号处理器版图分布定位方法,其特征在于,包括以下步骤:
步骤一、选取待分析的DSP芯片,对DSP芯片进行去除封装处理和去层处理,对处理后DSP芯片拍照,获取DSP芯片的有源区染色显微照片,该照片即为DSP芯片的原始版图照片;
步骤二、如果DSP芯片采用的不是倒封装结构,则直接执行步骤三,如果DSP芯片采用的是倒封装结构,则先对DSP芯片进行纵切,测量DSP芯片的衬底厚度,然后对DSP芯片的衬底进行减薄抛光,减薄抛光至重离子或脉冲激光能够穿透的厚度为止;
步骤三、根据该DSP芯片器件手册中的内容,将DSP芯片划分出不同的模块;
步骤四、根据该DSP芯片器件手册中定义的芯片管脚图,找到每个模块对应的管脚分布,对该模块的版图分布进行初步定位,定位出每个模块所在的象限;
步骤五、利用激光微束或重离子微束平台,选取适当的激光能量或重离子LET值,针对不同的模块运行不同的测试程序,然后在分区域扫描过程中不断地监测单粒子效应情况,标记出每一个产生单粒子效应的位置坐标和时间信息;
步骤六、在获取所有模块的单粒子效应数据后,利用作图工具,在步骤一获取的DSP芯片的原始版图照片上将所有的单粒子效应数据点按照位置坐标进行标记,并将不同模块产生的单粒子效应数据点分别用不同的颜色或者标记进行区分;
步骤七、根据获取的单粒子效应位置坐标,参照器件手册的管脚分布,确认每个模块的版图定位,并结合步骤一中的有源区染色显微照片,利用作图工具画出每个模块所在的位置。
2.根据权利要求1所述的数字信号处理器版图分布定位方法,其特征在于:步骤二中,对芯片的衬底进行减薄抛光,将芯片硅衬底减薄至100μm。
3.根据权利要求1或2所述的数字信号处理器版图分布定位方法,其特征在于:步骤三中,模块包括功能模块和存储模块。
4.根据权利要求3所述的数字信号处理器版图分布定位方法,其特征在于:步骤六中的作图工具为Python+Matplotlib或者MATLAB软件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010455515.6A CN111680470B (zh) | 2020-05-26 | 2020-05-26 | 一种数字信号处理器版图分布定位方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010455515.6A CN111680470B (zh) | 2020-05-26 | 2020-05-26 | 一种数字信号处理器版图分布定位方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111680470A CN111680470A (zh) | 2020-09-18 |
CN111680470B true CN111680470B (zh) | 2023-03-24 |
Family
ID=72453216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010455515.6A Active CN111680470B (zh) | 2020-05-26 | 2020-05-26 | 一种数字信号处理器版图分布定位方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111680470B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113109645B (zh) * | 2021-03-15 | 2023-06-30 | 中国航天标准化研究所 | 一种倒封装器件单粒子评估方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014205924A1 (zh) * | 2013-06-28 | 2014-12-31 | 杭州广立微电子有限公司 | 一种可寻址测试芯片版图的生成方法 |
CN105574270A (zh) * | 2015-12-16 | 2016-05-11 | 北京时代民芯科技有限公司 | 一种抗单粒子加固电路单元布局布线方法 |
CN105759198A (zh) * | 2016-04-11 | 2016-07-13 | 西北核技术研究所 | 一种脉宽调制器单粒子效应时间敏感特性分析方法 |
CN106546894A (zh) * | 2016-10-09 | 2017-03-29 | 中国原子能科学研究院 | 一种重离子微束定位方法及用于该方法的芯片 |
CN106813637A (zh) * | 2016-12-29 | 2017-06-09 | 西北核技术研究所 | 一种脉冲激光单粒子效应背辐照定位方法 |
WO2018000495A1 (zh) * | 2016-06-27 | 2018-01-04 | 中国科学院深圳先进技术研究院 | 芯片单粒子效应探测方法及装置 |
CN107818576A (zh) * | 2016-09-14 | 2018-03-20 | 国民技术股份有限公司 | 芯片版图图片与测试图像的坐标映射方法及系统 |
CN108446416A (zh) * | 2017-12-29 | 2018-08-24 | 北京智芯微电子科技有限公司 | 芯片热仿真温度定位的方法 |
-
2020
- 2020-05-26 CN CN202010455515.6A patent/CN111680470B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014205924A1 (zh) * | 2013-06-28 | 2014-12-31 | 杭州广立微电子有限公司 | 一种可寻址测试芯片版图的生成方法 |
CN105574270A (zh) * | 2015-12-16 | 2016-05-11 | 北京时代民芯科技有限公司 | 一种抗单粒子加固电路单元布局布线方法 |
CN105759198A (zh) * | 2016-04-11 | 2016-07-13 | 西北核技术研究所 | 一种脉宽调制器单粒子效应时间敏感特性分析方法 |
WO2018000495A1 (zh) * | 2016-06-27 | 2018-01-04 | 中国科学院深圳先进技术研究院 | 芯片单粒子效应探测方法及装置 |
CN107818576A (zh) * | 2016-09-14 | 2018-03-20 | 国民技术股份有限公司 | 芯片版图图片与测试图像的坐标映射方法及系统 |
CN106546894A (zh) * | 2016-10-09 | 2017-03-29 | 中国原子能科学研究院 | 一种重离子微束定位方法及用于该方法的芯片 |
CN106813637A (zh) * | 2016-12-29 | 2017-06-09 | 西北核技术研究所 | 一种脉冲激光单粒子效应背辐照定位方法 |
CN108446416A (zh) * | 2017-12-29 | 2018-08-24 | 北京智芯微电子科技有限公司 | 芯片热仿真温度定位的方法 |
Non-Patent Citations (2)
Title |
---|
SRAM激光微束单粒子效应实验研究;罗尹虹等;《微电子学》;20100620(第03期);全文 * |
利用脉冲激光的片上系统芯片单粒子效应试验;胡春媚等;《国防科技大学学报》;20170428(第02期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN111680470A (zh) | 2020-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103838894B (zh) | 一种pdk自动测试实现方法 | |
US9857421B2 (en) | Dynamic design partitioning for diagnosis | |
CN111680470B (zh) | 一种数字信号处理器版图分布定位方法 | |
US10409936B2 (en) | Method and apparatus for modelling power consumption of integrated circuit | |
CN102262212A (zh) | 一种检测数字专用集成电路中触发器单粒子效应的系统 | |
Tam et al. | LASIC: Layout analysis for systematic IC-defect identification using clustering | |
Wang et al. | A spatial variable selection method for monitoring product surface | |
CN103714191A (zh) | 用于异常工具和阶段诊断的2d/3d分析 | |
CN115964975A (zh) | 静态时序分析方法及其系统、计算机可读取介质 | |
CN104950247B (zh) | 基于多电源电流的硬件木马检测方法和系统 | |
CN111650496A (zh) | 统计延时分析方法与系统 | |
CN101726245A (zh) | Pcb钻孔机钻孔偏差分析方法 | |
US8390269B2 (en) | Non-destructive determination of functionality of an unknown semiconductor device | |
US20140164859A1 (en) | Dynamic Design Partitioning For Scan Chain Diagnosis | |
Allan et al. | Hierarchical critical area extraction with the EYE tool | |
CN117150310A (zh) | 一种基于fpga的快速傅里叶变换频谱提取优化方法 | |
CN108897652B (zh) | 一种基于rtl级功耗分析的错误定位方法及系统 | |
Hsueh et al. | Case study of yield learning through in-house flow of volume diagnosis | |
CN105046171A (zh) | 一种基于波形叠加的硬件木马检测方法 | |
CN112347723B (zh) | 基于版图的rom代码提取验证方法及装置 | |
CN106934122B (zh) | 一种加速生成版图中导体图形连接关系的方法 | |
CN109710562A (zh) | 一种基于selectmap的可配置且高速的fpga配置电路及实现方法 | |
Sathyanarayana et al. | An efficient unused integrated circuits detection algorithm for parallel scan architecture. | |
Ma et al. | Numerical modeling of FS-trench IGBTs by TCAD and its parameter extraction method | |
CN110489814B (zh) | 一种通过在代码中提取数据流辅助芯片布局规划的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |