CN107818576A - 芯片版图图片与测试图像的坐标映射方法及系统 - Google Patents

芯片版图图片与测试图像的坐标映射方法及系统 Download PDF

Info

Publication number
CN107818576A
CN107818576A CN201610827095.3A CN201610827095A CN107818576A CN 107818576 A CN107818576 A CN 107818576A CN 201610827095 A CN201610827095 A CN 201610827095A CN 107818576 A CN107818576 A CN 107818576A
Authority
CN
China
Prior art keywords
coordinate
measured
chip
coordinate system
test image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610827095.3A
Other languages
English (en)
Other versions
CN107818576B (zh
Inventor
王宇建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nationz Technologies Inc
Original Assignee
Nationz Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nationz Technologies Inc filed Critical Nationz Technologies Inc
Priority to CN201610827095.3A priority Critical patent/CN107818576B/zh
Publication of CN107818576A publication Critical patent/CN107818576A/zh
Application granted granted Critical
Publication of CN107818576B publication Critical patent/CN107818576B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10004—Still image; Photographic image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种芯片版图图片与测试图像的坐标映射方法及系统，方法包括：获取待测芯片预定层次的版图图片；对版图图片进行坐标化处理，确定版图图片中每个点在第一坐标系的第一坐标；对待测芯片的测试图像坐标化处理，确定测试图像中每个点在第二坐标系的第二坐标；根据待测芯片的版图图片和测试图像的对应关系建立第一坐标系和第二坐标系之间的双向映射关系；根据双向映射关系对待测芯片的测试点进行识别和/或定位。通过以上方式，本发明能够在测试中实时观测芯片版图，并能够在不增加硬件成本的情况下适应不同的芯片类型和满足不同的观测需要。

Description

芯片版图图片与测试图像的坐标映射方法及系统
技术领域
本发明涉及芯片测试技术领域，特别是涉及一种芯片版图图片与测试图像的坐标映射方法及系统。
背景技术
网络连接的普及、大数据的运用和物联网时代的到来极大的便利了人们的生活，同时也给人们出了一道信息安全的难题。芯片是IT和互联网的基础组件之一，芯片本身的安全性对整个系统的信息安全至关重要。也正是因为这个原因，在金融、政务和工控等领域使用的密码安全芯片都要经过严格的安全性测试和安全等级认证。这些芯片安全性测试常由权威的第三方检测机构完成，芯片的提供和使用双方也常会对芯片的安全性进行自测试。
对芯片的安全性测试常需要观测芯片的版图并根据版图特征进行测试点的识别和定位。已有的技术方案是利用光学显微成像技术，用光学显微镜实现观测的，同时利用电荷耦合元件(Charge-coupled Device，CCD)等电子技术将图像传送到测试软件，供测试者利用。这种技术方案能够观测到某些芯片的版图，也能够在某些情况下达到根据版图进行测试点定位的目的。但是在以下情况下就无法达到这种效果：(1)从芯片背面测试时；(2)从芯片正面测试，但芯片正面顶层不包含必要的版图信息时；(3)需要芯片内部中间层次的版图信息时。
针对上述限制，目前可以实现从芯片背面测试时也能够观测到芯片的版图。具体是利用近红外光(NIR)能够透射芯片背面的硅衬底继而对衬底后面的芯片版图反射成像的原理。增加了近红外光源，发出NIR光照射到芯片背面并使反射光能够进入显微镜的视野中；用能对NIR光成像的CCD摄像头替换了之前的普通CCD摄像头，如此一来就能够实现版图的观测和定位了。但是，该方法仍有不足之处：(1)需要额外增加、更换设备组件，增加了测试系统硬件成本；(2)如果从芯片正面测试，但芯片正面顶层不包含必要的版图信息时不适用；(3)由于NIR反射成像的是衬底后面某一层次的版图，所以当需要观测芯片内部中间层次的版图信息时也不适用。
发明内容
本发明实施例提供了一种芯片版图图片与测试图像的坐标映射方法及系统，能够在测试中实时观测芯片版图，并能够在不增加硬件成本的情况下适应不同的芯片类型和满足不同的观测需要。
本发明提供一种芯片版图图片与测试图像的坐标映射方法，包括：获取待测芯片预定层次的版图图片；对版图图片进行坐标化处理，确定版图图片中每个点在第一坐标系的第一坐标；对待测芯片的测试图像坐标化处理，确定测试图像中每个点在第二坐标系的第二坐标；根据待测芯片的版图图片和测试图像的对应关系建立第一坐标系和第二坐标系之间的双向映射关系；根据双向映射关系对待测芯片的测试点进行识别和/或定位。
其中，对版图图片进行坐标化处理，确定版图图片中每个点在第一坐标系的第一坐标的步骤包括：将版图图片视为多行×多列像素组成的第一矩阵，第一矩阵中每个像素为一个点；根据任一点在第一矩阵中的位置确定其第一坐标，建立第一坐标系；记录待测芯片的四个顶点在第一坐标系中的第一坐标。
其中，对待测芯片的测试图像坐标化处理，确定测试图像中每个点在第二坐标系的第二坐标的步骤包括：待测芯片上测试点在测试图像平面内排列形成由多行×多列的第二矩阵；第二矩阵中任一点对应一第二坐标，建立第二坐标系；记录待测芯片的四个顶点在第二坐标系中的第二坐标。
其中，根据双向映射关系对待测芯片的测试点进行识别和/或定位的步骤包括：在版图图片上实时跟踪显示当前测试点；和/或在测试图像上定位版图图片上的待测试点。
其中，在版图图片上实时跟踪显示当前测试点的步骤包括：获取当前测试点在第二坐标系的第二坐标；根据双向映射关系计算当前测试点在第一坐标系的第一坐标；在版图图片上显示并跟踪当前测试点。
其中，在测试图像上定位版图图片上的待测试点的步骤包括：获取待测试点在第一坐标系的第一坐标；根据双向映射关系计算待测试点在第二坐标系的第二坐标；将待测试点在测试图像上移动到第二坐标处以方便进行测试。
其中，版图图片为待测芯片的任一层次版图的设计图或照片。
本发明还提供一种芯片版图图片与测试图像的坐标映射系统，包括：测试激励装置、位置调整装置以及处理器，处理器与测试激励装置以及位置调整装置连接，待测芯片放置在位置调整装置的载物台上；处理器用于：获取待测芯片预定层次的版图图片，并进行坐标化处理，确定版图图片中每个点在第一坐标系的第一坐标；位置调整装置对待测芯片的测试图像进行坐标化处理，确定测试图像中每个点在第二坐标系的第二坐标，并反馈给处理器；处理器根据待测芯片的版图图片和测试图像的对应关系建立第一坐标系和第二坐标系之间的双向映射关系；位置调整装置与处理器协调工作，根据双向映射关系对待测芯片的测试点进行识别和/或定位。
其中，位置调整装置用于获取当前测试点在第二坐标系的第二坐标并反馈给处理器；处理器用于根据双向映射关系计算当前测试点在第一坐标系的第一坐标，并在版图图片上显示并跟踪当前测试点。
其中，处理器用于获取待测试点在第一坐标系的第一坐标；处理器还根据双向映射关系计算待测试点在第二坐标系的第二坐标；位置调整装置用于将待测试点在测试图像上移动到第二坐标处以方便进行测试。
通过上述方案，本发明的有益效果是：本发明通过获取待测芯片预定层次的版图图片；对版图图片进行坐标化处理，确定版图图片中每个点在第一坐标系的第一坐标；对待测芯片的测试图像坐标化处理，确定测试图像中每个点在第二坐标系的第二坐标；根据待测芯片的版图图片和测试图像的对应关系建立第一坐标系和第二坐标系之间的双向映射关系；根据双向映射关系实时观测待测芯片，能够在测试中实时观测芯片版图，并能够在不增加硬件成本的情况下适应不同的芯片类型和满足不同的观测需要。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本发明实施例的芯片版图图片与测试图像的坐标映射系统的结构示意图；
图2是本发明实施例的待测芯片版图图片上的第一坐标系示意图；
图3是本发明实施例的待测芯片测试图像上的第二坐标系示意图；
图4是本发明实施例的芯片版图图片与测试图像的坐标映射方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1是本发明实施例的芯片版图图片与测试图像的坐标映射系统的结构示意图。如图1所述，芯片版图图片与测试图像的坐标映射系统包括：测试激励装置11、位置调整装置12以及处理器13。处理器13与测试激励装置11以及位置调整装置12连接。待测芯片14放置在位置调整装置12的载物台15上。处理器13用于：获取待测芯片14预定层次的版图图片，并进行坐标化处理，确定版图图片中每个点在第一坐标系的第一坐标。位置调整装置12对待测芯片14的测试图像进行坐标化处理，确定测试图像中每个点在第二坐标系的第二坐标，并反馈给处理器13。处理器13根据待测芯片14的版图图片和测试图像的对应关系建立第一坐标系和第二坐标系之间的双向映射关系；位置调整装置12与处理器13协调工作，根据双向映射关系实时观测待测芯片14。
在本发明实施例中，版图图片为待测芯片的任一层次版图的设计图或照片。即版图图片可以是待测芯片中间层次版图的设计图或照片，也可以是待测芯片的衬底后面任一层次版图的设计图或照片，当然还可以是待测芯片顶层版图的设计图或照片。
具体地，根据观测需要在测试前准备好预设层次版图的设计图或照片。如果是待测芯片任一层次的设计图，则可以通过截屏、格式转换等方式从待测芯片设计环境中直接导出使用。在设计图分辨率过高时可压缩后使用。如果是待测芯片中间层次版图的照片，或待测芯片的衬底后面任一层次版图的照片，则需要对待测芯片对应层次版图进行实际拍照，可能需要对待测芯片进行开封、去层、拍图等样片处理过程。开封主要是化学刻蚀或激光处理，去层主要是化学刻蚀或机械抛磨。总之，不管是任一层次版图的设计图还是照片，只要包含了测试中需要观测的待测试芯片的模块分布信息的版图图片都可以使用，故在此不再赘述。版图图片准备完成后存储在处理器中，以进行进一步的处理。
在完成版图图片的准备后，处理器13对版图图片进行坐标化处理。处理器13用于：将版图图片视为多行×多列像素组成的第一矩阵，第一矩阵中每个像素为一个点，即第一矩阵中的像素有序的排列构成了前述的版图图片；根据任一点在第一矩阵中的位置确定其第一坐标，建立第一坐标系；记录并保存待测芯片14的四个顶点在第一坐标系中的第一坐标。第一坐标系是一个包含X/Y两个坐标轴的二维平面坐标系，可以表示版图图片中的任一个像素。版图图片的第一坐标系记为Q(X，Y)，如图2所示。其中，A(XA,YA)、B(XB,YB)、C(XC,YC)、D(XD,YD)是待测芯片14的4个顶点在第一坐标系中的第一坐标。记录并保存待测芯片的4个顶点的第一坐标，以便后续用作计算参数。
在本发明实施例中，待测芯片14放置在位置调整装置12的载物台15上，可以通过位置调整装置12调整待测芯片14的摆放位置以及和测试点的相对位置关系，进而建立第二坐标系。其中测试点位于测试激励装置11的测试视野内。具体地，位置调整装置12在相互垂直的x/y两个(或x/y/z三个)轴向上移动载物台或者测试激励装置11的位置，从而达到将待测芯片14的不同区域暴露在观测视野下。当然也可以是在x/y/z三个轴向上移动载物台或者测试激励装置11的位置，其中z轴用于调整待测芯片14和测试激励装置11间的垂直距离，对于测试图像平面内的坐标化没有直接影响。位置调整装置12每移动一次，待测芯片14上的测试点也相应的移动一次，而最小移动距离就是位置调整装置12的步进精度。待测芯片14上的测试点在测试图像平面内排列形成由多行×多列的第二矩阵，第二矩阵中任一点对应一第二坐标，建立第二坐标系；记录待测芯片的四个顶点在第二坐标系中的第二坐标，记为q(x，y)。如图3所示，a(xa,ya)、b(xb,yb)、c(xc,yc)、d(xd,yd)是待测芯片14的4个顶点在第二坐标系中的第二坐标。通过位置调整装置12记录并保存待测芯片的4个顶点的第二坐标，以便后续用作计算参数。
待测芯片14的版图图片和测试图像是同一个待测芯片14的两种不同表现形式，因此这第一坐标系和第二坐标系之间具有确定的对应关系：首先，待测芯片14的4个顶点在第一坐标系中的第一坐标A(XA,YA)、B(XB,YB)、C(XC,YC)、D(XD,YD)和待测芯片14的4个顶点在第二坐标系中的第二坐标a(xa,ya)、b(xb,yb)、c(xc,yc)、d(xd,yd)是一一对应的。其次，由于版图图片可能进行了缩放，两个坐标系内点的数量是不同的，但相对应的点在各自坐标系内位置的比例关系是相同的。处理器13进而根据第一坐标系和第二坐标系之间的对应关系建立第一坐标系和第二坐标系之间的双向映射关系。对于第一坐标系中的一个点Q(XQ,YQ),和其在第二坐标系中的对应点q(xq,yq)的映射关系为：
T()和t()是坐标映射变换，在不同的情况下有不同的计算方法。在本发明实施例中，待测芯片14的顶点只用到3个也可以实现上述变换。
如此，如果得到测试点在第一坐标系的第一坐标，处理器13可以根据第一坐标系和第二坐标系的双向映射关系以及待测芯片14的4个顶点分别在第一坐标系的第一坐标和第二坐标系的第二坐标计算出该测试点在第二坐标系中的第二坐标。或者，如果得到测试点在第二坐标系的第二坐标，处理器13可以根据第一坐标系和第二坐标系的双向映射关系以及待测芯片14的4个顶点分别在第一坐标系的第一坐标和第二坐标系的第二坐标计算出该测试点在第一坐标系中的第一坐标。
进一步地，处理器13还可以用于：在版图图片上实时跟踪显示当前测试点；和/或在测试图像上定位版图图片上的待测试点。
更详细地，处理器13在版图图片上实时跟踪显示当前测试点，即在版图图片上识别当前测试点时，位置调整装置12用于获取当前测试点在第二坐标系的第二坐标并反馈给处理器13；处理器13用于根据双向映射关系计算当前测试点在第一坐标系的第一坐标，并在版图图片上显示并跟踪当前测试点。例如，位置调整装置12获取到当前测试点在第二坐标系的第二坐标为t(xt,yt)，将该第二坐标t(xt,yt)反馈至处理器13，处理器13根据双向映射关系以及待测芯片14的4个顶点分别在第一坐标系的第一坐标和第二坐标系的第二坐标通过以下关系式计算该当前测试点在第一坐标系的第一坐标T(XT,YT)：
处理器13将版图图片上的第一坐标为T(XT,YT)的像素点高亮显示，达到在版图图片是实时显示测试点的目的。当然在本发明的其他实施例中也可以用其他方法对版图图片上的第一坐标为T(XT,YT)的像素点进行显示，具体显示方法在此不作限制，只要能够让用户清楚明了的看到该像素点即可。
另外，本发明实施例的第二坐标至第一坐标的具体换算也不作限制，如前述的应用待测芯片14中的A、B、C三个顶点，当然也可以应用其他任意三个顶点进行计算以得到与第二坐标对应的第一坐标。
而处理器13在测试图像上定位版图图片上的待测试点时，处理器13用于获取待测试点在第一坐标系的第一坐标；处理器13还根据双向映射关系计算待测试点在第二坐标系的第二坐标；位置调整装置12用于将待测试点在测试图像上移动到第二坐标处以方便进行测试。例如，待测试点在第一坐标系的第一坐标为S(Xs,Ys)，处理器13根据双向映射关系以及待测芯片14的4个顶点分别在第一坐标系的第一坐标和第二坐标系的第二坐标通过以下关系式计算该待测试点在第二坐标系的第二坐标s(xs,ys)：
获得待测试点在第二坐标系的第二坐标s(xs,ys)后，位置调整装置12将测试点移动到第二坐标s(xs,ys)处，测试激励装置11对该待测试点进行测试。
以上本发明实施例的待测试点的第一坐标至第二坐标的具体换算应用待测芯片14中的A、B、C三个顶点作为参数，当然也可以应用其他任意三个顶点进行计算以得到与第二坐标对应的第一坐标。
本发明实施例应用双向映射关系根据第一坐标计算对应的第二坐标，或根据第二坐标计算对应的第一坐标时，应用待测芯片14中的4个顶点中的三个在第一坐标系中的第一坐标和在第二坐标系中的第二坐标作为参数。在本发明的其他实施例中，还可以应用待测芯片14中不在同一直线上的任意三个点在第一坐标系中的第一坐标和在第二坐标系中的第二坐标作为参数，具体方法类似，在此不再赘述。
本发明实施例通过在待测芯片14版图图片上建立第一坐标系，并在待测芯片14的测试图像上建立第二坐标系，应用第一坐标系与第二坐标系的双向映射关系可以在版图图片上实时观测该待测芯片14，识别当前测试点，也可以准确地对待测芯片进行定位，如此为测试者在测试中灵活的选择观测对象，提高测试灵活度和分析测试的角度提供了技术可能性。
因此本发明实施例的芯片版图图片与测试图像的坐标映射系统能够在测试中实时观测芯片版图，并能够在不增加硬件成本的情况下适应不同的芯片类型和满足不同的观测需要，提升了测试技术指标和效率。
参见图4，本发明还提供一种芯片版图图片与测试图像的坐标映射方法，包括：
步骤S10：获取待测芯片预定层次的版图图片。
在本发明实施例中，版图图片为待测芯片的任一层次版图的设计图或照片。即版图图片可以是待测芯片中间层次版图的设计图或照片，也可以是待测芯片的衬底后面任一层次版图的设计图或照片，当然还可以是待测芯片顶层版图的设计图或照片。
在步骤S10中，根据观测需要在测试前准备好预设层次版图的设计图或照片。如果是待测芯片任一层次的设计图，则可以通过截屏、格式转换等方式从待测芯片设计环境中直接导出使用。在设计图分辨率过高时可压缩后使用。如果是待测芯片中间层次版图的照片，或待测芯片的衬底后面任一层次版图的照片，则需要对待测芯片对应层次版图进行实际拍照，可能需要对待测芯片进行开封、去层、拍图等样片处理过程。开封主要是化学刻蚀或激光处理，去层主要是化学刻蚀或机械抛磨。总之，不管是任一层次版图的设计图还是照片，只要包含了测试中需要观测的待测试芯片的模块分布信息的版图图片都可以使用，故在此不再赘述。版图图片准备完成后存储在处理器中，以进行进一步的处理。
步骤S11：对版图图片进行坐标化处理，确定版图图片中每个点在第一坐标系的第一坐标。
在步骤S11中，将版图图片视为多行×多列像素组成的第一矩阵，第一矩阵中每个像素为一个点，即第一矩阵中的像素有序的排列构成了前述的版图图片；根据任一点在第一矩阵中的位置确定其第一坐标，建立第一坐标系；记录并保存待测芯片的四个顶点在第一坐标系中的第一坐标。
在本发明实施例中，第一坐标系是一个包含X/Y两个坐标轴的二维平面坐标系，可以表示版图图片中的任一个像素。版图图片的第一坐标系记为Q(X，Y)，如图2所示。其中，A(XA,YA)、B(XB,YB)、C(XC,YC)、D(XD,YD)是待测芯片的4个顶点在第一坐标系中的第一坐标。记录并保存待测芯片的4个顶点的第一坐标，以便后续用作计算参数。
步骤S12：对待测芯片的测试图像坐标化处理，确定测试图像中每个点在第二坐标系的第二坐标。
在本发明实施例中，待测芯片放置在位置调整装置的载物台上，可以通过位置调整装置调整待测芯片的摆放位置以及和测试点的相对位置关系，进而建立第二坐标系。位置调整装置在相互垂直的x/y两个(或x/y/z三个)轴向上移动载物台或者测试激励装置的位置，从而达到将待测芯片的不同区域暴露在观测视野下。当然也可以是在x/y/z三个轴向上移动载物台或者测试激励装置的位置，其中z轴用于调整待测芯片和测试激励装置间的垂直距离，对于测试图像平面内的坐标化没有直接影响。位置调整装置每移动一次，待测芯片上的测试点也相应的移动一次，而最小移动距离就是位置调整装置的步进精度。
在步骤S12中，待测芯片上的测试点在测试图像平面内排列形成由多行×多列的第二矩阵，第二矩阵中任一点对应一第二坐标，建立第二坐标系；记录待测芯片的四个顶点在第二坐标系中的第二坐标，记为q(x，y)。如图3所示，a(xa,ya)、b(xb,yb)、c(xc,yc)、d(xd,yd)是待测芯片14的4个顶点在第二坐标系中的第二坐标。通过位置调整装置12记录并保存待测芯片的4个顶点的第二坐标，以便后续用作计算参数。
步骤S13：根据待测芯片的版图图片和测试图像的对应关系建立第一坐标系和第二坐标系之间的双向映射关系。
在本发明实施例中，待测芯片的版图图片和测试图像是同一个待测芯片的两种不同表现形式，因此这第一坐标系和第二坐标系之间具有确定的对应关系：待测芯片14的4个顶点在第一坐标系中的第一坐标A(XA,YA)、B(XB,YB)、C(XC,YC)、D(XD,YD)和待测芯片14的4个顶点在第二坐标系中的第二坐标a(xa,ya)、b(xb,yb)、c(xc,yc)、d(xd,yd)是一一对应的；由于版图图片可能进行了缩放，两个坐标系内点的数量是不同的，但相对应的点在各自坐标系内位置的比例关系是相同的。
在步骤S13中，根据第一坐标系和第二坐标系之间的对应关系建立第一坐标系和第二坐标系之间的双向映射关系。对于第一坐标系中的一个点Q(XQ,YQ),和其在第二坐标系中的对应点q(xq,yq)的映射关系为：
T()和t()是坐标映射变换，在不同的情况下有不同的计算方法。在本发明实施例中，待测芯片14的顶点只用到3个也可以实现上述变换。
步骤S14：根据双向映射关系对待测芯片的测试点进行识别和/或定位。
在本发明实施例中，应用双向映射关系，如果得到测试点在第一坐标系的第一坐标，以根据第一坐标系和第二坐标系的双向映射关系以及待测芯片的4个顶点分别在第一坐标系的第一坐标和第二坐标系的第二坐标计算出该测试点在第二坐标系中的第二坐标。或者，如果得到测试点在第二坐标系的第二坐标，可以根据第一坐标系和第二坐标系的双向映射关系以及待测芯片的4个顶点分别在第一坐标系的第一坐标和第二坐标系的第二坐标计算出该测试点在第一坐标系中的第一坐标。
在步骤S14中，可以在版图图片上实时跟踪显示当前测试点；和/或在测试图像上定位版图图片上的待测试点。
具体地，在版图图片上实时跟踪显示当前测试点，即在版图图片上识别当前测试点包括：获取当前测试点在第二坐标系的第二坐标；根据双向映射关系计算当前测试点在第一坐标系的第一坐标；在版图图片上显示并跟踪当前测试点。例如，如果获取到当前测试点在第二坐标系的第二坐标为t(xt,yt)，根据双向映射关系以及待测芯片的4个顶点分别在第一坐标系的第一坐标和第二坐标系的第二坐标通过以下关系式计算该当前测试点在第一坐标系的第一坐标T(XT,YT)：
计算得到当前测试点在第一坐标系的第一坐标T(XT,YT)后，将版图图片上的第一坐标为T(XT,YT)的像素点高亮显示，达到在版图图片是实时显示测试点的目的。当然在本发明的其他实施例中也可以用其他方法对版图图片上的第一坐标为T(XT,YT)的像素点进行显示，具体显示方法在此不作限制，只要能够让用户清楚明了的看到该像素点即可。
在测试图像上定位版图图片上的待测试点包括：获取待测试点在第一坐标系的第一坐标；根据双向映射关系计算待测试点在第二坐标系的第二坐标；将待测试点在测试图像上移动到第二坐标处以方便进行测试。
例如，待测试点在第一坐标系的第一坐标为S(Xs,Ys)，根据双向映射关系以及待测芯片的4个顶点分别在第一坐标系的第一坐标和第二坐标系的第二坐标通过以下关系式计算该待测试点在第二坐标系的第二坐标s(xs,ys)：
获得待测试点在第二坐标系的第二坐标s(xs,ys)后，将测试点移动到第二坐标s(xs,ys)处，以对该待测试点进行测试。
以上，应用双向映射关系根据第一坐标计算对应的第二坐标，或根据第二坐标计算对应的第一坐标时，应用待测芯片中的4个顶点中的三个在第一坐标系中的第一坐标和在第二坐标系中的第二坐标作为参数。在本发明的其他实施例中，还可以应用待测芯片中不在同一直线上的任意三个点在第一坐标系中的第一坐标和在第二坐标系中的第二坐标作为参数，具体方法类似，在此不再赘述。
本发明实施例通过在待测芯片版图图片上建立第一坐标系，并在待测芯片的测试图像上建立第二坐标系，应用第一坐标系与第二坐标系的双向映射关系可以在版图图片上实时观测该待测芯片，识别当前测试点，也可以准确地对待测芯片进行定位，如此为测试者在测试中灵活的选择观测对象，提高测试灵活度和分析测试的角度提供了技术可能性。因此本发明实施例的芯片版图图片与测试图像的坐标映射方法能够在测试中实时观测芯片版图，并能够在不增加硬件成本的情况下适应不同的芯片类型和满足不同的观测需要，提升了测试技术指标和效率。
综上所述，本发明通过获取待测芯片预定层次的版图图片；对版图图片进行坐标化处理，确定版图图片中每个点在第一坐标系的第一坐标；对待测芯片的测试图像坐标化处理，确定测试图像中每个点在第二坐标系的第二坐标；根据待测芯片的版图图片和测试图像的对应关系建立第一坐标系和第二坐标系之间的双向映射关系；根据双向映射关系实时观测待测芯片，能够在测试中实时观测芯片版图，并能够在不增加硬件成本的情况下适应不同的芯片类型和满足不同的观测需要。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种芯片版图图片与测试图像的坐标映射方法，其特征在于，所述方法包括：
获取待测芯片预定层次的版图图片；
对所述版图图片进行坐标化处理，确定所述版图图片中每个点在第一坐标系的第一坐标；
对所述待测芯片的测试图像坐标化处理，确定所述测试图像中每个点在第二坐标系的第二坐标；
根据所述待测芯片的所述版图图片和所述测试图像的对应关系建立所述第一坐标系和所述第二坐标系之间的双向映射关系；
根据双向映射关系对待测芯片的测试点进行识别和/或定位。
2.根据权利要求1所述的方法，其特征在于，所述对所述版图图片进行坐标化处理，确定所述版图图片中每个点在第一坐标系的第一坐标的步骤包括：
将所述版图图片视为多行×多列像素组成的第一矩阵，所述第一矩阵中每个像素为一个点；
根据任一点在所述第一矩阵中的位置确定其第一坐标，建立所述第一坐标系；
记录所述待测芯片的四个顶点在所述第一坐标系中的第一坐标。
3.根据权利要求1所述的方法，其特征在于，所述对所述待测芯片的测试图像坐标化处理，确定所述测试图像中每个点在第二坐标系的第二坐标的步骤包括：
所述待测芯片上测试点在所述测试图像平面内排列形成由多行×多列的第二矩阵；
所述第二矩阵中任一点对应一第二坐标，建立第二坐标系；
记录所述待测芯片的四个顶点在所述第二坐标系中的第二坐标。
4.根据权利要求1所述的方法，其特征在于，所述根据双向映射关系对待测芯片的测试点进行识别和/或定位的步骤包括：
在所述版图图片上实时跟踪显示当前测试点；和/或
在所述测试图像上定位所述版图图片上的待测试点。
5.根据权利要求4所述的方法，其特征在于，所述在所述版图图片上实时跟踪显示当前测试点的步骤包括：
获取所述当前测试点在所述第二坐标系的第二坐标；
根据所述双向映射关系计算所述当前测试点在所述第一坐标系的第一坐标；
在所述版图图片显示并跟踪所述当前测试点。
6.根据权利要求4所述的方法，其特征在于，所述在所述测试图像上定位所述版图图片上的待测试点的步骤包括：
获取待测试点在所述第一坐标系的第一坐标；
根据所述双向映射关系计算所述待测试点在所述第二坐标系的第二坐标；
将所述待测试点在所述测试图像上移动到所述第二坐标处以方便进行测试。
7.根据权利要求1所述的方法，其特征在于，所述版图图片为所述待测芯片的任一层次版图的设计图或照片。
8.一种芯片版图图片与测试图像的坐标映射系统，其特征在于，所述系统包括：测试激励装置、位置调整装置以及处理器，所述处理器与所述测试激励装置以及所述位置调整装置连接，待测芯片放置在所述位置调整装置的载物台上；
所述处理器用于：获取待测芯片预定层次的版图图片，并进行坐标化处理，确定所述版图图片中每个点在第一坐标系的第一坐标；
所述位置调整装置对所述待测芯片的测试图像进行坐标化处理，确定所述测试图像中每个点在第二坐标系的第二坐标，并反馈给所述处理器；
所述处理器根据所述待测芯片的所述版图图片和所述测试图像的对应关系建立所述第一坐标系和所述第二坐标系之间的双向映射关系；
所述位置调整装置与所述处理器协调工作，根据所述双向映射关系对所述待测芯片的测试点进行识别和/或定位。
9.根据权利要求8所述的系统，其特征在于，
所述位置调整装置用于获取所述当前测试点在所述第二坐标系的第二坐标并反馈给所述处理器；
所述处理器用于根据所述双向映射关系计算所述当前测试点在所述第一坐标系的第一坐标，并在所述版图图片显示并跟踪所述当前测试点。
10.根据权利要求8所述的系统，其特征在于，
所述处理器用于获取待测试点在所述第一坐标系的第一坐标；
所述处理器还根据所述双向映射关系计算所述待测试点在所述第二坐标系的第二坐标；
所述位置调整装置用于将所述待测试点在所述测试图像上移动到所述第二坐标处以方便进行测试。
CN201610827095.3A 2016-09-14 2016-09-14 芯片版图图片与测试图像的坐标映射方法及系统 Active CN107818576B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610827095.3A CN107818576B (zh) 2016-09-14 2016-09-14 芯片版图图片与测试图像的坐标映射方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610827095.3A CN107818576B (zh) 2016-09-14 2016-09-14 芯片版图图片与测试图像的坐标映射方法及系统

Publications (2)

Publication Number Publication Date
CN107818576A true CN107818576A (zh) 2018-03-20
CN107818576B CN107818576B (zh) 2023-04-07

Family

ID=61601050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610827095.3A Active CN107818576B (zh) 2016-09-14 2016-09-14 芯片版图图片与测试图像的坐标映射方法及系统

Country Status (1)

Country Link
CN (1) CN107818576B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110967350A (zh) * 2019-11-05 2020-04-07 北京地平线机器人技术研发有限公司 基于图像识别的芯片测试方法、装置及电子设备
CN111220830A (zh) * 2020-01-02 2020-06-02 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） 多个元件的电气指标测试方法、装置及电子设备
WO2020154976A1 (zh) * 2019-01-30 2020-08-06 深圳晶源信息技术有限公司 电路设计版图和电镜扫描图像的配准方法及系统、电路设计版图和其成像误差计算方法及电子设备
CN111680470A (zh) * 2020-05-26 2020-09-18 西北核技术研究院 一种数字信号处理器版图分布定位方法
CN111983263A (zh) * 2020-08-06 2020-11-24 科大讯飞股份有限公司 测试治具
CN113009319A (zh) * 2021-02-25 2021-06-22 湖北工业大学 一种图像压缩光学芯片的实时在线制作检测系统及方法
CN113030691A (zh) * 2019-12-24 2021-06-25 芯恩（青岛）集成电路有限公司 芯片电性测试探针头对位方法、系统、存储介质及终端
CN113268947A (zh) * 2021-06-11 2021-08-17 西安微电子技术研究所 芯片版图一致性的检测方法、系统、设备及可读存储介质
CN113295768A (zh) * 2021-04-30 2021-08-24 生益电子股份有限公司 填孔空洞检测方法、系统及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330604A (zh) * 2008-07-25 2008-12-24 北京中星微电子有限公司 一种监控视频图像的检索方法、装置和监控系统
JP2009117774A (ja) * 2007-11-09 2009-05-28 Renesas Technology Corp 半導体装置の不良解析方法および不良解析装置
CN102005047A (zh) * 2010-11-15 2011-04-06 无锡中星微电子有限公司 图像配准系统及其方法
CN102542096A (zh) * 2011-11-23 2012-07-04 北京工业大学 3d集成电路中tsv的中点定位方法
CN104008540A (zh) * 2013-02-21 2014-08-27 三星电子株式会社 用于执行医学图像的配准的方法和设备
CN105931237A (zh) * 2016-04-19 2016-09-07 北京理工大学 一种图像校准方法和系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117774A (ja) * 2007-11-09 2009-05-28 Renesas Technology Corp 半導体装置の不良解析方法および不良解析装置
CN101330604A (zh) * 2008-07-25 2008-12-24 北京中星微电子有限公司 一种监控视频图像的检索方法、装置和监控系统
CN102005047A (zh) * 2010-11-15 2011-04-06 无锡中星微电子有限公司 图像配准系统及其方法
CN102542096A (zh) * 2011-11-23 2012-07-04 北京工业大学 3d集成电路中tsv的中点定位方法
CN104008540A (zh) * 2013-02-21 2014-08-27 三星电子株式会社 用于执行医学图像的配准的方法和设备
CN105931237A (zh) * 2016-04-19 2016-09-07 北京理工大学 一种图像校准方法和系统

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020154976A1 (zh) * 2019-01-30 2020-08-06 深圳晶源信息技术有限公司 电路设计版图和电镜扫描图像的配准方法及系统、电路设计版图和其成像误差计算方法及电子设备
CN110967350A (zh) * 2019-11-05 2020-04-07 北京地平线机器人技术研发有限公司 基于图像识别的芯片测试方法、装置及电子设备
CN110967350B (zh) * 2019-11-05 2023-04-11 北京地平线机器人技术研发有限公司 基于图像识别的芯片测试方法、装置及电子设备
CN113030691A (zh) * 2019-12-24 2021-06-25 芯恩（青岛）集成电路有限公司 芯片电性测试探针头对位方法、系统、存储介质及终端
CN113030691B (zh) * 2019-12-24 2022-07-19 芯恩（青岛）集成电路有限公司 芯片电性测试探针头对位方法、系统、存储介质及终端
CN111220830A (zh) * 2020-01-02 2020-06-02 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） 多个元件的电气指标测试方法、装置及电子设备
CN111680470A (zh) * 2020-05-26 2020-09-18 西北核技术研究院 一种数字信号处理器版图分布定位方法
CN111680470B (zh) * 2020-05-26 2023-03-24 西北核技术研究院 一种数字信号处理器版图分布定位方法
CN111983263A (zh) * 2020-08-06 2020-11-24 科大讯飞股份有限公司 测试治具
CN113009319B (zh) * 2021-02-25 2022-06-07 湖北工业大学 一种图像压缩光学芯片的实时在线制作检测系统及方法
CN113009319A (zh) * 2021-02-25 2021-06-22 湖北工业大学 一种图像压缩光学芯片的实时在线制作检测系统及方法
CN113295768A (zh) * 2021-04-30 2021-08-24 生益电子股份有限公司 填孔空洞检测方法、系统及装置
CN113268947A (zh) * 2021-06-11 2021-08-17 西安微电子技术研究所 芯片版图一致性的检测方法、系统、设备及可读存储介质

Also Published As

Publication number Publication date
CN107818576B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
CN107818576A (zh) 芯片版图图片与测试图像的坐标映射方法及系统
Yin et al. Calibration of fringe projection profilometry with bundle adjustment strategy
Wang et al. Multi-directional 3D flame chemiluminescence tomography based on lens imaging
US9182487B2 (en) Advanced remote nondestructive inspection system and process
Cui et al. Accurate geometrical optics model for single-lens stereovision system using a prism
Evans et al. 3D imaging in forensic odontology
Muñoz‐Muñoz et al. Photogrammetry: a useful tool for three‐dimensional morphometric analysis of small mammals
TR201811449T4 (tr) Üç boyutlu nesnelerin doğrusal boyutlarını gözetlemek için yöntem.
Mirzaalian Dastjerdi et al. Measuring surface area of skin lesions with 2D and 3D algorithms
Algee‐Hewitt et al. The reality of virtual anthropology: comparing digitizer and laser scan data collection methods for the quantitative assessment of the cranium
Zhu et al. Error estimation of 3D reconstruction in 3D digital image correlation
Wang et al. Orthogonal vector algorithm to obtain the solar vector using the single-scattering Rayleigh model
Feng et al. Accurate calibration of a multi-camera system based on flat refractive geometry
Wang et al. Distortion measurement of optical system using phase diffractive beam splitter
Zhou et al. Analysis of the relationship between fringe angle and three-dimensional profilometry system sensitivity
Gibelli et al. Improving 3D-3D facial registration methods: potential role of three-dimensional models in personal identification of the living
Jin et al. Sensitivity analysis of the error factors in the binocular vision measurement system
Haile et al. Application of elastic image registration and refraction correction for non‐contact underwater strain measurement
Albers et al. Flexible calibration and measurement strategy for a multi-sensor fringe projection unit
Liu et al. Generic precise augmented reality guiding system and its calibration method based on 3D virtual model
Sánchez‐Jiménez et al. SfM‐3DULC: Reliability of a new 3D wound measurement procedure and its accuracy in projected area
Thibeault et al. Improved accuracy test method for mobile eye tracking in usability scenarios
CN105891955B (zh) 一种基于端面图像互相关的光纤保偏熔接旋转角对准方法
Gorevoy et al. Optimization of a geometrical calibration procedure for stereoscopic endoscopy systems
TW200931000A (en) Neural network-based two-dimensional luminance measurement method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant