CN113030691A - 芯片电性测试探针头对位方法、系统、存储介质及终端 - Google Patents

Abstract

本发明提供一种芯片电性测试探针头对位方法、系统、存储介质及终端，所述芯片电性测试探针头对位方法通过获取芯片基准二维影像与芯片实时二维影像，使两影像重合来实现所述探针头的自动对位，方便快捷，该方法可同时保证探针卡上所有探针头均位于对应衬垫中央且与衬垫接触程度相同，可有效提高芯片可靠性，延长探针头的使用寿命。

Description

芯片电性测试探针头对位方法、系统、存储介质及终端

技术领域

本发明涉及芯片电性测试技术领域，特别是涉及一种芯片电性测试探针头对位方法、系统、存储介质及终端。

背景技术

随着半导体制造技术的飞速发展，IC器件集成度迅速提高，在测试芯片电性时，所面临的技术要求难度也相应增加。

由于测试芯片电性所使用的探针卡是一个复杂的三维立体结构，其包含有多个具备探针头的探针，而芯片的表面是一光滑平面，测试时，要求每一个探针头都要接触到其对应的芯片衬垫且每一个接触点都在衬垫的中央，同时所有探针头需与衬垫的接触程度相同，只有达到上述要求，才能保证测试芯片的可靠性。利用目前普通的光学方法对位时，由于目视无法保证探针卡与探针头移动的精准性，且对位过程需精确到单个衬垫的尺寸，需从第一个衬垫对准到最后一个衬垫，而第一或最后衬垫的位置是随意而不固定的，因此无法很好地满足上述的全部对位要求，导致部分或所有探针头与对应芯片衬垫的接触点不在衬垫的中央和/或探针头与衬垫的接触程度不能完全相同，最终造成芯片可靠性降低并破坏探针头，使其寿命减少。

发明内容

鉴于以上所述现有技术的缺点，本发明提供一种芯片电性测试探针头对位方法、系统、存储介质及终端，可实现探针头的自动调整对位，方便快捷，同时可保证探针卡上所有探针头均位于对应衬垫中央且与衬垫接触程度相同。

为实现上述目的及其他相关目的，本发明提供一种芯片电性测试探针头对位方法，包括以下步骤：

获取一芯片基准影像，所述芯片基准影像为对所述芯片进行电性测试时探针卡上所有探针头均位于其对应芯片衬垫的中心位置且与所述衬垫的接触程度相同时的所述芯片的二维平面影像；

获取一芯片实时影像，所述芯片实时影像为对位过程中所述芯片的实时二维平面影像；

对位，将所述芯片实时影像与所述芯片基准影像置于同一平面内进行比对，以所述芯片基准影像为基准，得出要将所述芯片实时影像与所述芯片基准影像重合时所述探针卡需要变动的参数信息。

于本发明的一实施例中，在所述对位中，使获取的所述芯片实时影像与所述芯片基准影像对应的一个角顶点重合，之后比对两影像，以所述芯片基准影像为基准，得出要将所述芯片实时影像与所述芯片基准影像重合时所述探针卡需要变动的参数信息。

于本发明的一实施例中，在所述对位中，于同一平面内比对所述芯片实时影像与所述芯片基准影像时，建立相应的平面坐标系，在所述芯片实时影像内部选取一点，求出其在所述芯片基准影像中对应点的坐标，之后得出使所述芯片实时影像内部点与其在所述芯片基准影像中对应点重合时所述探针卡需要变动的参数信息。

于本发明的一实施例中，所述芯片为正方形，获取正方形的所述芯片基准影像，使获取的所述芯片实时影像与所述芯片基准影像对应的一个角顶点重合，在两影像所在平面内建立相应的平面坐标系，将所述两影像的重合角顶点作为所述坐标系的原点，设置所述芯片基准影像的四个角顶点的坐标分别为：(x1，y1)、(x2，y2)、(x3，y3)以及(x4，y4)，所述芯片实时影像与其对应的四个角顶点的坐标分别为：(x1’，y1’)、(x2’，y2’)、(x3’，y3’)以及(x4’，y4’)，同时将所述芯片基准影像的边长设置为1，即所述芯片基准影像的四个角顶点的坐标分别为：(1，0)、(1，1)、(0，1)以及(0，0)，之后进行基于希尔伯特空间向量的算法：

希尔柏特空间线性投影对应的向量计算公式为：

从三维至二维矩阵线性转移，沿Z轴归一化：

将(2)式展开后得：

vx’＝k1x+k2y+k3 (3.1)

vy’＝l1x+l2y+l3 (3.2)

v＝m1x+m2y+1 (3.3)

将(3.3)代入(3.1)和(3.2)中得到：

k1x+k2y+k3-m1xx’-m2yx’＝x’ (4.1)

l1x+l2y+l3-m1xy’-m2yy’＝y’ (4.1)

将所述芯片基准影像与所述芯片实时影像的四个角的坐标代入(4.1)和(4.2)中可以得到下面8个方程：

x1＝1，y1＝0，x1’，y1’：

x2＝1，y2＝1，x2’，y2’：

x3＝0，y3＝1，x3’，y3’：

x4＝0，y4＝0，x4’，y4’：

(5.1)，(5.2)，(5.3)，(5.4)，(5.5)，(5.6)，(5.7)，(5.8)八个方程式可以用8×8的矩阵T行列式和与之对应的特征向量K和特征值a来代表：Ta＝Ka

将所述芯片实时影像与原点重合的一个角的坐标值代入：即x4’＝0，y4’＝0，可得：

可得出投影矩阵为：

将(6)式展开，得到6个独立方程式：

k1-m1x1’＝x1’

l1-m1y1’＝y1’

k1+k2-(m1+m2)x2’＝x2’

l1+l2-(m1+m2)y2’＝y2’

k2-m2x3’＝x3’

l2-m2y3’＝y3’

0＝0

0＝0

在坐标系中x1’，y1’，x2’，y2’，x3’，y3’均为已知量，由所述芯片实时影像的四个角的坐标值决定，代入后可得6个独一组的未知数解k1，k2，l1，l2，m1，m2，对应即得出投影矩阵(7)，将(7)代入(1)即可得出所述芯片实时影像内部任一点(x’，y’)在所述芯片基准影像中的对应点(x，y)的坐标位置，垂直坐标(x’，y’)与(x，y)在球型坐标内的对应位置为(r’，θ’)和(r，θ)，r’与r数值相近，可设为相等，则所述探针卡需要旋转的角度就为θ-θ’。

于本发明的一实施例中，所述方法还包括将获取的所述芯片基准影像进行存储。

本发明还提供一种芯片电性测试探针头对位系统，所述系统包括：

芯片基准影像获取模块，用于获取芯片基准影像，所述芯片基准影像为对所述芯片进行电性测试时探针卡上所有探针头均位于其对应芯片衬垫的中心位置且与所述衬垫的接触程度相同时的所述芯片的二维平面影像；

芯片实时影像获取模块，用于获取芯片实时影像，所述芯片实时影像为对位过程中所述芯片的实时二维平面影像；

对位模块，用于将所述芯片实时影像与所述芯片基准影像置于同一平面内进行比对，以所述芯片基准影像为基准，得出要将所述芯片实时影像与所述芯片基准影像重合时所述探针卡需要变动的参数信息。

于本发明的一实施例中，所述系统还包括：存储模块，用于存储所述芯片基准影像。

本发明还提供一种计算机可读的存储介质，所述存储介质存储有至少一个计算机程序，所述计算机程序在处理器中被执行时实现上述任一所述的芯片电性测试探针头对位方法。

于本发明的一实施例中，所述存储介质包括ROM/RAM、磁碟、光盘或闪存固件。

本发明还提供一种终端，所述终端包括：存储器以及至少一个处理器，其中，所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序在处理器中被执行时实现上述任一所述的芯片电性测试探针头对位方法。

如上所述，本发明的有益效果如下：

本发明提供一种芯片电性测试探针头对位方法、系统、存储介质及终端，所述芯片电性测试探针头对位方法通过获取芯片基准二维影像与芯片实时二维影像，使两影像重合来实现所述探针头的自动对位，方便快捷，该方法可同时保证探针卡上所有探针头均位于对应衬垫中央且与衬垫接触程度相同，可有效提高芯片可靠性，延长探针头的使用寿命。

附图说明

图1显示为待测芯片示意简图。

图2显示为衬垫与探针头相对位置示意简图。

图3显示为图1中A-A方向的剖面图。

图4显示为本发明公开的一种芯片电性测试探针头对位方法的流程图。

图5显示为本发明于一实施例中公开的芯片基准影像与芯片实时影像在坐标系中的示意简图。

图6显示为本发明于一实施例中公开的一种芯片电性测试探针头对位系统的方框图。

标号说明

1 芯片

2 衬垫

3 探针头

100 芯片电性测试探针头对位系统

101 芯片基准影像获取模块

102 芯片实时影像获取模块

103 对位模块

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

请参阅图1至图6。须知，本发明实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可随意的改变，且其组件布局形态也可能更为复杂。说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。

测试芯片电性所使用的探针卡是一个复杂的三维立体结构，其包含有多个具备探针头3的探针，而进行电性测试的芯片1上具有衬垫2，如图1所示，对位时探针卡上的所有探针头3均需接触到其对应的芯片衬垫2且每一个接触点都在衬垫2的中央，如图2所示，同时所有探针头3需与衬垫2的接触程度相同，如图3所示，才能保证测试芯片的可靠性。

实施例一：

本实施例提供一种芯片电性测试探针头对位方法，如图4所示，包括以下步骤：

获取一芯片基准影像，所述芯片基准影像为对所述芯片1进行电性测试时探针卡上所有探针头3均位于其对应芯片衬垫2的中心位置且与所述衬垫2的接触程度相同时的所述芯片1的二维平面影像；

获取一芯片实时影像，所述芯片实时影像为对位过程中所述芯片1的实时二维平面影像；

对位，将所述芯片实时影像与所述芯片基准影像置于同一平面内进行比对，以所述芯片基准影像为基准，得出要将所述芯片实时影像与所述芯片基准影像重合时所述探针卡需要变动的参数信息。

需要说明的是，获取芯片基准影像与获取芯片实时影像的步骤顺序不固定，均在对位步骤之前完成即可。

作为示例地，所述对位方法中获取到的芯片影像可通过影像装置采集，所述影像装置包括跟随所述探针卡同步移动的镜头。优选地，所述镜头为高倍率镜头，可实现显微照相，使所采集的芯片影像大于所述芯片1大小；所述镜头平行于所述探针卡，使得采集所述芯片基准影像时所述镜头平行于所述芯片1；采集所述芯片基准影像时所述镜头的几何中心与所述芯片1的几何中心同轴。

可选地，在所述对位中，使获取的所述芯片实时影像与所述芯片基准影像对应的一个角顶点重合，之后比对两影像，以所述芯片基准影像为基准，得出要将所述芯片实时影像与所述芯片基准影像重合时所述探针卡需要需要变动的参数信息。

可选地，在所述对位中，于同一平面内比对所述芯片实时影像与所述芯片基准影像时，建立相应的平面坐标系，在所述芯片实时影像内部选取一点，求出其在所述芯片基准影像中对应点的坐标，之后得出使所述芯片实时影像内部点与其在所述芯片基准影像中对应点重合时所述探针卡需要变动的参数信息。

作为本实施例的一种实现方式，所述芯片1为正方形，获取正方形的所述芯片基准影像，使获取的所述芯片实时影像与所述芯片基准影像对应的一个角顶点重合，在两影像所在平面内建立相应的平面坐标系，将所述两影像的重合角顶点作为所述坐标系的原点，设置所述芯片基准影像的四个角顶点的坐标分别为：(x1，y1)、(x2，y2)、(x3，y3)以及(x4，y4)，所述芯片实时影像与其对应的四个角顶点的坐标分别为：(x1’，y1’)、(x2’，y2’)、(x3’，y3’)以及(x4’，y4’)，同时将所述芯片基准影像的边长设置为1，即所述芯片基准影像的四个角顶点的坐标分别为：(1，0)、(1，1)、(0，1)以及(0，0)，如图5所示，之后进行基于希尔伯特空间向量的算法：

希尔柏特空间线性投影对应的向量计算公式为：

从三维至二维矩阵线性转移，沿Z轴归一化：

将(2)式展开后得：

vx’＝k1x+k2y+k3 (3.1)

vy’＝l1x+l2y+l3 (3.2)

v＝m1x+m2y+1 (3.3)

将(3.3)代入(3.1)和(3.2)中得到：

k1x+k2y+k3-m1xx’-m2yx’＝x’ (4.1)

l1x+l2y+l3-m1xy’-m2yy’＝y’ (4.1)

将所述芯片基准影像与所述芯片实时影像的四个角的坐标代入(4.1)和(4.2)中可以得到下面8个方程：

x1＝1，y1＝0，x1’，y1’：

x2＝1，y2＝1，x2’，y2’：

x3＝0，y3＝1，x3’，y3’：

x4＝0，y4＝0，x4’，y4’：

(5.1)，(5.2)，(5.3)，(5.4)，(5.5)，(5.6)，(5.7)，(5.8)八个方程式可以用8×8的矩阵T行列式和与之对应的特征向量K和特征值a来代表：Ta＝Ka

将所述芯片实时影像与原点重合的一个角的坐标值代入：即x4’＝0，y4’＝0，可得：

可得出投影矩阵为：

将(6)式展开，得到6个独立方程式：

k1-m1x1’＝x1’

l1-m1y1’＝y1’

k1+k2-(m1+m2)x2’＝x2’

l1+l2-(m1+m2)y2’＝y2’

k2-m2x3’＝x3’

l2-m2y3’＝y3’

0＝0

0＝0

在坐标系中x1’，y1’，x2’，y2’，x3’，y3’均为已知量，由所述芯片实时影像的四个角的坐标值决定，代入后可得6个独一组的未知数解k1，k2，l1，l2，m1，m2，对应即得出投影矩阵(7)，将(7)代入(1)即可得出所述芯片实时影像内部任一点(x’，y’)在所述芯片基准影像中的对应点(x，y)的坐标位置。垂直坐标(x’，y’)与(x，y)在球型坐标内的对应位置为(r’，θ’)和(r，θ)，r’与r数值相近，可设为相等，则所述探针卡需要旋转的角度就为θ-θ’。

可选地，所述方法还包括将获取的所述芯片基准影像进行存储。

由本实施例中的芯片电性测试探针头对位方法得出所述探针卡需要变动的参数信息后可操控所述探针卡进行相应运动，以实现所述探针卡的自动调整对位。

本实施例中的对位方法，应用希尔伯特描述可延伸维度空间理论，利用芯片整体的二维平面影像来定位探针头在所述芯片局部衬垫的三维实体位置，不仅将三维空间内的复杂对位转换为二维平面的简单对位，还将衬垫上的小面积对位转换为芯片上的大面积对位，例如测试边长3mm的正方形芯片时，其衬垫为边长100μm的正方形，普通光学对位方法需调整对位精度至衬垫尺寸，而本发明的对位方法，对位精度控制在与芯片对应的尺寸即可，对位解析度相比于普通对位方法增加了30倍(3mm/100μm＝30)，大大降低了探针头的对位难度，且利用该对位方法还可同时保证探针卡上所有探针头均位于对应衬垫中央且与衬垫接触程度相同，可有效提高芯片可靠性，延长探针头的使用寿命。

利用本实施例的对位方法对位后，可再次获取所述芯片的实时影像进行检验，若对位准确，则进行之后的电性测试；若对位存有误差，则再次利用本实施例的对位方法进行对位，直到对位准确。

实施例二：

本实施例提供一种芯片电性测试探针头对位系统100，如图6所示，系统100包括：

芯片基准影像获取模块101，用于获取芯片基准影像，所述芯片基准影像为对所述芯片1进行电性测试时探针卡上所有探针头3均位于其对应芯片衬垫2的中心位置且与所述衬垫2的接触程度相同时的所述芯片1的二维平面影像；

芯片实时影像获取模块102，用于获取芯片实时影像，所述芯片实时影像为对位过程中所述芯片1的实时二维平面影像；

对位模块103，用于将所述芯片实时影像与所述芯片基准影像置于同一平面内进行比对，以所述芯片基准影像为基准，得出要将所述芯片实时影像与所述芯片基准影像重合时所述探针卡需要变动的参数信息。

可选地，系统100还包括：存储模块，用于存储所述芯片基准影像。

实施例三：

本实施例提供一种计算机可读的存储介质，所述存储介质存储有至少一个计算机程序，所述计算机程序在处理器中被执行时实现上述实施例一中所述的芯片电性测试探针头对位方法。

可选地，所述存储介质包括ROM/RAM、磁碟、光盘或闪存固件(SSD)。

实施例四：

本实施例提供一种终端，所述终端包括：存储器以及至少一个处理器，其中，所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序在处理器中被执行时实现上述实施例一中所述的芯片电性测试探针头对位方法。

综上所述，本发明提供一种芯片电性测试探针头对位方法、系统、存储介质及终端，所述芯片电性测试探针头对位方法通过获取芯片基准二维影像与芯片实时二维影像，使两影像重合来实现所述探针头的自动对位，方便快捷，该对位方法可同时保证探针卡上所有探针头均位于对应衬垫中央且与衬垫接触程度相同，可有效提高芯片可靠性，延长探针头的使用寿命。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种芯片电性测试探针头对位方法，其特征在于，包括以下步骤：

获取一芯片基准影像，所述芯片基准影像为对所述芯片进行电性测试时探针卡上所有探针头均位于其对应芯片衬垫的中心位置且与所述衬垫的接触程度相同时的所述芯片的二维平面影像；

获取一芯片实时影像，所述芯片实时影像为对位过程中所述芯片的实时二维平面影像；

对位，将所述芯片实时影像与所述芯片基准影像置于同一平面内进行比对，以所述芯片基准影像为基准，得出要将所述芯片实时影像与所述芯片基准影像重合时所述探针卡需要变动的参数信息。

2.根据权利要求1所述的芯片电性测试探针头对位方法，其特征在于，在所述对位中，使获取的所述芯片实时影像与所述芯片基准影像对应的一个角顶点重合，之后比对两影像，以所述芯片基准影像为基准，得出要将所述芯片实时影像与所述芯片基准影像重合时所述探针卡需要变动的参数信息。

3.根据权利要求2所述的芯片电性测试探针头对位方法，其特征在于，在所述对位中，于同一平面内比对所述芯片实时影像与所述芯片基准影像时，建立相应的平面坐标系，在所述芯片实时影像内部选取一点，求出其在所述芯片基准影像中对应点的坐标，之后得出使所述芯片实时影像内部点与其在所述芯片基准影像中对应点重合时所述探针卡需要变动的参数信息。

4.根据权利要求3所述的芯片电性测试探针头对位方法，其特征在于，所述芯片为正方形，获取正方形的所述芯片基准影像，使获取的所述芯片实时影像与所述芯片基准影像对应的一个角顶点重合，在两影像所在平面内建立相应的平面坐标系，将所述两影像的重合角顶点作为所述坐标系的原点，设置所述芯片基准影像的四个角顶点的坐标分别为：(x1，y1)、(x2，y2)、(x3，y3)以及(x4，y4)，所述芯片实时影像与其对应的四个角顶点的坐标分别为：(x1’，y1’)、(x2’，y2’)、(x3’，y3’)以及(x4’，y4’)，同时将所述芯片基准影像的边长设置为1，即所述芯片基准影像的四个角顶点的坐标分别为：(1，0)、(1，1)、(0，1)以及(0，0)，之后进行基于希尔伯特空间向量的算法：

希尔柏特空间线性投影对应的向量计算公式为：

从三维至二维矩阵线性转移，沿Z轴归一化：

将(2)式展开后得：

vx’＝k1x+k2y+k3 (3.1)

vy’＝l1x+l2y+l3 (3.2)

v＝m1x+m2y+1 (3.3)

将(3.3)代入(3.1)和(3.2)中得到：

k1x+k2y+k3-m1xx’-m2yx’＝x’ (4.1)

l1x+l2y+l3-m1xy’-m2yy’＝y’ (4.1)

将所述芯片基准影像与所述芯片实时影像的四个角的坐标代入(4.1)和(4.2)中可以得到下面8个方程：

x1＝1，y1＝0，x1’，y1’：

x2＝1，y2＝1，x2’，y2’：

x3＝0，y3＝1，x3’，y3’：

x4＝0，y4＝0，x4’，y4’：

(5.1)，(5.2)，(5.3)，(5.4)，(5.5)，(5.6)，(5.7)，(5.8)八个方程式可以用8×8的矩阵T行列式和与之对应的特征向量K和特征值a来代表：Ta＝Ka

将所述芯片实时影像与原点重合的一个角的坐标值代入：即x4’＝0，y4’＝0，可得：

可得出投影矩阵为：

将(6)式展开，得到6个独立方程式：

k1-m1x1’＝x1’

l1-m1y1’＝y1’

k1+k2-(m1+m2)x2’＝x2’

l1+l2-(m1+m2)y2’＝y2’

k2-m2x3’＝x3’

l2-m2y3’＝y3’

0＝0

0＝0

在坐标系中x1’，y1’，x2’，y2’，x3’，y3’均为已知量，由所述芯片实时影像的四个角的坐标值决定，代入后可得6个独一组的未知数解k1，k2，l1，l2，m1，m2，对应即得出投影矩阵(7)，将(7)代入(1)即可得出所述芯片实时影像内部任一点(x’，y’)在所述芯片基准影像中的对应点(x，y)的坐标位置，垂直坐标(x’，y’)与(x，y)在球型坐标内的对应位置为(r’，θ’)和(r，θ)，r’与r数值相近，可设为相等，则所述探针卡需要旋转的角度就为θ-θ’。

5.根据权利要求1所述的芯片电性测试探针头对位方法，其特征在于，所述方法还包括将获取的所述芯片基准影像进行存储。

6.一种芯片电性测试探针头对位系统，其特征在于，所述系统包括：

芯片基准影像获取模块，用于获取芯片基准影像，所述芯片基准影像为对所述芯片进行电性测试时探针卡上所有探针头均位于其对应芯片衬垫的中心位置且与所述衬垫的接触程度相同时的所述芯片的二维平面影像；

芯片实时影像获取模块，用于获取芯片实时影像，所述芯片实时影像为对位过程中所述芯片的实时二维平面影像；

对位模块，用于将所述芯片实时影像与所述芯片基准影像置于同一平面内进行比对，以所述芯片基准影像为基准，得出要将所述芯片实时影像与所述芯片基准影像重合时所述探针卡需要变动的参数信息。

7.根据权利要求6中所述的芯片电性测试探针头对位系统，其特征在于，所述系统还包括：

存储模块，用于存储所述芯片基准影像。

8.一种计算机可读的存储介质，其特征在于，所述存储介质存储有至少一个计算机程序，所述计算机程序在处理器中被执行时实现上述权利要求1-5任一项所述的芯片电性测试探针头对位方法。

9.根据权利要求8中所述的计算机可读的存储介质，其特征在于，所述存储介质包括ROM/RAM、磁碟、光盘或闪存固件。

10.一种终端，其特征在于，所述终端包括：存储器以及至少一个处理器，其中，所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序在处理器中被执行时实现上述权利要求1-5任一项所述的芯片电性测试探针头对位方法。

Images