CN103425804B - 一种图形化显示时钟系统结构的方法 - Google Patents
一种图形化显示时钟系统结构的方法 Download PDFInfo
- Publication number
- CN103425804B CN103425804B CN201210149903.7A CN201210149903A CN103425804B CN 103425804 B CN103425804 B CN 103425804B CN 201210149903 A CN201210149903 A CN 201210149903A CN 103425804 B CN103425804 B CN 103425804B
- Authority
- CN
- China
- Prior art keywords
- clock
- unit
- module
- clock system
- excluded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
随着大规模集成电路的时钟系统结构日趋复杂,如何清晰明了地显示时钟结构和相互关系成为了业界关注的焦点。本文提出一种图形化显示时钟系统结构的方法,在一个图形窗口内显示时钟系统的整体结构:菜单区域,便于执行各项操作;时钟列表区域,用树形结构表示时钟之间的继承关系;标尺区域,指示时序信息和逻辑层次;时钟结构区域,显示单元连接关系,利用符号突出特征单元和特征属性,支持不同颜色高亮显示检查结果以及按照关键字的查询结果。为了过滤时钟系统内的次要信息,有效突出时钟的结构特点,我们还总结了时钟汇点Sink模块、门控时钟Gating模块、Excluded模块的抽象方法,大大化简了主窗口的显示内容。
Description
技术领域
图形化显示时钟系统结构的方法是EDA工具在时钟设计过程中的一种对时钟系统图形显示、结构分析的方法。本发明属于EDA设计领域。
背景技术
随着集成电路规模的扩大和制造工艺的日趋复杂,后端物理设计越来越依赖于EDA(电子设计自动化)工具的辅助。时钟信号控制着电路中所有同步单元的工作;超高速、低功耗、高性能的集成电路发展对时钟系统提出了更高的设计要求。如何保证时钟系统设计的正确性,提高时钟系统的性能和可靠性,已经成为了芯片成功投片生产的关键。
通常一个时钟包括时钟定义点、组合逻辑单元(例如门控时钟单元),同步单元(例如触发器单元)等。一个时钟组包括有多个时钟,同一时钟组内的同步单元要求时钟信号从定义点发出后同时到达同步单元。整个芯片的时钟系统包括有多个时钟和时钟组。在当前深亚微米工艺条件下的超大规模集成电路中,时钟系统非常庞大而复杂:时钟和时钟组数目越来越多,包含几十个甚至上百个时钟;每个时钟都有各自的门控逻辑、时钟约束和数以万计的同步单元;时钟结构越来越复杂,各时钟之间也有相互依赖关系;在SoC片上系统当中,IP模块甚至会包含有未知的内部时钟。
面对如此一个庞杂的时钟系统,时钟规范复杂而又难以表达、难以理解,如何简单明了地显示时钟结构和相互关系,如何突出表达时钟特点,便于前端设计工程师和后端设计工程师沟通交流,都成为了业界关注的焦点。目前市场上已有一些EDA工具对时钟系统进行浏览和分析,但是都存在着缺陷和使用上的不方便,例如:无法同时显示时钟结构和时序特性;不能显示时钟再聚合结构(reconvergence);对于大型时钟系统,显示细节过多而丧失了可读性;和用户的交互性较差,无法对当前时钟系统进行有效性、正确性检查和结果显示。
因此在这里我们提出了一种方法:图形化显示时钟系统结构的方法,可以清晰地展示时钟系统的复杂结构以及时钟之间的相互关系,有效地分析时钟特点和可靠性,从而缩短芯片设计制造周期,提高设计效率。
发明内容
本发明提出一种图形化显示时钟系统结构的方法,这种方法自动化分析时钟的结构特点和相互关系,使用一个窗口即可显示整个时钟全貌。通过模块化和符号化的处理,过滤掉次要信息,对主要结构特征进行抓取,结合时序信息和逻辑层次,清晰展现时钟系统内部结构。
基本思想:对于一个复杂的时钟系统,需要在一个窗口内即能显示其整体结构。因此我们把主窗口分为了四个部分:菜单区域,提供菜单和快捷键以便于执行各项操作;时钟列表区域,利用树形结构表示各个时钟之间的相互继承关系;标尺区域,结合了时序信息和逻辑层次,便于了解各个单元所处位置和特性;时钟结构区域,显示各个时钟单元的电路连接关系,利用自定义符号突出特征单元和单元的特征属性。
当时钟内部包含有成千上万个单元的时候,如果都一一显示在主窗口往往会丧失可读性,从而使用户无法获取所关注的信息。因此这里我们采用了模块化的方法,将常见的结构特征抽象提取成模块,大大化简了主窗口的显示内容。用户还可以点击进入模块内部,这种层次化的结构使得显示窗口内始终保留着可控数量的单元或模块,不失重点而又清晰有序地展现时钟系统内部结构。
时钟汇点Sink模块、门控时钟Gating模块、Excluded模块是最为重要的三种特征结构。Sink模块包含了接收时钟信号的终点同步单元,具有相同的时钟信号连接的同步单元可以抽象为统一代表接收时钟信号的同步单元组。Gating模块则是用来描述门控时钟结构,门控电路通常包括起控制作用的Gating单元(例如ICG单元)和受控制的同步单元,具有相同使能信号的Gating逻辑往往相似,因此可以抽象成为独立模块。如果单元标有Excluded属性,表示它不会影响最终的时钟树结果,大量的Excluded单元会使得整个时钟结构充斥着次要信息,从而不能突出时钟的主要特点。我们采用了属性传递的方法,在保证电路连通性的前提下,把连续的具有Excluded属性标记的单元封装为独立模块。
为了便于在复杂的时钟系统结构进行查找定位,还必须支持按照关键字查询和结果高亮显示功能。一些时钟有效性、可靠性的检查结果也可以高亮显示在主窗口。例如,用户常常关注的时钟信号传递的最长路径和最短路径,可以区分颜色突出显示;时钟再聚合结构(reconvergence)也可以高亮显示在时钟结构区域。
附图说明
图1时钟系统显示主窗口
图2符号说明表
图3 Sink模块化设计
图4 Gating模块化设计
图5 Excluded模块化设计
图6查询、检查结果高亮显示
具体实施步骤:
结合一个具体的实例说明自动图形化显示时钟系统结构的方法,操作流程步骤如下:
1)准备电路单元库文件,记录电路连接关系的网表文件,定义时钟和时延约束的文件;
2)打开EDA工具,显示如图1所示的时钟系统显示主窗口,得到所包含的四个主要区域:菜单区域、时钟列表区域、标尺区域、时钟结构区域;
3)通过View菜单下的“View Legend”选项,打开如图2所示的符号说明表;
4)选择时钟列表区域的某个时钟,时钟结构区域将具体显示该时钟包含的单元和模块,图3图4图5分别对应显示了时钟结构中的Sink模块、Gating模块和Excluded模块;
5)鼠标双击选择某个模块,可以进入该模块内部浏览其内容。
Claims (1)
1.一种图形化显示时钟系统结构的方法,涉及到对时钟电路结构显示及分析的过程,其特征是:
(1)在一个图形窗口内显示时钟系统的整体结构;
(2)在时钟列表区域,利用树形结构表示各个时钟之间的相互继承关系;
(3)在标尺区域,利用可放缩的标尺,指示不同单元所处位置的时序信息和逻辑层次;
(4)在时钟结构区域,利用符号突出特征单元和单元的特征属性,利用不同颜色高亮显示有效性、可靠性的检查结果以及用户按照关键字查询的结果;
(5)对被相同时钟信号驱动的众多同步单元进行抽象,封装成为统一代表接收时钟信号的同步单元组Sink模块;
(6)对具有相同使能信号的门控时钟电路进行抽象,封装成为独立的Gating模块,内部包含有门控时钟单元和受控制的同步单元组Sink模块;
(7)对具有Excluded属性的时钟单元进行属性传递,把连续的具有Excluded属性标记的单元封装成为Excluded模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210149903.7A CN103425804B (zh) | 2012-05-15 | 2012-05-15 | 一种图形化显示时钟系统结构的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210149903.7A CN103425804B (zh) | 2012-05-15 | 2012-05-15 | 一种图形化显示时钟系统结构的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103425804A CN103425804A (zh) | 2013-12-04 |
CN103425804B true CN103425804B (zh) | 2016-12-14 |
Family
ID=49650541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210149903.7A Active CN103425804B (zh) | 2012-05-15 | 2012-05-15 | 一种图形化显示时钟系统结构的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103425804B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104714842B (zh) * | 2013-12-17 | 2018-04-13 | 北京华大九天软件有限公司 | 一种调整时钟路径延迟来修复时序违反的方法 |
CN104715095B (zh) * | 2013-12-17 | 2018-05-11 | 北京华大九天软件有限公司 | 一种图形化时钟质量检测分析的方法 |
CN106650128B (zh) * | 2016-12-28 | 2019-11-19 | 北京华大九天软件有限公司 | 一种图形化显示时钟结构及时序相关性的方法 |
CN108052739B (zh) * | 2017-12-13 | 2021-07-20 | 嘉兴倚韦电子科技有限公司 | 集成电路半定制后端设计快速通道设计方法 |
CN112256372B (zh) * | 2020-10-20 | 2023-12-26 | 北京字跳网络技术有限公司 | 信息处理方法、装置和电子设备 |
CN112100970B (zh) * | 2020-11-17 | 2021-05-11 | 南京芯驰半导体科技有限公司 | 图形化显示时钟结构的方法及系统 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1188304A (zh) * | 1996-09-24 | 1998-07-22 | 精工爱普生株式会社 | 为数字显示器提供快速时钟的系统和方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4053969B2 (ja) * | 2003-11-28 | 2008-02-27 | 沖電気工業株式会社 | 半導体集積回路の設計装置および半導体集積回路の設計方法 |
US7382151B1 (en) * | 2006-12-15 | 2008-06-03 | International Business Machines Corporation | Method for reducing cross-talk induced source synchronous bus clock jitter |
-
2012
- 2012-05-15 CN CN201210149903.7A patent/CN103425804B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1188304A (zh) * | 1996-09-24 | 1998-07-22 | 精工爱普生株式会社 | 为数字显示器提供快速时钟的系统和方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103425804A (zh) | 2013-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103425804B (zh) | 一种图形化显示时钟系统结构的方法 | |
CN102375879B (zh) | 基于智能手机的移动gis系统体系及其应用 | |
US8943452B2 (en) | Hierarchical power map for low power design | |
TWI528199B (zh) | 用於從客製化類比/客製化數位/混合信號自動提取功率意圖之圖解設計系統與方法 | |
US20140013293A1 (en) | Hierarchical power map for low power design | |
CN103645435B (zh) | 多信号模型可编程逻辑器件的软件模块可测性设计方法 | |
CN101493847A (zh) | 一种通讯片上系统芯片追踪调试的方法及装置 | |
CN101706762A (zh) | 一种智能型信号转接系统 | |
JPH09293090A (ja) | 回路抽出方法 | |
US9449131B2 (en) | Extracting system architecture in high level synthesis | |
US8121826B1 (en) | Graphical user interface for system design | |
CN103049361A (zh) | 具有嵌入式逻辑分析功能的fpga及逻辑分析系统 | |
CN104866598A (zh) | 基于可配置模板的异构数据库集成方法 | |
CN110908758B (zh) | 一种防误闭锁逻辑表达式图形化配置方法及系统 | |
CN105022692A (zh) | 一种死锁检测验证方法 | |
CN103077080B (zh) | 基于高性能平台的并行程序性能数据采集方法及装置 | |
CN106650128B (zh) | 一种图形化显示时钟结构及时序相关性的方法 | |
CN104715095B (zh) | 一种图形化时钟质量检测分析的方法 | |
CN103838890B (zh) | 具有黑盒ip多电源域系统版图和原理图一致性的比较方法 | |
CN101178708A (zh) | 针对结构化网页的自动模板信息定位方法 | |
CN107784185A (zh) | 一种门级网表中伪路径的提取方法、装置及终端设备 | |
US7093224B2 (en) | Model-based logic design | |
CN201667071U (zh) | 一种信号转接系统 | |
CN111460747A (zh) | 一种用于集成电路设计的标准单元追踪方法 | |
KR101769693B1 (ko) | 로우 파워 디자인을 위한 계층적 파워 맵 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: 100102 floor 2, block a, No.2, lizezhong 2nd Road, Chaoyang District, Beijing Patentee after: Beijing Huada Jiutian Technology Co.,Ltd. Address before: 100102 Second Floor, Block A, No. 2, Lize Middle Road, Chaoyang District, Beijing Patentee before: HUADA EMPYREAN SOFTWARE Co.,Ltd. |