JP2009514138A - スマート検証を利用してマルチステート不揮発性メモリをプログラミングする方法 - Google Patents
スマート検証を利用してマルチステート不揮発性メモリをプログラミングする方法 Download PDFInfo
- Publication number
- JP2009514138A JP2009514138A JP2008538049A JP2008538049A JP2009514138A JP 2009514138 A JP2009514138 A JP 2009514138A JP 2008538049 A JP2008538049 A JP 2008538049A JP 2008538049 A JP2008538049 A JP 2008538049A JP 2009514138 A JP2009514138 A JP 2009514138A
- Authority
- JP
- Japan
- Prior art keywords
- voltage threshold
- volatile storage
- subset
- programming
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 109
- 238000012795 verification Methods 0.000 title claims abstract description 102
- 230000007704 transition Effects 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 91
- 230000008569 process Effects 0.000 claims description 50
- 238000001514 detection method Methods 0.000 claims description 20
- 230000004044 response Effects 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 3
- 238000004891 communication Methods 0.000 claims 1
- 238000005192 partition Methods 0.000 claims 1
- 230000001568 sexual effect Effects 0.000 claims 1
- 238000010200 validation analysis Methods 0.000 claims 1
- 238000009826 distribution Methods 0.000 abstract description 11
- 238000013459 approach Methods 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000000977 initiatory effect Effects 0.000 abstract 1
- 238000007667 floating Methods 0.000 description 31
- 238000010586 diagram Methods 0.000 description 19
- 239000004065 semiconductor Substances 0.000 description 6
- 230000003044 adaptive effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 210000004072 lung Anatomy 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
Abstract
Description
Claims (25)
- 不揮発性記憶素子の集合中で、それぞれの電圧閾値が第1の電圧閾値区分内に存在する不揮発性記憶素子の少なくとも第1と第2の部分集合を、前記第1の部分集合中の前記不揮発性記憶素子のうちの少なくとも1つの素子の電圧閾値が前記第1の電圧閾値区分とオーバーラップする第2の電圧閾値区分に遷移し、前記第2の部分集合中の前記不揮発性記憶素子のうちの少なくとも1つの素子の電圧閾値が前記第1と第2の電圧閾値区分の外部にある第3の電圧閾値区分に遷移するようにプログラミングするステップと、
前記第1の部分集合の前記不揮発性記憶素子のうちの前記少なくとも1つの素子の電圧閾値が前記第2の電圧閾値区分に遷移した時点を判定するために当該素子の電圧閾値を追跡するステップと、
前記追跡ステップの処理に応答して、前記第2の部分集合の前記不揮発性記憶素子のうちの前記少なくとも1つの素子の電圧閾値が前記第3の電圧閾値区分に遷移した時点を検証するための検証プロセスをいつ開始するかを決定するステップと、
を有することを特徴とする不揮発性記憶装置をプログラミングする方法。 - 前記検証プロセスが、前記第1の部分集合の前記不揮発性記憶素子のうちの前記少なくとも1つの素子の前記電圧閾値が前記第2の電圧閾値区分に遷移したことが判定された後に、所定の数の電圧パルスが前記第2の部分集合の不揮発性記憶素子に印加された後で開始されることを特徴とする請求項1に記載の方法。
- 前記追跡するステップは、前記第1の部分集合の前記不揮発性記憶素子のうちの前記少なくとも1つの素子の電圧閾値が、前記第2の電圧閾値区分よりも低位にある低電圧閾値を過ぎ、続いて、前記第2の電圧閾値区分内にある高電圧閾値を過ぎることを追跡することを含むことを特徴とする請求項1に記載の方法。
- 前記第1の部分集合の前記不揮発性記憶素子のうちの前記少なくとも1つの素子を、当該素子の電圧閾値が前記低電圧閾値未満であるときには高速プログラムモードでプログラミングし、当該素子の電圧閾値が前記低電圧閾値と前記高電圧閾値の間にあるときには低速プログラムモードでプログラミングするステップをさらに含むこと特徴とする請求項3に記載の方法。
- 前記高電圧閾値が、前記第2の電圧閾値区分の下限界値をマージンだけ超えていることを特徴とする請求項3に記載の方法。
- 前記マージンが、検知マージンとノイズマージンのうちの少なくとも一方を含むことを特徴とする請求項5に記載の方法。
- 前記追跡するステップは、前記第1の部分集合の前記不揮発性記憶素子のうちのどの素子が、前記第2の電圧閾値区分より低位の電圧閾値を有しているかを判定することによって、前記第1の部分集合の前記不揮発性記憶素子のうちの前記少なくとも1つの素子を特定するステップを含んでいることを特徴とする請求項1に記載の方法。
- 不揮発性記憶素子の前記集合が、複数のNANDストリングに配列されていることを特徴とする請求項1に記載の方法。
- 前記第2と第3の閾値電圧区分が互いに異なるバイナリデータ状態を表すことを特徴とする請求項1に記載の方法。
- 前記検証プロセスが、前記第1の部分集合の前記不揮発性記憶素子のうちのいずれかの素子の電圧閾値が前記第2の電圧閾値区分に遷移したとの判定に応答して開始されることを特徴とする請求項1に記載の方法。
- 不揮発性記憶素子の集合と、
不揮発性記憶素子の集合と通信する1つ以上の管理回路を備えており、
前記1つ以上の管理回路は、データをプログラムする要求を受信し、その要求に応答して、(a)第1のデータにしたがって、それぞれの電圧閾値が少なくとも第1の電圧閾値区分とこれより高い中間電圧閾値区分に入るように、前記不揮発性記憶素子集合中のそれぞれの不揮発性記憶素子をプログラムし、(b)前記それぞれの不揮発性記憶素子を第2のデータにしたがってプログラムし、これによって、前記第1の電圧閾値区分に入った前記不揮発性記憶素子の第1の部分集合が前記第1の電圧閾値区分内に留まり、前記第1の電圧閾値区分に入った前記不揮発性記憶素子の第2の部分集合がより高い第2の電圧閾値区分に入るようにプログラムされ、前記中間電圧閾値区分に入るが前記中間電圧閾値区分とオーバーラップする第3の電圧閾値区分の外部にある前記不揮発性記憶素子の第3の部分集合が前記第3の電圧閾値区分に入るようにプログラムされ、前記中間電圧閾値区分に入る前記不揮発性記憶素子の第4の部分集合がより高い第4の電圧閾値区分に入るようにプログラムされ、(c)前記第3の部分集合の前記不揮発性記憶素子のうちの少なくとも1つの素子の電圧閾値を追跡して、当該電圧閾値が前記第3の電圧閾値区分に遷移した時点を判定し、(d)前記追跡に応答して、前記第4の部分集合の前記不揮発性記憶素子のうちの少なくとも1つの素子の電圧閾値が前記第4の電圧閾値区分に遷移する時点を検証するための検証プロセスをいつ開始するかを決定する、
ことを特徴とする不揮発性記憶システム。 - 前記1つ以上の管理回路が、前記第2の部分集合の前記不揮発性記憶素子のうちの少なくとも1つの素子の電圧閾値が前記第2の電圧閾値区分に遷移した時点を判定し、その判定に応答して前記追跡動作が開始されることを特徴とする請求項11に記載の不揮発性記憶システム。
- 前記1つ以上の管理回路が、前記第3の部分集合の前記不揮発性記憶素子のうちの前記少なくとも1つの素子の電圧閾値が、前記第3の電圧閾値区分よりも低位にある低電圧閾値を過ぎ、続いて、前記第3の電圧閾値区分内にある高電圧閾値を過ぎることを追跡することを特徴とする請求項11に記載の不揮発性記憶システム。
- 前記1つ以上の管理回路は、前記第3の部分集合の前記不揮発性記憶素子のうちの前記少なくとも1つの素子を、当該素子の電圧閾値が前記低電圧閾値未満であるときには高速プログラムモードでプログラミングし、当該素子の電圧閾値が前記低電圧閾値と前記高電圧閾値の間あるときには低速プログラムモードでプログラミングすることを特徴とする請求項13に記載の不揮発性記憶システム。
- 前記1つ以上の管理回路が、前記第3の部分集合の前記不揮発性記憶素子のうちの前記少なくとも1つの素子の電圧閾値を検知するために当該素子に対応付けられている少なくとも1つの検知増幅器を制御するとともに、前記第4の部分集合の前記不揮発性記憶素子のうちの少なくとも1つの素子に対応付けられた少なくとも1つの検知増幅器がその電圧閾値を検知することを禁止することを特徴とする請求項11に記載の不揮発性記憶システム。
- 前記高電圧閾値が、前記第3の電圧閾値区分の下限界値をマージンだけ超えていることを特徴とする請求項13に記載の不揮発性記憶システム。
- 前記マージンが検知マージンとノイズマージンのうちの少なくとも一方を含むことを特徴とする請求項16に記載の不揮発性記憶システム。
- 前記第1と第2のデータがそれぞれ下位と上位の論理ページを含んでいることを特徴とする請求項11に記載の不揮発性記憶システム。
- 不揮発性記憶素子の前記集合が、複数のNANDストリングに配列されていることを特徴とする請求項11に記載の不揮発性記憶システム。
- 前記1つ以上の管理回路は、前記第3の部分集合の前記不揮発性記憶素子のうちの前記少なくとも1つの素子の電圧閾値が前記第3の電圧閾値区分に遷移したことを前記追跡動作が判定したときに、前記検証プロセスを開始することを特徴とする請求項11に記載の不揮発性記憶システム。
- 前記1つ以上の管理回路は、前記第3の部分集合の前記不揮発性記憶素子のうちの前記少なくとも1つの素子の電圧閾値が前記第3の電圧閾値区分に遷移したことが前記追跡動作で判定した後に、所定数のプログラミングパルスが前記第4の部分集合の前記不揮発性記憶素子のうちの前記少なくとも1つの素子に印加された後で、前記検証プロセスを開始することを特徴とする請求項11に記載の不揮発性記憶システム。
- 前記1つ以上の管理回路は、前記第3の部分集合の前記不揮発性記憶素子を、それらのそれぞれの電圧閾値が前記第3の電圧閾値区分に遷移したときにさらにプログラミングしないようにロックアウトするとともに、前記第4の部分集合の前記不揮発性記憶素子のプログラミングを、それらのそれぞれの電圧閾値が前記第4の電圧閾値区分に遷移するまで継続させることを特徴とする請求項11に記載の不揮発性記憶システム。
- 前記第2の電圧閾値区分が前記中間電圧閾値区分とオーバーラップしていることを特徴とする請求項11に記載の不揮発性記憶システム。
- 前記第1、第2、第3および第4の電圧閾値区分が互いに異なるバイナリデータ状態を表すことを特徴とする請求項11に記載の不揮発性記憶システム。
- 前記追跡動作は、前記第3の部分集合の前記不揮発性記憶素子のうちのどの素子が前記第3の電圧閾値区分より低位の電圧閾値を有しているかを判定することによって、前記第3の部分集合の前記不揮発性記憶素子のうちの前記少なくとも1つの素子を特定することを特徴とする請求項11に記載の不揮発性記憶システム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/260,658 US7301817B2 (en) | 2005-10-27 | 2005-10-27 | Method for programming of multi-state non-volatile memory using smart verify |
US11/259,799 | 2005-10-27 | ||
US11/260,658 | 2005-10-27 | ||
US11/259,799 US7366022B2 (en) | 2005-10-27 | 2005-10-27 | Apparatus for programming of multi-state non-volatile memory using smart verify |
PCT/US2006/042179 WO2007050976A1 (en) | 2005-10-27 | 2006-10-26 | Method for programming of multi-state non-volatile memory using smart verify |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009514138A true JP2009514138A (ja) | 2009-04-02 |
JP4855474B2 JP4855474B2 (ja) | 2012-01-18 |
Family
ID=37806696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008538049A Active JP4855474B2 (ja) | 2005-10-27 | 2006-10-26 | スマート検証を利用してマルチステート不揮発性メモリをプログラミングする方法 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP1946323B1 (ja) |
JP (1) | JP4855474B2 (ja) |
KR (1) | KR101314306B1 (ja) |
AT (1) | ATE518229T1 (ja) |
TW (1) | TWI311762B (ja) |
WO (1) | WO2007050976A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011150749A (ja) * | 2010-01-20 | 2011-08-04 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR20110093077A (ko) * | 2010-02-11 | 2011-08-18 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
JP2014503932A (ja) * | 2010-12-15 | 2014-02-13 | マイクロン テクノロジー, インク. | セグメント化されたプログラミングの方法およびメモリデバイス |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7813188B2 (en) * | 2007-09-10 | 2010-10-12 | Hynix Semiconductor Inc. | Non-volatile memory device and a method of programming a multi level cell in the same |
US7768836B2 (en) * | 2008-10-10 | 2010-08-03 | Sandisk Corporation | Nonvolatile memory and method with reduced program verify by ignoring fastest and/or slowest programming bits |
KR100996108B1 (ko) | 2009-01-21 | 2010-11-22 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 프로그램 방법 |
KR101012982B1 (ko) | 2009-06-30 | 2011-02-10 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 동작 방법 |
US8223556B2 (en) * | 2009-11-25 | 2012-07-17 | Sandisk Technologies Inc. | Programming non-volatile memory with a reduced number of verify operations |
US9564226B1 (en) * | 2015-10-30 | 2017-02-07 | Sandisk Technologies Llc | Smart verify for programming non-volatile memory |
TWI604449B (zh) * | 2016-08-31 | 2017-11-01 | 旺宏電子股份有限公司 | 記憶體裝置與其程式化方法 |
US11532354B2 (en) | 2020-03-22 | 2022-12-20 | Silicon Storage Technology, Inc. | Precision tuning of a page or word of non-volatile memory cells and associated high voltage circuits for an analog neural memory array in an artificial neural network |
KR20220120033A (ko) | 2021-02-22 | 2022-08-30 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그 동작 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004192789A (ja) * | 2002-11-29 | 2004-07-08 | Toshiba Corp | 半導体記憶装置 |
JP2006509326A (ja) * | 2002-12-05 | 2006-03-16 | サンディスク コーポレイション | 多状態メモリのための高性能検証 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3730272B2 (ja) | 1994-09-17 | 2005-12-21 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100253868B1 (ko) * | 1995-11-13 | 2000-05-01 | 니시무로 타이죠 | 불휘발성 반도체기억장치 |
US5867429A (en) | 1997-11-19 | 1999-02-02 | Sandisk Corporation | High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates |
US6538923B1 (en) * | 2001-02-26 | 2003-03-25 | Advanced Micro Devices, Inc. | Staircase program verify for multi-level cell flash memory designs |
US6522580B2 (en) * | 2001-06-27 | 2003-02-18 | Sandisk Corporation | Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states |
US7002843B2 (en) * | 2004-01-27 | 2006-02-21 | Sandisk Corporation | Variable current sinking for coarse/fine programming of non-volatile memory |
-
2006
- 2006-10-26 JP JP2008538049A patent/JP4855474B2/ja active Active
- 2006-10-26 TW TW095139561A patent/TWI311762B/zh not_active IP Right Cessation
- 2006-10-26 AT AT06826985T patent/ATE518229T1/de not_active IP Right Cessation
- 2006-10-26 KR KR1020087012605A patent/KR101314306B1/ko active IP Right Grant
- 2006-10-26 EP EP06826985A patent/EP1946323B1/en active Active
- 2006-10-26 WO PCT/US2006/042179 patent/WO2007050976A1/en active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004192789A (ja) * | 2002-11-29 | 2004-07-08 | Toshiba Corp | 半導体記憶装置 |
JP2006509326A (ja) * | 2002-12-05 | 2006-03-16 | サンディスク コーポレイション | 多状態メモリのための高性能検証 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011150749A (ja) * | 2010-01-20 | 2011-08-04 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR20110093077A (ko) * | 2010-02-11 | 2011-08-18 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
JP2011165303A (ja) * | 2010-02-11 | 2011-08-25 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びそのプログラム方法 |
US9076534B2 (en) | 2010-02-11 | 2015-07-07 | Samsung Electronics Co., Ltd. | Flash memory device using adaptive program verification scheme and related method of operation |
US9406394B2 (en) | 2010-02-11 | 2016-08-02 | Samsung Electronics Co., Ltd. | Flash memory device using adaptive program verification scheme and related method of operation |
KR101676816B1 (ko) | 2010-02-11 | 2016-11-18 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
JP2014503932A (ja) * | 2010-12-15 | 2014-02-13 | マイクロン テクノロジー, インク. | セグメント化されたプログラミングの方法およびメモリデバイス |
Also Published As
Publication number | Publication date |
---|---|
KR101314306B1 (ko) | 2013-10-02 |
TW200733114A (en) | 2007-09-01 |
EP1946323A1 (en) | 2008-07-23 |
TWI311762B (en) | 2009-07-01 |
JP4855474B2 (ja) | 2012-01-18 |
ATE518229T1 (de) | 2011-08-15 |
KR20080089335A (ko) | 2008-10-06 |
EP1946323B1 (en) | 2011-07-27 |
WO2007050976A1 (en) | 2007-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7492634B2 (en) | Method for programming of multi-state non-volatile memory using smart verify | |
JP4855474B2 (ja) | スマート検証を利用してマルチステート不揮発性メモリをプログラミングする方法 | |
JP5439488B2 (ja) | 不揮発性メモリアレイの最終ワードラインのデータ保持力改善 | |
EP2351041B1 (en) | Programming non-volatile memory with high resolution variable initial programming pulse | |
JP5444468B2 (ja) | パス電圧の外乱及びフローティングゲートから制御ゲートへのリークを低減するメモリプログラム | |
JP5113195B2 (ja) | 閾値電圧区分に基づく動的検証 | |
US7366022B2 (en) | Apparatus for programming of multi-state non-volatile memory using smart verify | |
KR101048834B1 (ko) | 프로그래밍 중의 커플링 보상 | |
KR101073116B1 (ko) | 커플링을 사용하는 이웃 감지에 기반한 커플링 보상 | |
WO2008083131A2 (en) | Method for programming with initial programming voltage based on trial | |
JP5174829B2 (ja) | 隣接メモリセルの記憶状態を考慮した不揮発性メモリセルの読み出し | |
JP2013514601A (ja) | 高速ビット検出及び検証スキップを有する不揮発性記憶のプログラミング | |
WO2014137651A1 (en) | Non-volatile storage with process that reduces read disturb on end wordlines | |
EP2577671A1 (en) | Programming non-volatile storage with synchronized coupling | |
JP2012511790A (ja) | メモリのための適応消去及びソフトプログラミング | |
JP4995273B2 (ja) | 異なる電圧を使用する不揮発性記憶装置のための検証動作 | |
JP2013524400A (ja) | メモリにおけるプログラムノイズ低減のための鋸形のマルチパルスプログラミング | |
KR100984563B1 (ko) | 프로그램 혼란이 감소된 nand 타입 비휘발성 메모리의최종-최초 모드 및 프로그래밍 방법 | |
JP5134007B2 (ja) | 早期ソース側ブーストを用いた不揮発性記憶装置におけるプログラム妨害の低減 | |
JP2010508615A (ja) | 不揮発性メモリに用いられる最高マルチレベル状態の高速プログラミング |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4855474 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |