JP2009509257A - マイクロコントローラ及びその作動方法 - Google Patents
マイクロコントローラ及びその作動方法 Download PDFInfo
- Publication number
- JP2009509257A JP2009509257A JP2008531683A JP2008531683A JP2009509257A JP 2009509257 A JP2009509257 A JP 2009509257A JP 2008531683 A JP2008531683 A JP 2008531683A JP 2008531683 A JP2008531683 A JP 2008531683A JP 2009509257 A JP2009509257 A JP 2009509257A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- microcontroller
- int
- capcom
- functional module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/24—Interrupt
- G06F2213/2406—Generation of an interrupt or a group of interrupts after a fixed or calculated time elapses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Electrotherapy Devices (AREA)
- Peptides Or Proteins (AREA)
- Control By Computers (AREA)
Abstract
本発明は、集積された複数の機能モジュール(FM)を備え、割込み(INT)が活動化または非活動化されるように構成されている第1の機能モジュール(FM1)を含んでいるマイクロコントローラ(MC)、並びに前記形式のマイクロコントローラ(MC)を作動するための方法に関する。割込みに対する高頻度なトリガイベントは本発明の適用分野であるデジタルタコグラフの運転領域において普通に生じる。なぜなら速度センサの信号が高速で記録されなければならないからである。このことはその他の要求が順次連続して処理されなければならない場合には処理の安定性に影響を及ぼす。このような事態を避けるために、第1の機能モジュール(FM1)は一度要求(IRQ)が処理された場合には割込み(INT)を非活動化し、所定の遅延時間(IED)の経過後に再びこの割込み(INT)を活動化させる。このプロシージャは時間間隔を用いたプロセス制御の利点と割込み制御の利点を併せ持つ。
Description
本発明は、集積された複数の機能モジュールを備え、割込みが活動化または非活動化されるように構成されている第1の機能モジュールを含んでいるマイクロコントローラに関する。さらに本発明は、前記形式のマイクロコントローラを作動するための方法に関する。
背景技術
マイクロプロセッサまたはマイクロコントローラのもとでは、割込みが活動化されると、トリガイベントの直後に、ないしは優先度テーブルに応じて、割込み、すなわち実行中のプログラムの短時間の中断若しくは中央処理ユニットから処理されている命令シーケンスの短時間の中断が引き起こされ、当該割込み要求に対応付けられたルーチンが実行される。このルーチンが終了した後では中央処理ユニットが、中断されたプロセスないしは中断された命令シーケンスにおける作業を再び開始する。固定の時間間隔を用いたタスク割当てに対し、割込みを用いたプロセス管理には基本的に次のような利点が伴う。すなわち固定された時間間隔における無駄時間の回避と、時間コストの異なるタスク処理への融通性と、付加的時間コストを不要とすることなどである。割込みをトリガする事象が高頻度に発生した場合には、中央処理ユニットが他のタスク実行によって停止され、制御すべき機器の機能が損なわれる恐れが生じる。
マイクロプロセッサまたはマイクロコントローラのもとでは、割込みが活動化されると、トリガイベントの直後に、ないしは優先度テーブルに応じて、割込み、すなわち実行中のプログラムの短時間の中断若しくは中央処理ユニットから処理されている命令シーケンスの短時間の中断が引き起こされ、当該割込み要求に対応付けられたルーチンが実行される。このルーチンが終了した後では中央処理ユニットが、中断されたプロセスないしは中断された命令シーケンスにおける作業を再び開始する。固定の時間間隔を用いたタスク割当てに対し、割込みを用いたプロセス管理には基本的に次のような利点が伴う。すなわち固定された時間間隔における無駄時間の回避と、時間コストの異なるタスク処理への融通性と、付加的時間コストを不要とすることなどである。割込みをトリガする事象が高頻度に発生した場合には、中央処理ユニットが他のタスク実行によって停止され、制御すべき機器の機能が損なわれる恐れが生じる。
この種のアーキテクチャとそれに伴う機能性は例えばインフィニオン社のマイクロコントローラ"80C167"や"80C166"に基づいている。
ここにおいて本発明の課題は冒頭に述べたような形式のマイクロコントローラ及び該マイクロコントローラを作動するための方法において、従来技術の問題点と欠点に鑑み、高頻度な割込みトリガ事象のもとでも相応に装備された機器の安定した省エネ作動方式が保証されるように改善を行うことである。
前記課題は、請求項1の特徴部分に記載のマイクロコントローラ並びに請求項8の特徴部分に記載されたマイクロコントローラの作動方法によって解決される。これらの請求項を引用する従属請求項には本発明の有利な発展形態が記載されている。
本発明の有利な適用範囲はデジタルタコグラフの装備される分野ないしはその作動領域である。そこでは高周波な信号の変化に速やかに対応しなければならず、あるいはマイクロコントローラにおける高頻度な割込みが最短時間で処理されなければならない。なぜなら車両速度が特に早い場合には速度信号用のセンサは車両変速機から高周波な信号を記録ユニットに送信するからである。特にこのような適用分野においてさらにユーザーの付加的な操作活動が記録ユニットに現われるかまたはユーザーが例えば集積された感熱プリンターを用いて記録ユニットからレポートを印刷する場合、機器の中央処理ユニットにおいては安定性に問題が生じやすく、支承のない機能を保証するためには高性能なハードウエアの他にもさらに複雑な処理の制御を必要とすることがある。しかしながらこのような強制はユーザーへの負担軽減に反するものである。
本発明による割込みの活動化に対する遅延時間を用いる利点、ないしは本発明による非活動化の延期の利点は、それぞれ時間間隔制御の利点と複数の処理の割込み制御の利点を特別な形式で集約する。割込みに結び付けられるサービスを割込み要求の供給と同時に遅滞なく提供しなければならないケースはまれにしか生じない。また別の観点からみれば、前述したような理由からは中央処理ユニットを介した複数の割込みを伴う処理のための様々なプロセス管理において一段と快適性が増す。本発明によれば、活動化に対して遅延時間を用いることにより、処理結果に係る顕著な損失を被ることなく、突発的にかつ頻繁に現われるトリガイベントの頻度を処理の安定性を保ちつつコントロールしながら低減させることが可能となる。特に有利なのは本発明による第1の機能モジュールの機能が既存のマイクロコントローラのハードウエア内で実現されることである。それによりこの機能が相応のプログラミングで活用できる。その他にも本発明による拡張された割込み制御プロセスは、何ら付加的なプログラムコストを必要とせず、相応のプログラムの経過時間も延長させ得る利点をもたらす。この本発明による、マイクロコントローラの処理の際に遅延時間を利用する特に有利な手段は、第1の機能モジュールが割込み管理ユニットであることからなり、この管理ユニットは、割込みの活動化を当該割込みに割当てられた遅延時間の持続時間分だけ遅延させる手段を有している。別の有利な実施例によれば、第1の機能モジュールが取込み比較ユニットであり、この取込み比較ユニットは、マイクロコントローラを用いて所定の割込みを少なくとも一時的にないしは時折割当てるようにすることが可能である。もちろん前述した2つの手段の組合わせも本発明固有の利点をもたらすものであり、その場合にはマイクロコントローラの取込み比較ユニットが所定の割込みを割当て、相応に割当てられた遅延時間の経過後に再び割込み管理ユニットが非活動化された割込みの活動化を引き起こす。
取込み比較ユニットを割込みの非活動化の直接的又は間接的な制御のために利用することは有利である。この場合有利には取込み比較ユニットの比較レジスタに時間値が格納され、この時間値と比較ユニットのランニングタイマの時間値との一致のための持続時間が前記遅延時間に相応する。比較機能に相応して取込み比較ユニットは、時間値の一致の際に、ないしは遅延時間の経過後に、相応する割込みの活動化を引き起こす。この場合にはマイクロコントローラのハードウエアは、取込み比較ユニットが相応する割込みを直接活動化させるように構成されていてもよいし、割込み管理ユニットがそれに対して起動されるように構成されていてもよい。これに対してマイクロコントローラの構成は、別個の準備手段を備えるものであってもよいし、割込みのトリガが取込み比較ユニットによって行われ、その結果として相応の割込みトリガが割込み管理ユニットを介して生じるものであってもよい。
本発明の別の有利な実施例によれば、前記第1の機能モジュールは、遅延時間が割当てられている割込みを実行させる割込み要求の処理後に当該割込みを非活動化させ、前記遅延時間の経過後に再び活動化させる。割込みを実行させる少なくとも1つの割込み要求の代わりに、割込みを実行させる割込み要求の処理の数若しくはその最大数を定めてもよいし、あるいは相応の割込みを実行させる全ての割込み要求の処理を定めてもよい。これに対しては、印加される割込み要求を一時的に記憶するバッファメモリが設けられてもよい。本発明に従って遅延される各割込みの活動化と共に僅かな数の若しくは唯1つの割込み要求しか処理されないならば、特に高頻度な割込みの混雑時間ないしは限界負担が時間的に延期される。この場合所定の数の処理すべき割込み要求が十分な余裕を持って選定されているので、全ての割込み要求の処理は常に受容可能な期間内に納まる。
以下では図面と関連して、権利範囲の限定には関わりのない具体的な実施例に基づいて本発明を詳しく説明する。
図面
図1は、本発明によるマイクロコントローラの概略的な構造を示した図であり、
図2は、本発明による割込み管理ユニットの概略的な構造を示した図であり、
図3は本発明による別の構成例に従った比較ユニットの概略的な構造を示した図である。
図面
図1は、本発明によるマイクロコントローラの概略的な構造を示した図であり、
図2は、本発明による割込み管理ユニットの概略的な構造を示した図であり、
図3は本発明による別の構成例に従った比較ユニットの概略的な構造を示した図である。
実施例
図1には本発明によるマイクロコントローラMCが概略的に示されている。ここでは複数の方法ステップが符号A〜Eで表され、それぞれ枠内にプロットされている。マイクロコントローラMCの主要な機能モジュールFMは、中央処理ユニットCPU(Central Processing Unit)と、割込み管理ユニットICUと、複数の割込みINTと、取込み比較ユニットCapComである。これらの個々の機能モジュールFMは相互に信号伝送可能に接続形成されている。この図1ではまず本発明の変化実施例が示されており、ここでは割込み管理ユニットICUが本発明による第1の機能モジュールFM1に相応し、それによって割込みINTが活動化ないし非活動化される(丸枠内に示された符号D/A参照)。波線で示されているのは第2変化例であり、そこでは取込み比較ユニットCapComが第1の機能モジュールFM1の機能を受け継ぎ、本発明に従って割込みINTを活動化ないし非活動化させている。以下に述べる実施例はまず前記変化例に関連付けられる。
図1には本発明によるマイクロコントローラMCが概略的に示されている。ここでは複数の方法ステップが符号A〜Eで表され、それぞれ枠内にプロットされている。マイクロコントローラMCの主要な機能モジュールFMは、中央処理ユニットCPU(Central Processing Unit)と、割込み管理ユニットICUと、複数の割込みINTと、取込み比較ユニットCapComである。これらの個々の機能モジュールFMは相互に信号伝送可能に接続形成されている。この図1ではまず本発明の変化実施例が示されており、ここでは割込み管理ユニットICUが本発明による第1の機能モジュールFM1に相応し、それによって割込みINTが活動化ないし非活動化される(丸枠内に示された符号D/A参照)。波線で示されているのは第2変化例であり、そこでは取込み比較ユニットCapComが第1の機能モジュールFM1の機能を受け継ぎ、本発明に従って割込みINTを活動化ないし非活動化させている。以下に述べる実施例はまず前記変化例に関連付けられる。
マイクロコントローラMCの作動形式ないし作動モードは本発明に関連して実質的に5つのステップA〜Eで表される。第1のステップAの期間中は第1の機能モジュールFM1がINT2で表された割込みを非活動化させる。この状況は符号Aで表される。第2のステップBにおいては、中央処理ユニットCPUが一方の側で取込み比較ユニットCapComに1つの割込み(ここではINT2)に対する割当てを送出し、他方の側では遅延時間IEDが第1の時間値T1(これはタイマの後の出力値(T1=T+3ms)に相応している)の形態で送出される。取込み比較ユニットCapComは比較レジスタComRegに時間値T1を受入れ、引き続きこの時間値をタイマTの値と比較する。前記時間値T1が一致した場合には、第1の機能モジュールFM1は第3のステップCにおいて、取込み比較ユニットCapComに第1の割込みINT2を活動化させる。この割込みINT2の活動化(A)は結果として、第4ステップDの期間中に当該割込みINT2を実行させる割込み要求IRQ2の処理を引き起こさせる。割込みINT2を実行させる割込み要求IRQ2の処理の後では、割込み管理ユニットICUが符号Eで表される第5のステップにおいて非活動化Dを引き起こす。
図2には、中央処理ユニットCPUと割込み管理ユニットICUを備えた本発明によるマイクロコントローラMCが示されている。この割込み管理ユニットICUは割込みINT0〜INTnの経過を制御している。割込みINT0〜INTnの各々には、エントリー割込み要求IRQ0〜IRQn、2値の活動化フラグ(活動化ビットとも称する)IEN0〜IENn、優先度Priority0〜Priority1、遅延時間IED0〜IEDn及びエラーエントリERR0〜ERRnが割当てられている。その他にも前記割込みINT0〜INTnの各々には比較レジスタComReg0〜ComRegnが割当てられており、これらは引き続きシステムクロックCLKの信号値と比較される。このシステムクロックCLK(これはタイマとも称される)は60MHzで作動しているので、スケーリングユニットPrescalerは比較値の低いクロック周波数に対して1/10の遅延を提供する。スケーリングユニットPrescalerは高いシステム周波数(クロックCLKの)のもとでは有利にはこれを測定/記録タスクからの要求に応じて有利な分解能に分割する。割込み管理ユニットICUはシステムクロックCLKとの比較レジスタの比較結果ComReg0〜ComRegnに依存して割込みINT0〜INTnを活動化及び非活動化させる。それによりラインアップされた割込み要求IRQが処理され得る。割込み要求INT0〜INTnの非活動化とそれに続く活動化の間には遅延時間IED0〜IEDnが存在する。複数の割込みINT0〜INTnが活動化されかつこれらと同時に処理すべき割込み要求IRQが生じたならば、優先度Priorityによって最初に処理されるものが決定される。非活動化のフェーズにおいて複数の割込み要求IRQがそれらに対する割込みINT0〜INTnを受けると、相応する割込みINT0〜INTnのエラーレジスタERR0〜ERRnがエラーを指示すべく活動化される。
図3には本発明による別の実施例の比較レジスタCOMREG0が示されており、この場合この比較レジスタは遅延時間IEDxをタイマTの値と比較し、一致がみられた場合には相応に割当てられた割込みINT0〜INTnを活動化させる(IEN)。割込み要求IRQxを用いることによって比較レジスタCOMREGxのタイマは値0にセットされる(Reset)。比較ユニット(Compare)はタイマTの値を遅延時間IEDxと比較する。
Claims (15)
- 集積された複数の機能モジュール(FM)を備え、前記複数の機能モジュールには割込み(INT)を活動化又は非活動化させるように構成された第1の機能モジュール(FM1)が含まれているマイクロコントローラ(MC)において、
前記第1の機能モジュール(FM1)が、非活動化状態の割込み(INT)を、当該割込み(INT)に割当てられる遅延時間(IED)の経過後に初めて活動化するように構成されていることを特徴とするマイクロコントローラ(MC)。 - 第1の機能モジュール(FM1)は割込み管理ユニット(ICU)であり、該割込み管理ユニット(ICU)は、非活動化状態の割込み(INT)の活動化を当該割込み(INT)に割当てられる遅延時間(IED)分の持続時間だけ遅延させるように構成されている、請求項1記載のマイクロコントローラ(MC)。
- 前記第1の機能モジュール(FM1)は取込み比較ユニット(CapCom)であり、前記マイクロコントローラ(MC)は、取込み比較ユニット(CapCom)が所定の割込み(INT)に割当てられ得るように構成されている、請求項1記載のマイクロコントローラ(MC)。
- 前記機能モジュール(FM)は少なくとも1つの取込み/比較ユニット(CapCom)を含み、前記マイクロコントローラ(MC)は、前記取込み/比較(CapCom)が所定の割込み(INT)に割当てられ、かつ前記取込み/ユニット比較ユニット(CapCom)が割込み管理ユニット(ICU)に非活動化状態の割込み(INT)を活動化させるように構成されている、請求項2記載のマイクロコントローラ(MC)。
- 前記取込み比較ユニット(CapCom)の比較レジスタ(ComReg)に時間値(T1)が格納され、前記時間値(T1)と比較ユニット(CapCom)のランニングタイマ(T)の時間値との一致のための持続時間が前記遅延時間(IED)に相応する、請求項3または4記載のマイクロコントローラ(MC)。
- 前記第1の機能モジュール(FM1)は、遅延時間(IED)が割当てられている割込み(INT)を実行させる割込み要求(IRQ)の処理後に当該割込み(INT)を非活動化させ、前記遅延時間(IED)の経過後に再び活動化させる、請求項1から5いずれか1項記載のマイクロコントローラ(MC)。
- 前記マイクロコントローラは、レジスタまたはメインメモリにおいて各割込み(INT)に、割込みの非活動化期間中に割込み要求(IRQ)をトリガする2以上のイベント(TriggerEvent)が存在したか否かを示す1つのエントリ、特にフラグ(ERRFLG)が割当てられるように構成されている、請求項1から6いずれか1項記載のマイクロコントローラ(MC)。
- 少なくとも1つの割込み(INT)と複数の機能モジュール(FM)を有し、前記機能モジュールは第1の機能モジュール(FM1)を含んでいる、マイクロコントローラ(MC)、特に請求項1から7いずれか1項記載のマイクロコントローラ(MC)の作動のための方法において、
前記マイクロコントローラ(MC)の第1のステップ(A)にて機能モジュール(FM)が第1の割込み(INT2)を非活動化させ、
第2のステップ(B)にて後に存在する第1の時間値(T1)がマイクロコントローラ(MC)のレジスタに受入れられ、
第3のステップ(C)にてレジスタの時間値(T1)とタイマ(T)の時間値とが一致した場合に、第1の割込み(INT2)が第1の機能モジュール(FM1)によって活動化され、
第4のステップ(D)にて割込み要求(IRQ)が第1の割込み(INT)に対して処理され、
第5のステップ(E)にて割込み要求(IRQ)が第1の割込み(INT2)に対して処理された場合には第1の割込み(INT)が非活動化されるようにしたことを特徴とする方法。 - 前記第1の機能モジュール(FM1)は取込み比較ユニット(CapCom)であり、前記マイクロコントローラ(MC)は、取込み比較ユニット(CapCom)が活動化又は非活動化のための所定の割込み(INT)に割当てられる、請求項8記載の方法。
- 前記機能モジュールは少なくとも1つの取込み/比較ユニット(CapCom)を含み、前記マイクロコントローラ(MC)は、前記取込み/比較(CapCom)が活動化のための所定の割込み(INT)に割当てられ、かつ前記取込み/ユニット比較ユニット(CapCom)が割込み管理ユニット(ICU)に非活動化状態の割込み(INT)を活動化させる、請求項8記載の方法。
- 前記取込み比較ユニット(CapCom)の比較レジスタ(ComReg)に時間値(T1)が格納され、この時間値(T1)と比較ユニット(CapCom)のランニングタイマ(T)の時間値との一致のための持続時間が前記遅延時間(IED)に相応する、請求項9または10記載のマイクロコントローラ(MC)。
- 第4のステップの間に正確に1つの割込み要求(IRQ)が処理され、第5のステップにおいて割込み要求(IRQ)が第1の割込み(INT2)に対して処理された場合には、第1の機能モジュール(FM1)が第1の割込み(INT2)を活動化する、請求項8から11いずれか1項記載の方法。
- 第3のステップにおいて比較レジスタ(ComReg)内に記憶されている時間値(T1)の入力の際に取込み比較ユニット(CapCom)が割込み管理ユニット(ICU)に第2の割込み(INT2)を用いて第1の割込み(INT2)を活動化させている、請求項10記載の方法。
- 取込み比較ユニット(CapCom)が所定の割込み(INT)に割当てられており、さらに第3のステップにおいて比較レジスタ(ComReg)内に記憶されている時間値(T1)の入力の際に取込み比較ユニット(CapCom)が割込み管理ユニット(ICU)に第1の割込み(INT2)を活動化させている、請求項10記載の方法。
- 各割込み(INT)に、割込みの非活動化期間中に割込み要求(IRQ)をトリガする2以上のイベント(TriggerEvent)が存在したか否かを示す1つのエントリ、特にフラグ(ERRFLG)が割当てられている、請求項8から14いずれか1項記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005045785A DE102005045785A1 (de) | 2005-09-23 | 2005-09-23 | Microcontroller und Verfahren zum Betrieb |
PCT/EP2006/066448 WO2007033945A1 (de) | 2005-09-23 | 2006-09-18 | Mikrocontroller und verfahren zum betrieb |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009509257A true JP2009509257A (ja) | 2009-03-05 |
Family
ID=37672227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008531683A Pending JP2009509257A (ja) | 2005-09-23 | 2006-09-18 | マイクロコントローラ及びその作動方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US20080228980A1 (ja) |
EP (1) | EP1927053B1 (ja) |
JP (1) | JP2009509257A (ja) |
CN (1) | CN101283337A (ja) |
AT (1) | ATE449381T1 (ja) |
BR (1) | BRPI0616380A2 (ja) |
DE (2) | DE102005045785A1 (ja) |
RU (1) | RU2008115922A (ja) |
WO (1) | WO2007033945A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008061710A1 (de) * | 2008-12-12 | 2010-06-17 | Continental Automotive Gmbh | Verfahren zum Betreiben einer Sensorvorrichtung und Sensorvorrichtung |
KR101979665B1 (ko) * | 2012-11-22 | 2019-05-20 | 삼성전자 주식회사 | 구동 상태별 구동 조건 제어 방법 및 이를 지원하는 단말기 |
US9612894B2 (en) | 2015-06-01 | 2017-04-04 | Nxp Usa, Inc. | Detector for high frequency interrupts |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04246763A (ja) * | 1991-01-31 | 1992-09-02 | Nec Corp | マルチプロセッサ回路 |
US5708817A (en) * | 1995-05-31 | 1998-01-13 | Apple Computer, Inc. | Programmable delay of an interrupt |
US6263395B1 (en) * | 1999-01-06 | 2001-07-17 | Compaq Computer Corp. | System and method for serial interrupt scanning |
JP2002182930A (ja) * | 2000-12-18 | 2002-06-28 | Hitachi Kokusai Electric Inc | 割り込み制御装置 |
JP2004123666A (ja) * | 2002-10-07 | 2004-04-22 | Toyota Motor Corp | ベンゼン誘導体の製造法、並びにそれを原料とする芳香族ポリマー及びその製造法 |
JP2005100237A (ja) * | 2003-09-26 | 2005-04-14 | Kyocera Mita Corp | 画像処理装置、その制御方法及びその制御プログラム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0982194A (ja) * | 1995-09-08 | 1997-03-28 | Toshiba Elevator Technos Kk | 半導体式リレー動作制御装置 |
US5729143A (en) * | 1996-06-03 | 1998-03-17 | Zircon Corporation | Metal detector with nulling of imbalance |
US6633942B1 (en) * | 1999-08-12 | 2003-10-14 | Rockwell Automation Technologies, Inc. | Distributed real-time operating system providing integrated interrupt management |
DE10300030A1 (de) * | 2003-01-03 | 2004-07-22 | Micronas Gmbh | DMA-Modul und Betriebsverfahren hierfür |
US7188203B2 (en) * | 2004-05-25 | 2007-03-06 | Hewlett-Packard Development Company, L.P. | Method and apparatus for dynamic suppression of spurious interrupts |
-
2005
- 2005-09-23 DE DE102005045785A patent/DE102005045785A1/de not_active Ceased
-
2006
- 2006-09-18 BR BRPI0616380-7A patent/BRPI0616380A2/pt not_active Application Discontinuation
- 2006-09-18 RU RU2008115922/09A patent/RU2008115922A/ru not_active Application Discontinuation
- 2006-09-18 AT AT06793589T patent/ATE449381T1/de active
- 2006-09-18 WO PCT/EP2006/066448 patent/WO2007033945A1/de active Application Filing
- 2006-09-18 CN CNA2006800352324A patent/CN101283337A/zh active Pending
- 2006-09-18 DE DE502006005421T patent/DE502006005421D1/de active Active
- 2006-09-18 EP EP06793589A patent/EP1927053B1/de active Active
- 2006-09-18 US US12/067,198 patent/US20080228980A1/en not_active Abandoned
- 2006-09-18 JP JP2008531683A patent/JP2009509257A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04246763A (ja) * | 1991-01-31 | 1992-09-02 | Nec Corp | マルチプロセッサ回路 |
US5708817A (en) * | 1995-05-31 | 1998-01-13 | Apple Computer, Inc. | Programmable delay of an interrupt |
US6263395B1 (en) * | 1999-01-06 | 2001-07-17 | Compaq Computer Corp. | System and method for serial interrupt scanning |
JP2002182930A (ja) * | 2000-12-18 | 2002-06-28 | Hitachi Kokusai Electric Inc | 割り込み制御装置 |
JP2004123666A (ja) * | 2002-10-07 | 2004-04-22 | Toyota Motor Corp | ベンゼン誘導体の製造法、並びにそれを原料とする芳香族ポリマー及びその製造法 |
JP2005100237A (ja) * | 2003-09-26 | 2005-04-14 | Kyocera Mita Corp | 画像処理装置、その制御方法及びその制御プログラム |
Also Published As
Publication number | Publication date |
---|---|
EP1927053B1 (de) | 2009-11-18 |
US20080228980A1 (en) | 2008-09-18 |
ATE449381T1 (de) | 2009-12-15 |
DE102005045785A1 (de) | 2007-04-05 |
DE502006005421D1 (de) | 2009-12-31 |
RU2008115922A (ru) | 2009-10-27 |
EP1927053A1 (de) | 2008-06-04 |
CN101283337A (zh) | 2008-10-08 |
BRPI0616380A2 (pt) | 2011-06-21 |
WO2007033945A1 (de) | 2007-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100969223B1 (ko) | 피씨아이-이 엘원 에이에스피엠 이탈 지연을 개선하기 위한방법 및 시스템 | |
US6839654B2 (en) | Debug interface for an event timer apparatus | |
JP6125539B2 (ja) | リアルタイムシステムにおける動的電力管理 | |
US6633940B1 (en) | Method and apparatus for processing interrupts in a computing system | |
US6269043B1 (en) | Power conservation system employing a snooze mode | |
JP2002189606A (ja) | 処理実行装置及び記録媒体 | |
US20060155903A1 (en) | Resource management device | |
WO2012113232A1 (zh) | 调整时钟中断周期的方法和装置 | |
JP2009509257A (ja) | マイクロコントローラ及びその作動方法 | |
US11567527B2 (en) | Preemptive wakeup circuit for wakeup from low power modes | |
US20050160425A1 (en) | Limitation of the response time of a software process | |
US6526514B1 (en) | Method and apparatus for power management interrupt processing in a computing system | |
US20030088724A1 (en) | Asynchronous bus interface apparatus | |
US6678331B1 (en) | MPEG decoder using a shared memory | |
JP4549458B2 (ja) | Dma転送装置 | |
CN107621974B (zh) | 中断请求分配装置和对此的运行方法 | |
JPH0110653Y2 (ja) | ||
JP2566002B2 (ja) | タスクディスパッチング方式 | |
JPH0660017A (ja) | 競合回路 | |
JPH0675780A (ja) | 割込み制御装置 | |
JPH04288727A (ja) | アナログ・デジタル変換器 | |
JP2004133572A (ja) | バス調停機能を備える装置及び数値制御装置 | |
JP2006048241A (ja) | 組込み制御装置 | |
JPH0926838A (ja) | 消費電力監視による論理回路の省電力回路 | |
JPS6314264A (ja) | Dma処理方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101022 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110407 |