CN101283337A - 微控制器和驱动该微控制器的方法 - Google Patents

微控制器和驱动该微控制器的方法 Download PDF

Info

Publication number
CN101283337A
CN101283337A CNA2006800352324A CN200680035232A CN101283337A CN 101283337 A CN101283337 A CN 101283337A CN A2006800352324 A CNA2006800352324 A CN A2006800352324A CN 200680035232 A CN200680035232 A CN 200680035232A CN 101283337 A CN101283337 A CN 101283337A
Authority
CN
China
Prior art keywords
int
interruption
microcontroller
functional module
capcom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800352324A
Other languages
English (en)
Inventor
里亚兹·黑马特埃斯凡达巴迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VDO Automotive AG
Original Assignee
VDO Automotive AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VDO Automotive AG filed Critical VDO Automotive AG
Publication of CN101283337A publication Critical patent/CN101283337A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/24—Interrupt
    • G06F2213/2406—Generation of an interrupt or a group of interrupts after a fixed or calculated time elapses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Electrotherapy Devices (AREA)
  • Peptides Or Proteins (AREA)
  • Control By Computers (AREA)

Abstract

本发明涉及一种微控制器(MC)，具有集成的功能模块(FM)，其包括第一功能模块(FM1)，其被这样地设计，即其激活或者停止激活中断(INT)。此外，还涉及一种方法，用于驱动根据本发明的微控制器(MC)。尤其是在装备和运行数字行驶记录仪的根据本发明的优选的应用领域中，用于中断的高频触发事件是通用的，这是因为速度传感器的信号必须也以高速来记录。为此，当过度地处理其他的命令序列时，进程的稳定性可能受到损害。为了进行补救而提出，在联系到请求(IRQ)的过度处理的情况下，第一功能模块(FM1)停止激活中断(INT)，并且在对应于该中断(INT)的延迟时间(IED)之后在此激活中断。所述进程将利用时间间隔的流程控制的优点与终端控制的优点联合起来。

Description

微控制器和驱动该微控制器的方法
技术领域
本发明涉及一种微控制器，具有集成的功能模块，其包括第一功能模块，该第一功能模块被这样地设计，即其激活或者停止激活中断。本发明还涉及一种方法，用于驱动微控制器，尤其用于驱动前述类型的微控制器。
背景技术
在微处理器或者微控制器中，当中断(短暂地切断运行的程序或者由中央处理单元处理的指令序列)被激活时，在触发事件之后，立刻或者相应于优先权列表来触发该中断并且执行对应于中断请求的相应的程序。在结束该程序之后，中央处理单元再次执行被切断的流程或者被切断的指令序列的工作。相对于具有固定的时间间隔的任务分配，利用中断的流程管理基本上具有优点，即在固定的时间间隔中可以避免停机时间，并且可以灵活和无附加的时间成本地执行不同的耗时的任务。在中断的触发事件具有较多的次数或者较高的频率时，中央处理单元会阻止执行其他的任务并且受控制的设备的功能可能受损。
这样的设计以及相关的功能例如以微控制器80C167和80C166(制造商：Infinion)为基础。
发明内容
基于现有技术的问题和缺点，本发明的目的在于分别提出开头所述类型的微控制器和用于驱动该微控制器的方法，其在即使用于中断的较高频率的触发事件时也确保相应地配备的设备的稳定和经济的工作方式。根据本发明，微控制器具有权利要求1的特征并且用于驱动该微控制器的方法具有权利要求9的特征。各自相关的从属权利要求包括本发明的有利的改进方案。
本发明的优选的应用领域是配备和运行数字行驶记录仪的领域，该数字行驶记录仪必须对高频的信号变化做出反应并且必须可以在最短的时间内执行对微控制器的大量的中断，这是因为尤其在相对高的机动车速度时，用于源于机动车的变速箱的速度信号的传感器将高频信号发送至记录单元。如果例如在该应用时使用者对记录单元还有附加的控制行为的要求或者使用者例如尝试使用在记录单元上的热感式打印机打印报告，那么就会出现设备的中央处理单元的稳定性的问题，并且确保毫无问题的功能不仅仅需要尤其高效的硬件而且还需要对流程的复杂控制。这些约束会限制用户操作友好性。
根据本发明的用于激活中断的延时和根据本发明的延长停止激活状态以特别的方式的较大的优点将流程的中断控制的优点与时间间隔控制的优点结合起来。只有在少数情况下才需要立即提供在实施中断请求时链接到中断上的服务。另一方面，用于通过中央处理单元利用中断来执行的不同的流程的管理出于前述的原因变得尤其方便。为了处理的稳定性，用于中断的触发事件的断续地出现的高频可以通过用于激活的根据本发明的延迟时间来以受控制的方式缓和，而不必考虑关于处理结果方面的可注意到的损失。尤其优选的是，根据本发明的第一功能模块的功能已经在微控制器的硬件中执行，从而相应的编程可以使用该功能。此外，在此具有优点，即根据本发明的扩展的中断控制的流程不需要任何附加的编程成本或者相应的程序的运行时间被延长。在微控制器的流程中使用延迟时间的一个特别有利的优点在于，第一功能模块是中断管理单元，其具有这样的可能性，即以对应于中断的延迟时间的持续时间来延迟中断的激活。一个另外的优选的可能性在于，第一功能模块是捕获比较单元，其可以通过微控制器至少间歇地对应于确定的中断。当微控制器的捕获比较单元可以对应于一个确定的中断，并且在相应的对应的延迟时间之后促使中断管理单元激活被停止激活的中断时，两个之前描述的可能性的组合也可以提供本发明的优点。
当一个时间值存储在捕获比较单元的捕获寄存器中，其中用于将时间值与捕获比较单元的运行的计时器的时间值相匹配的持续时间对应于延迟时间时，用于直接或者间接地控制中断的停止激活的捕获比较单元的管理是优选的。在匹配时间值或者在延迟时间到期时，捕获比较单元相应于比较功能来促使激活相应的中断。在此，微控制器的硬件可以被这样地设计，即捕获比较单元直接地激活相应的中断或者为此而触发中断管理单元。为此，微控制器的设计结构可以或者具有独立的预防措施或者提供用于通过捕获比较单元触发中断，该中断导致通过中断管理单元激活相应的中断。
本发明的一个优选的改进方案提出，第一功能模块在执行用于对应有延迟时间的相关的中断的至少一个中断请求之后停止激活中断，并且仅仅在延迟时间之后再次激活被停止激活的中断。替代用于中断的至少一个中断请求，也可以实施在那里产生的确定数量的或者最大数量的中断请求。为此，可以提出，即缓冲存储器临时存储中断请求的实施请求。如果假设利用每个根据本发明的中断延迟来执行很少数量的中断或者刚好一个中断，那么尤其是中断的高频峰值时间或者高利用水平增强地转移到未来时间中。在此，待处理的中断请求的确定数量应该被选择得足够的高，从而在可接受的时间周期内总是可以记录所有中断请求的执行。
附图说明
接下来，根据实施例参考不对实施例由任何限制作用的附图来进一步说明本发明。图中示出：
图1是根据本发明的微控制器的示意性的结构，以及
图2是根据本发明的中断管理单元的示意性的结构，以及
图3是根据另外的设计方案的根据本发明的比较单元的示意性的结构。
具体实施方式
在图1中示意性地示出了根据本发明的微控制器MC。利用A.至E.来表示方法步骤并且在线框中示出。微控制器MC的基本功能模块FM是中央处理单元CPU、中断管理单元ICU、多个中断INT和捕获比较单元CapCom，该捕获比较单元包括计时器T。各个功能模块FM彼此信号传输地连接。图1首先示出了本发明的一个实施例变体，在该实施例变体中，中断管理单元ICU对应于根据本发明的第一功能模块FM1并且相应地激活和停止激活中断INT(在圆圈中以D/A示出)。以虚线示出了第二变体，在该变体中，捕获比较单元CapCom执行第一功能模块FM1的功能并且根据本发明激活或停止激活中断INT。接下来的实施例参考首先描述的变体。
微控制器MC的工作方式和运行可以鉴于本发明基本上参考A.至E.的5个步骤来示例性地描述。在第一步骤A.时，第一功能模块FM1停止激活利用INT2标注的中断。该状况利用A来标示。在第二步骤B.中，中央处理单元CPU向捕获比较单元CapCom发送中断(在此为INT2)的对应关系并且另一方面发送以第一时间值T1的形式的延迟时间IED，其中，第一时间值对应于计时器的将来的输出(T1＝T+3ms)。捕获比较单元CapCom将时间值T1传输到比较寄存器ComReg中并且连续地将该时间值与计时器T的值进行比较。在协调时间值T1时，第一功能模块FM1在第三步骤C.中在捕获比较单元CapCom的促使下激活第一中断INT2或者INT2。中断INT2的激活(A)导致在第四步骤D.中执行在该中断INT2上产生的中断请求IRQ2。在执行用于中断INT2的中断请求IRQ2之后，在第四步骤E.中，中断管理单元ICU触发停止激活D。
图2示出了根据本发明的微控制器MC，其具有中央处理单元CPU和中断管理单元ICU。中断管理单元ICU控制中断INT0-INTn的循环。每个中断INT0-INTn都对应于这些项目，即中断请求IRQ0-IRQn、二元的激活标记IEN0-IENN(也被形容为激活数据位)、优先权Priority0-PriorityN。此外，每个中断INT0-INTn都对应于一个比较寄存器COMREG0-COMREGn，这些比较寄存器连续地与系统时钟CLK的值进行比较。因为系统时钟CLK(也被成为计时器)以60MHz运行，具有1/10的延迟的定标单元PRESCALER用于提供比较值的较低的时钟频率。定标单元PRESCALER在较高的系统频率(来自CLK)时是优选的并且相应于来自测量和注册任务的要求将该系统频率分割成合理的辨析率。中断管理单元ICU根据比较寄存器COMREG0-COMREGn与系统时钟CLK的比较结果来激活和停止激活中断INT0-INTn，从而可以执行等待中的中断请求IRQ。延迟时间IED0-IEDn处于中断INT0-INTn的停止激活与随后的激活之间。如果多个中断INT0-INTn被激活并且同时待处理的中断请求IRQ对中断进行请求，那么优先权PRIORITY决定哪个应该被首先执行。如果在停止激活的阶段中多个中断请求IRQ对相同的中断INT0-INTn作出请求，那么相应的中断INT0-INTn的错误寄存器ERR0-ERRn被激活以指示错误。
图3示出了根据本发明的另一个设计方案的比较寄存器COMREG0的工作模式，其中，比较寄存器将延迟时间IEDx与计时器T的值进行比较并且在协调之后的情况下激活相应地对应的中断INT0-INTn。比较寄存器COMREGx的计时器通过中断请求IRQx重置为零(RESET)。比较单元将计时器T的值与延迟时间IEDx进行比较(COMPARE)。

Claims (15)

1.一种微控制器(MC)，具有集成的功能模块(FM)，所述功能模块包括第一功能模块(FM1)，所述第一功能模块被这样地设计，即所述第一功能模块激活或这停止激活中断(INT)，其特征在于，所述第一功能模块(FM1)被这样地设计，即所述第一功能模块仅仅在运行完对应于所述中断(INT)的延迟时间(IED)之后激活被停止激活的所述中断(INT)。
2.根据权利要求1所述的微控制器(MC)，其特征在于，所述第一功能模块(FM1)具有中断管理单元(ICU)，所述中断管理单元被这样地设计，即所述中断管理模块将所述被停止激活的中断(INT)的激活延迟一个对应于所述中断(INT)的所述延迟时间(IED)的持续时间。
3.根据权利要求1所述的微控制器(MC)，其特征在于，所述第一功能模块(FM1)是捕获比较单元(CapCom)，并且所述微控制器(MC)被这样地设计，即所述捕获比较单元(CapCom)可以对应于一个确定的中断(INT)。
4.根据权利要求2所述的微控制器(MC)，其特征在于，所述功能模块(FM)包括至少一个捕获比较单元(CapCom)并且所述微控制器(MC)被这样地设计，即所述捕获比较单元(CapCom)可以对应于一个确定的中断(INT)，并且所述捕获比较单元(CapCom)促使所述中断管理单元(ICU)激活所述被停止激活的中断(INT)。
5.根据权利要求3或4所述的微控制器(MC)，其特征在于，在所述捕获比较单元(CapCom)的比较寄存器(ComReg)中存储时间值(T1)，其中，用于将所述时间值(T1)与所述捕获比较单元(CapCom)的运行的计时器(T)的时间值相协调的持续时间对应于所述延迟时间(IED)。
6.根据权利要求1至5中任一项所述的微控制器(MC)，其特征在于，所述第一功能模块(FM1)在过度处理在对应于所述延迟时间(IED)的所述中断(INT)上产生的中断请求(IRQ)之后停止激活所述中断(INT)，并且仅仅在所述延迟时间(IED)之后再次激活所述中断。
7.根据权利要求1至6中任一项所述的微控制器(MC)，其特征在于，所述微控制器被这样地设计，即每个所述中断(INT)都对应于一个在所述寄存器或者主存储器中存储的记录项，尤其是对应于一个标记(ERRFLG)，所述记录项或者所述标记指出，在停止激活所述中断期间是否有一个以上的触发所述中断请求(IRQ)的事件(触发事件)。
8.一种用于驱动微控制器的方法，所述微控制器具有至少一个中断(INT)和包括第一功能模块(FM1)的功能模块(FM)，所述方法尤其用于驱动根据权利要求1至8所述的微控制器(MC)，其特征在于，
在第一步骤(A.)中，所述功能模块(FM)停止激活第一中断(INT2)，
在第二步骤(B.)中，处于未来时间中的第一时间值(T1)被传输到所述微控制器(MC)的寄存器中，
在第三步骤(C.)中，在将所述寄存器的所述第一时间值(T1)与计时器(T)的时间值协调之后，由所述第一功能模块(FM1)激活所述第一中断(INT2)，
在第四步骤(D.)中，对所述第一中断(INT)的中断请求(IRQ)被执行，
在第五步骤(E.)中，当对所述第一中断(INT2)的中断请求(IRQ)被执行之后，所述微控制器(MC)停止激活所述第一中断(INT2)。
9.根据权利要求8所述的方法，其特征在于，所述第一功能模块(FM1)是捕获比较单元(CapCom)，并且所述微控制器(MC)被这样地设计，即所述捕获比较单元(CapCom)对应于用于激活和停止激活的确定的中断(INT)。
10.根据权利要求8所述的方法，其特征在于，所述功能模块包括至少一个捕获比较单元(CapCom)并且所述微控制器(MC)被这样地设计，即所述捕获比较单元(CapCom)对应于一个用于激活的确定的中断(INT)，并且在协调时，所述捕获比较单元(CapCom)促使所述中断管理单元(ICU)激活所述被停止激活的中断(INT)。
11.根据权利要求9或10所述的方法，其特征在于，在所述捕获比较单元(CapCom)的比较寄存器(ComReg)中存储时间值(T1)，其中，用于将所述时间值(T1)与所述捕获比较单元(CapCom)的运行的计时器(T)的时间值相协调的持续时间对应于所述延迟时间(IED)。
12.根据权利要求8至11中任一项所述的方法，其特征在于，在所述第四步骤期间，一个中断请求(IRQ)被执行，并且在所述第五步骤期间，当用于所述第一中断(INT2)的中断请求(IRQ)被执行时，所述第一功能模块(FM1)停止激活所述第一中断(INT2)。
13.根据权利要求10所述的方法，其特征在于，在所述第三步骤中，在加入存储在所述比较寄存器(ComReg)中的时间值(T1)时，所述捕获比较单元(CapCom)促使所述中断管理单元(ICU)通过所述第二中断(INT2)激活所述第一中断(INT2)。
14.根据权利要求10所述的方法，其特征在于，所述捕获比较单元(CapCom)对应于一个确定的中断(INT)，并且在所述第三步骤中，在加入所述比较寄存器(ComReg)的所述时间值(T1)时，所述捕获比较单元(CapCom)促使所述中断管理单元(ICU)激活所述第一中断(INT2)。
15.根据权利要求8至14中任一项所述的方法，其特征在于，每个中断(INT)都对应于一个记录项，尤其是对应于一个标记(ERRFLG)，所述记录项或者所述标记指出，在停止激活所述中断期间是否有超过一个触发所述中断请求(IRQ)的事件(触发事件)。
CNA2006800352324A 2005-09-23 2006-09-18 微控制器和驱动该微控制器的方法 Pending CN101283337A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005045785A DE102005045785A1 (de) 2005-09-23 2005-09-23 Microcontroller und Verfahren zum Betrieb
DE102005045785.1 2005-09-23

Publications (1)

Publication Number Publication Date
CN101283337A true CN101283337A (zh) 2008-10-08

Family

ID=37672227

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800352324A Pending CN101283337A (zh) 2005-09-23 2006-09-18 微控制器和驱动该微控制器的方法

Country Status (9)

Country Link
US (1) US20080228980A1 (zh)
EP (1) EP1927053B1 (zh)
JP (1) JP2009509257A (zh)
CN (1) CN101283337A (zh)
AT (1) ATE449381T1 (zh)
BR (1) BRPI0616380A2 (zh)
DE (2) DE102005045785A1 (zh)
RU (1) RU2008115922A (zh)
WO (1) WO2007033945A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110083398A (zh) * 2012-11-22 2019-08-02 三星电子株式会社 用于基于操作状态控制驱动条件的方法和电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008061710A1 (de) * 2008-12-12 2010-06-17 Continental Automotive Gmbh Verfahren zum Betreiben einer Sensorvorrichtung und Sensorvorrichtung
US9612894B2 (en) 2015-06-01 2017-04-04 Nxp Usa, Inc. Detector for high frequency interrupts

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04246763A (ja) * 1991-01-31 1992-09-02 Nec Corp マルチプロセッサ回路
US5708817A (en) * 1995-05-31 1998-01-13 Apple Computer, Inc. Programmable delay of an interrupt
JPH0982194A (ja) * 1995-09-08 1997-03-28 Toshiba Elevator Technos Kk 半導体式リレー動作制御装置
US5729143A (en) * 1996-06-03 1998-03-17 Zircon Corporation Metal detector with nulling of imbalance
US6263395B1 (en) * 1999-01-06 2001-07-17 Compaq Computer Corp. System and method for serial interrupt scanning
US6633942B1 (en) * 1999-08-12 2003-10-14 Rockwell Automation Technologies, Inc. Distributed real-time operating system providing integrated interrupt management
JP2002182930A (ja) * 2000-12-18 2002-06-28 Hitachi Kokusai Electric Inc 割り込み制御装置
JP2004123666A (ja) * 2002-10-07 2004-04-22 Toyota Motor Corp ベンゼン誘導体の製造法、並びにそれを原料とする芳香族ポリマー及びその製造法
DE10300030A1 (de) * 2003-01-03 2004-07-22 Micronas Gmbh DMA-Modul und Betriebsverfahren hierfür
JP3981059B2 (ja) * 2003-09-26 2007-09-26 京セラミタ株式会社 画像処理装置、その制御方法及びその制御プログラム
US7188203B2 (en) * 2004-05-25 2007-03-06 Hewlett-Packard Development Company, L.P. Method and apparatus for dynamic suppression of spurious interrupts

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110083398A (zh) * 2012-11-22 2019-08-02 三星电子株式会社 用于基于操作状态控制驱动条件的方法和电子设备
CN110083398B (zh) * 2012-11-22 2022-06-24 三星电子株式会社 用于基于操作状态控制驱动条件的方法和电子设备

Also Published As

Publication number Publication date
JP2009509257A (ja) 2009-03-05
DE502006005421D1 (de) 2009-12-31
EP1927053B1 (de) 2009-11-18
EP1927053A1 (de) 2008-06-04
US20080228980A1 (en) 2008-09-18
ATE449381T1 (de) 2009-12-15
BRPI0616380A2 (pt) 2011-06-21
WO2007033945A1 (de) 2007-03-29
RU2008115922A (ru) 2009-10-27
DE102005045785A1 (de) 2007-04-05

Similar Documents

Publication Publication Date Title
CN1052548C (zh) 具有停机方式的时钟发生器和时钟发生方法
US7930507B2 (en) Method of providing to a processor an estimated completion time of a storage operation
CN103052923B (zh) 安全控制装置及安全控制方法
CN100359481C (zh) 多任务系统的异常监控装置及其方法
CN100354831C (zh) 监视微处理器的方法和具有微处理器的电路装置
US8904082B1 (en) Operation based polling in a memory system
CN1372659A (zh) 计算机系统及计算机可读取记录媒体
JP2010277303A (ja) 半導体装置及び異常検出方法
CN102521098B (zh) Cpu死机监控的处理方法和装置
CN101283337A (zh) 微控制器和驱动该微控制器的方法
US20070106834A1 (en) Device and method for monitoring operation of a flash memory
CN100570568C (zh) 用于实时操作系统的定时方法和系统
JP4241462B2 (ja) 制御ユニットおよびマイクロコンピュータ
CN111324494A (zh) 处理器控制方法、装置和存储介质
US7788533B2 (en) Restarting an errored object of a first class
CN102339029B (zh) 一种嵌入式操作系统定时保护的实现方法
CN112214291A (zh) 一种任务调度方法及装置
WO2008035352A2 (en) A method and a storage device estimating a completion time for a storage operation
RU2001130347A (ru) Защита ядра вычислительного устройства от несанкционированных изменений извне
CN111124034B (zh) 一种使用时间处理单元的时序控制方法
CN113032128B (zh) 一种多任务的控制方法、装置、电子设备及存储介质
EP1424478A1 (en) Hardware architecture of an automatic system for driving injector of an internal combustion engines
WO2019012997A1 (ja) 車両制御装置
EP1450255B1 (en) Microcontroller device for complex processing procedures and corresponding interrupt management process
CN117087345B (zh) 打印控制方法、设备及存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081008