JP2009507376A - 超小型電子撮像ユニット、およびウェーハレベルでの超小型電子撮像ユニット製造方法 - Google Patents

超小型電子撮像ユニット、およびウェーハレベルでの超小型電子撮像ユニット製造方法 Download PDF

Info

Publication number
JP2009507376A
JP2009507376A JP2008529273A JP2008529273A JP2009507376A JP 2009507376 A JP2009507376 A JP 2009507376A JP 2008529273 A JP2008529273 A JP 2008529273A JP 2008529273 A JP2008529273 A JP 2008529273A JP 2009507376 A JP2009507376 A JP 2009507376A
Authority
JP
Japan
Prior art keywords
workpiece
image sensor
depositing
layer
photoactive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008529273A
Other languages
English (en)
Inventor
オリバー，スティーブン，ディ．
ヴェリッキー，リゥ
ハイアット，ウィリアム，エム．
ハンブリー，デイビッド，アール．
タトル，マーク，イー．
リッグ，シドニー
ワーク，ジェイムズ
ファーンワース，ウォーレン，エム．
キルビー，カイル
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2009507376A publication Critical patent/JP2009507376A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

超小型電子撮像ユニットおよびウェーハレベルで複数の撮像ユニットを製造する方法を開示する。一実施例において、複数の撮像ユニットを製造する方法は、集積回路と、集積回路に電気的に連結された外部コンタクトと、動作可能に集積回路に連結された画像センサとを含む複数の撮像ダイを備える撮像装置ワークピースを提供することを含む。個々の画像センサは、画像センサの外周部分に少なくとも一つの暗電流ピクセルを含む。本方法は、ワークピース上および画像センサの上にカバー層を堆積させることを含む。本方法は、さらに、カバー層をパターン形成して選択的に現像し、対応する画像センサの上でカバー層材料のディスクリート部位を形成することを含む。カバー層材料のディスクリート部位は、暗電流ピクセルがディスクリート部位によって覆われないように個々の暗電流ピクセルの内側エッジに位置合わせした側壁を備える。
【選択図】図１

Description

本発明は、画像センサを備える超小型電子撮像ユニット、およびウェーハレベルでこのような撮像ユニットを製造する方法に関する。
超小型電子撮像装置はデジタルカメラ、画像機能を持つ無線デバイス、および多くの用途で使用されている。携帯電話やＰＤＡは、例えば、画像を取り込み送信するための超小型電子撮像装置を組み込んでいる。超小型電子撮像装置がより小型化し、より多いピクセル数でよりよい画像を生成するようになるにつれ、着実にその成長率が増している。
超小型電子撮像装置は、電荷結合素子（ＣＣＤ）システム、相補型金属酸化膜半導体（ＣＭＯＳ）システム、または他の固体システムを使用する画像センサを含む。ＣＣＤ画像センサは、デジタルカメラや他の用途で広く使用されてきた。ＣＭＯＳ画像センサも、その生産コストの低さや高い歩留まり、小型化が期待されることから、急速に普及してきている。ＣＭＯＳ画像センサは半導体デバイスを製造するために開発された技術と設備を使って製造されるため、これらの利点を実現することができる。ＣＣＤ画像センサと同様にＣＭＯＳ画像センサも、その精巧な構成部品を保護し、外部と電気的に接触を行うためにパッケージングされる。
画像センサは一般的に、焦点面に配置されたピクセルのアレイを含む。各ピクセルは、光生成された電荷を蓄積するためのドーピングされた領域を備えるフォトゲート、フォトコンダクタ、またはフォトダイオードを含む感光性素子である。撮像装置ピクセルの上には、通常微小レンズとカラーフィルタアレイが配置される。微小レンズは、各ピクセルの最初の電荷蓄積領域に光を合焦させる。光子は、微小レンズを透過した後であって電荷蓄積領域に当たる前に、カラーフィルタアレイ（ＣＦＡ）も透過することができる。従来技術では、対応するピクセルの上で矩形または円形にパターン形成されポリマーコーティングされた一つの微小レンズが使用される。微小レンズを成形して硬化させるために、製造中に微小レンズに熱を加えてもよい。微小レンズを使用することにより、大きい集光領域から集光し、その光を対応するピクセルの小さい感光性領域に合焦させることによって、撮像装置の感光性を大幅に高めることができる。
撮像装置を小型化しまた撮像装置の解像度を高める必要があるために、より小型化したピクセルを超小型電子撮像装置において使用することが益々重要になってきている。しかしピクセルを小型化すると、画像センサに光が入射しない時に画像センサの読み取りにおいてノイズやバックグラウンド信号の問題が増える。“暗電流”と呼ばれるこのノイズは、画像センサを搭載する基板の材料内での電子の働きに起因する。より具体的には、暗電流は、ピクセルの電荷蓄積領域に回収されて熱放出された電荷に起因する。暗電流の大きさは画像センサの構造および動作温度によって変わる。
暗電流を補償する一つの方法は、画像センサの外周部分にあるピクセルが光に当たらないようにするために、それらピクセルをマスキングすることである。入射光はこれらのピクセルに入らないように遮光されるので、ピクセルに含まれている信号のみが暗電流となる。これらのダークリファレンスピクセル（dark reference pixels）は、画像センサの
出力を測定するための“ブラックレベル”基準として使用される。しかし、一つの問題は、微小ピクセルが非常に密集して位置しているので、画像センサの外周部分にあるダークリファレンスピクセルを隣接するアクティブピクセルから精密に仕切ることが難しいこと
である。例えば、画像センサの外側境界近傍に存在するダークリファレンスピクセルは、完全に遮蔽されていないために、入射光から信号を取り込んでしまう。従って、このような場合には、計測された暗電流が画像センサの本来のダーク信号を表していないことがある。さらに、画像センサのサイズが大きくなってしまうので、入射光に伴う問題を避けるべくダークリファレンスピクセルをアクティブピクセルのさらに外側に移動させることも望ましくない。従って、超小型電子撮像装置のパッケージングの性能および精度を高める必要がある。
Ａ．概要
以下の開示では、（１）超小型電子撮像ユニットのウェーハレベルでのパッケージング方法、（２）撮像ユニットに導電性インターコネクトを形成するための方法、（３）撮像ユニットの画像センサ上で暗電流ピクセルを遮蔽または覆う方法、および（４）このようなウェーハレベルパッケージングプロセスを使ってパッケージングした撮像ユニット、の実施例を数例説明する。本発明の一つの態様は、複数の撮像ユニットを製造するための方法である。このような方法の一実施例は、集積回路と、集積回路に電気的に連結された外部コンタクトと、集積回路に動作可能に連結された画像センサとを含む複数の撮像ダイを備える撮像装置ワークピースを提供する。個々の画像センサは、その画像センサの外周部分に少なくとも一つの暗電流ピクセルを含む。この方法は、さらに、ワークピース上および画像センサの上にカバー層を堆積させ、カバー層をパターン形成し選択的に現像して対応する画像センサの上にカバー層材料のディスクリートブロックを形成することを含む。カバー層材料のディスクリートブロックは、暗電流ピクセルがディスクリートブロックによって覆われないように個々の暗電流ピクセルの内側エッジに位置を合わせた側壁を持つ。実施例において、本方法は、カバー層材料のディスクリートブロックの間であって暗電流ピクセルの上に、不透明材をワークピース上に堆積させ、その後カバー層材料のディスクリートブロックをワークピースから除去することをさらに含むことができる。不透明材は暗電流ピクセルを遮蔽し、ガラスカバーまたは他の光学部品のためのスタンドオフとなる。本方法の実施例では、狭い底面積ですむ画像センサを形成し、暗電流ピクセルを適切に遮蔽する。これは、カバー層材料のディスクリートブロックの精密な側壁によって、不透明材がアクティブピクセルと暗電流ピクセルの間に精密な領域を持って配置された側壁を持つことができるからである。
本発明の別の態様は、撮像ダイを製造する方法である。このような方法の一実施例は、基板上および・または内にピクセルアレイを構成することを含む。ピクセルアレイは、アレイの外周部分のダークピクセルと、ダークピクセルの内側エッジに隣接したアクティブピクセルとを含む。この方法は、基板上およびピクセルアレイの上に光活性層を堆積させ、光活性層をパターン形成し、選択的に現像してピクセルアレイの上に光活性材のディスクリートブロックを形成することをさらに含む。ディスクリートブロックは、ダークピクセルがディスクリートブロックに覆われず、またアクティブピクセルがディスクリートブロックに完全に覆われるようにダークピクセルの内側エッジに位置合わせした側壁を持つ。本方法は、不透明材を基板上であってダークピクセルの上に析出させ、アクティブピクセルに向かう光からダークピクセルを遮蔽することをさらに含む。本方法は、さらに、基板から光活性ブロックを除去することを含む。
本発明の別の態様は、超小型電子撮像装置ワークピースである。一実施例において、撮像装置ワークピースは基板と、基板内および・または基板上における複数の撮像ダイとを含むことができる。個々の撮像ダイは、集積回路と、集積回路に電気的に連結された外部コンタクトと、集積回路に動作可能に連結された画像センサとを含む。画像センサは、その外周部分に暗電流ピクセルを含む。撮像装置ワークピースは、さらに基板上に光活性層を含む。光活性層は、個々の画像センサの上に光活性材の複数のディスクリート部位を含
む。個々のディスクリート部位は、個々の暗電流ピクセルが光活性材のディスクリート部位に覆われないように個々の暗電流ピクセルの内側エッジに位置合わせした側壁を持つ。
本発明の具体的な実施例の詳細を、これらの実施例を完全に理解できるようにＣＭＯＳ画像センサに関連付けながら以下に説明するが、他の実施例ではＣＣＤ画像センサまたは他の種類の固定撮像装置を使用することができる。よく知られており、しばしば超小型電子デバイスの他の種類と関連づけられる構造またはプロセスの詳細については、簡潔にするために以下の説明では言及しない。さらに以下に述べる開示では、本発明の異なる態様の実施例をいくつか言及しているが、本発明の他の実施例では、本明細書とは異なるように構成し異なる構成要素を備えることができる。このように、本発明では、他の実施例においてさらに構成要素を加えたり、図１から１６を参照して以下に説明する構成要素をいくつか省略してもよい。
Ｂ．超小型電子撮像ユニットのウェーハレベルでのパッケージング方法
図１は、複数の超小型電子撮像ユニットをウェーハレベルでパッケージングするための方法１００を示すフローチャートである。この方法１００では、ステップ１０２において撮像装置ワークピースに導電性インターコネクトを形成する。撮像装置ワークピースは、基板と、基板内および・または基板上に形成される複数の撮像ダイとを含むことができる。個々のダイは画像センサと、画像センサに電気的に連結された複数の外部コンタクト（例えばステップ１０２で形成されたインターコネクト）とを含む。ステップ１０４において、方法１００では個々の画像センサ上で暗電流ピクセルを遮蔽する。ウェーハレベルでの遮蔽プロセスによって、超小型電子撮像装置の性能を大幅に高めることが期待される。これは、遮蔽プロセスが非常に精密かつ効率的なプロセスを使用して、暗電流ピクセルが隣接するピクセルから放射を取り込まず、またアレイのサイズが小型化されるように遮蔽材料を暗電流ピクセルに位置合わせするからである。さらなるウェーハレベルパッケージングステップをワークピース上で行うことができる。例えば、方法１００では、ステップ１０６においてカバー基板をワークピースおよび画像センサの上に取り付け、ステップ１０８において基板の裏側から材料を除去してワークピースを薄化し、ステップ１１０においてワークピースを分断して撮像ユニットをつくる。
図１に関して上記した超小型電子撮像ユニットをパッケージングする方法１００の個々のステップ、およびこのような方法を使ってウェーハレベルでパッケージングした超小型電子撮像ユニットを以下に詳細に説明する。より具体的には、ワークピースに導電性インターコネクトを形成する方法の実施例を、“撮像装置ワークピースにおいてインターコネクトを形成する方法”と名づけた表題Ｃにおいて以下に詳細に説明し、また個々の画像センサ上で暗電流ピクセルを遮蔽する方法の実施例を、“撮像装置ワークピース上で暗電流ピクセルを遮蔽する方法”と名づけた表題Ｄで以下に詳細に説明し、さらに複数の超小型電子撮像ユニットのウェーレベルでのパッケージングを、“ウェーハレベルでパッケージングした超小型電子撮像ユニット”と名づけた表題Ｅにおいてより詳細に説明する。さらに、超小型電子撮像ユニットの実施例も数例以下に説明する。
Ｃ．撮像装置ワークピースにおいてインターコネクトを形成する方法
図２Ａから２Ｏは、上記した方法１００(図１)の一実施例に従って超小型電子撮像装置ワークピースにおいてインターコネクトを形成する方法の様々なステップを示している。図２Ａは、例えば、インターコネクトが形成される前の最初のステップにおける撮像装置ワークピース２００の一部を示す側方断面図である。撮像装置ワークピース２００は、基板２１２と、基板２１２内および・または基板２１２上に形成された複数の撮像ダイ２２０とを含むことができる。基板は第一の面２１４および第二の面２１６を持つ。基板２１２は一般的には半導体ウェーハであり、撮像ダイ２２０がウェーハ上のダイパターンで配
置されている。個々のダイ２２０は集積回路２２１と、集積回路２２１に電気的に連結された複数の端子２２２（例えば接着パッド）と、画像センサ２２４とを含むことができる。画像センサ２２４は、可視スペクトルにおける写真または他の画像を取り込むＣＭＯＳ画像センサまたはＣＣＤ画像センサであることができる。他の実施例において、画像センサ２２４は他のスペクトル（例えばＩＲまたはＵＶ領域）における放射を検出することができる。画像センサ２２４を図３を参照しながら以下にさらに詳細に説明する。図２Ａに示した端子２２２は、基板２１２の第一の面２１４における外部特徴的構造である。他の実施例においては、端子２２２は基板２１２内の途中までの深さに埋設された内部特徴的構造であってもよい。
図２Ｂは、図２Ａに示した領域２Ｂの側方断面図である。前の加工ステップにおいては、第一の誘電体層２３０が基板２１２の第一の面２１４に適用され、第二の誘電体層２３２が第一の誘電体層２３０の上に適用されていた。第二の誘電体層２３２をパターン形成し、エッチングして端子２２２を露出させる。誘電体層２３０および誘電体層２３２は、ポリイミド材料であることができるが、これらの誘電体層は他の実施例において他の非導電体材料としてもよい。例えば、第一の誘電体層２３０および・または一つ以上のさらなる誘電体層には、パリレン、あるいは、窒化ケイ素（Ｓｉ３Ｎ４），酸化ケイ素（ＳｉＯ２）、および・または他の適切な材料などの、低温化学気相成長法（低温ＣＶＤ）によって堆積させた材料であることができる。ここに挙げた誘電体材料はこれで全てではない。誘電体層２３０と誘電体層２３２とは一般的に同じ材料では構成されないが、同じ材料で構成されてもよい。さらに、層２３０と層２３２の一方または双方が省略されてもよく、また・あるいはさらなる層が含まれていてもよい。第二の誘電体層２３２を堆積させた後、図２Ｂに示すように第二の誘電体層２３２の上にマスク２３３を使ってパターン形成する。マスク２３３は基板２１２上での端子２２２の配置に従ってパターン形成されたレジスト層であることができる。このように、マスク２３３は端子２２２の上に開口を持つ。
図２Ｃにおいて、孔または開口２２３が端子２２２を貫くように形成されている。開口２２３は、第一の誘電体層２３０を基準として材料を端子２２２から選択的に除去するウェットエッチングまたはドライエッチングプロセスを使って形成することができる。従って第一の誘電体層２３０はエッチング停止層になりうる。端子が一種以上の金属を含む実施例においては、開口２２３が端子２２２を貫通するまでエッチングプロセスを繰り返すことができる。
図２Ｄにおいて、端子２２２直下の第一の誘電体層２３０はエッチングされ、基板２１２の少なくとも一部を露出させる。第一の誘電体層２３０のための第二のエッチングプロセスは、端子２２２のための第一のエッチングプロセスと異なりうる。例えば、第二のエッチングプロセスでは、端子２２２または基板２１２からよりも高いエッチングの割合で第一の誘電体層２３０から材料を選択的に除去することができる。従って第二のエッチングプロセスが、端子２２２または基板２１２の一般的構造を大きく変えてしまうことはない。他の実施例において、単独のエッチングプロセスを使って、端子２２２および第一の誘電体層２３０の双方を貫通するように開口２２３をエッチングすることができる。
図２Ｅにおいて、ブラインドホール２４５を定めるために、基板２１２の少なくとも一部を貫くように側壁２４０を形成するべく、マスク２３３を撮像装置ワークピース２００で再び使用する。本明細書では“ブラインドホール”または“ブラインドビア”は基板２１２を部分的に貫通するかまたは一方の端部で閉じられる孔または開口を意味する。一回以上のエッチを使って基板２１２をエッチングすることによりブラインドホール２４５が形成される。ブラインドホール２４５を形成した後、マスク２３３をワークピース２００から除去する。別の実施例においては、ワークピース２００を薄化することができ、ワークピース２００の残りの厚みを完全に貫通するようにスルー孔をエッチングすることがで
きる。
エッチングに加えてかまたはエッチングの代わりに、レーザーアブレーションを使ってブラインドホール２４５を形成することもできる。ブラインドホール２４５の全体または一部を形成するためにレーザーを使用する場合、マスク２３３を除去してもよく、一般的にはスラグまたは他の不純物を除去するために化学洗浄剤を使ってブラインドホール２４５を洗浄する。さらに別の実施例においては、ワークピース２００を薄化する前または後に、ワークピース２００の厚みを完全に貫くスルー孔をレーザーで切り出すことができる。レーザーによるブラインドホールの切り出しは、基板２１２をパターン形成する必要がない（すなわち、マスク２３３を適用する必要がない）という利点があるが、ブラインドホール２４５のエッチングではスラグをブラインドホール２４５から洗浄する必要がなく、ブラインドホール２４５の深さをエッチングプロセスによってより精密に制御できるので、より簡単である。さらに、一般的にレーザー切り出しプロセスを使うよりもエッチングプロセスを使ったほうがより精度よくブラインドホール２４５の位置合わせをすることができる。エッチングプロセスを使用するさらなる利点は、基板２１２の第一の面２１４をパターン形成およびエッチングして、対応する端子２２２に位置合わせした複数のブラインドホール２４５を同時に形成できることである。
次に図２Ｆにおいて、第三の誘電体層２３４をワークピース２００の上に堆積させ、基板内２１２でブラインドホール２４５の側壁をライニングする。第三の誘電体層２３４は、より詳細に以下に説明するように、ブラインドホール２４５において後に形成されるインターコネクトから基板２１２の構成要素を電気的に絶縁する。一実施例において、第三の誘電体層２３４は、適切な析出プロセスまたは他の適切な低温化学気相成長法による酸化物を使って適用された、アルミニウムに富んだ酸化物材料であることができる。別の実施例において、第三の誘電体層２３４は、シランベースおよび・またはアルミニウムベースの酸化物材料を含むことができる。さらに別の実施例において、第三の誘電体層２３４は、他の適切な誘電体材料を含むことができる。図２Ｇにおいて、適切なエッチングプロセス（例えばスペーサーエッチ）を使って端子２２２の少なくとも一部および基板２１２の第一の面２１４から第三の誘電体層２３４を除去する。
図２Ｈにおいて、次に拡散バリア層２３６を、ワークピース２００上で第三の誘電体層２３４の上に、端子２２２と電気的接触をするように堆積させる。バリア層２３６は、一般的には、第三の誘電体層２３４に加えて第二の誘電体層２３２および端子２２２を覆う。一実施例において、例えば、バリア層２３６は、物理的気相成長法（ＰＶＤ）を使ってワークピース２００上に堆積させたタンタル層である。バリア層２３６の厚さは、約１５０オングストロームである。他の実施例においては、ＣＶＤのような他の気相成長法を使ってバリア層２３６をワークピース２００上に堆積させてもよく、および・または異なる厚さにしてもよい。バリア層２３６はタンタルに限定されず、タングステン、または後にブラインドホール２４５内に堆積させる充填材を含ませるべく役立つ他の適切な材料で構成されてよい。
次に図２Ｉにおいて、シード層２５０をバリア層２３６の上に堆積させる。シード層２５０を、ＰＶＤ、ＣＶＤ、原子層析出などの気相成長法、および・またはめっきを使って堆積させることができる。シード層２５０は、Ｃｕまたは他の適切な材料で構成することができる。シード層２５０の厚さは約２０００オングストロームであってよいが、ホール２４０の深さおよびアスペクト比によって厚さが変わり得る。実施例においては、シード層２５０がバリア層２３６を一様に覆わず、ホール２４０内でシード層２５０に隙間２５１ができてしまうことがある。これにより、ホール２４０とワークピース全体において均質でない電気めっきとなってしまう。シード層２５０に欠陥がある場合、シード層２５０の隙間または非連続領域を充填するプロセスを使って、より均質なシード層２５０を形成
することが好ましい。図２Ｊにおいて、例えば、シード層２５０の隙間２５１および・または非連続領域を、銅または他の適切な材料２５２で充填する。シード層を改善させる適切なプロセスは、参照のために本明細書に組み込まれた米国特許Ｎｏ．６，１９７，１８１で説明されている。
次に図２Ｋにおいて、レジスト層２６０がシード層２５２上に析出され、パターン形成されて端子２２２および対応するブラインドホール２４５の上に開口２６１が形成される。そして第一の導電性層２５４が、ブラインドホール２４５内のシード層２５０の露出した部分に堆積される。第一の導電性層２５４は、無電解めっき、電解めっき、または他の適切な方法でシード層２５０上に析出されたＣｕであることができる。図示した実施例では、第一の導電性層２５４の厚さは約１ミクロンである。他の実施例において、第一の導電性層２５４は他の適切な材料を含んでもよく、および・または異なる厚さにしてよい。
図２Ｌにおいて、第二の導電性層２５６を、ブラインドホール２４５の第一の導電性層２５４上に堆積させる。第二の導電性層２５６は、後に使われる材料をブラインドホール２４５に堆積させやすくする湿潤剤である。第二の導電性層２５６は、無電解または電解めっきプロセスを使って第一の導電性層２５４上に析出させたＮｉであることができる。図示した実施例において、第二の導電性層２５６の厚さは約３−５ミクロンである。他の実施例においては、ブラインドホール２４５を、他の方法を使って他の適切な材料でコーティングしてもよく、および・または異なる厚さにしてよい。
次に図２Ｍにおいて、ブラインドホール２４５の底部から基板２１２の第二の面２１６に延びる導通孔２７０を、基板２１２において形成する。レーザーを使って第二の面２１６からブラインドホール２４５の底部にかけて基板を切断し、導通孔２７０を形成することができる。この技術分野において既知であるスキャン・位置合わせシステムを使ってブラインドホール２４５および・または対応する端子２２２にレーザーを位置合わせすることができる。適切なレーザーは、アイルランドはダブリンのＸｓｉｌ Ｌｔｄ．から市販されているＸｉｓｅ２００である。導通孔２７０を形成した後、切断による屑（すなわちスラグ）および・またはレーザーによって生じた好ましくない副産物を除去するために導通孔を洗浄する。例えば、導通孔２７０を、６％テトラメチル水酸化アンモニウム（ＴＭＡＨ）のような適切な洗浄剤を使って洗浄することができる。他の実施例においては、導通孔２７０を洗浄しなくともよい。さらに別の実施例において、導通孔２７０は異なるサイズまたは形であることができ、エッチングプロセス（例えばドライエッチおよび・またはウェットエッチ）、機械的穴あけプロセス、ダイシングまたはレーザースロット、あるいは他の適切な方法を使って形成されてよい。
実施例において、導通孔２７０を形成する前に、（破線で示した）仮保護充填材またはコーティング２６９をブラインドホール２４５内に堆積させることができる。保護充填材２６９はフォトレジスト、ポリマー、水、固化する液体またはガス、あるいは他の適切な材料であることができる。保護充填材２６９で、レーザー穴あけプロセスを行っている間に生成されたスラグからブラインドホール２４５の側面を保護する。スラグは、シード層上のニッケルめっき、および・またはブラインドホール２４５内への導電性充填材の湿潤に悪影響を及ぼすことがある。導通孔２７０を形成した後に保護充填材２６９を除去することができる。
次に図２Ｎにおいて、導電性充填材２８０をブラインドホール２４５内に堆積させてインターコネクト２８２を形成する。インターコネクト（相互接続体）２８２は、端子２２２に近接した第一の端部２８３、およびブラインドホール２４５の底部に位置する第二の端部２８４を持つ。充填材２８０は、Ｃｕ、Ｎｉ、Ｃｏ、Ａｇ、Ａｕ、ＳｎＡｇＣｕはんだ、ＡｕＳｎはんだ、他の組成成分を持つはんだ、他の適切な材料または所望の導電性を
持つ材料の合金を含むことができる。めっきプロセス、ウェーブはんだづけプロセス、スクリーンプリンティングプロセス、リフロープロセス、気相成長プロセス、または他の適切な手法を使ってブラインドホール２４５内に導電性充填材２８０を堆積させることができる。めっきプロセスは、例えば、無電解めっきプロセスまたは電解めっきプロセスであることができる。実施例において、バリア層２３６および・またはシード層２５０を電解めっきコンタクトとして使用することができる。
図２Ｏにおいて、レジスト層２６０を基板２１２から除去し、適切なエッチングプロセスを使って基板２１２の第一の面２１４上のシード層２５０およびバリア層２３６の残り部分を除去する。基板２１２の第一の面２１４を、研磨、化学機械平坦化（ＣＭＰ）、および・または他の適切なプロセスを使って平坦化することができる。
図２Ａから２Ｏに示したインターコネクト２８２を形成する方法の実施形態の一つの利点は、充填材２８０でブラインドホールを充填する際に、溜まった空気、ガスまたは揮発性溶剤を、導通孔２７０によってより大きなブラインドホール２４５から出すことができることである。このように、導通孔２７０により充填材２８０をより簡単にブラインドホール内に流入させることができ、インターコネクト２８２で隙間や切れ目ができる可能性を低くすることができる。または、真空リフロー充填法を使用した実施例において導通孔２７０を省略してもよい。真空リフロー充填法によって、充填材２８０でブラインドホールを充填する間に溜まった空気をブラインドホール２４５から取り除くことができ、これにより導通孔２７０と同じ利点のいくつかを実現する。
Ｄ．撮像装置ワークピース上で暗電流ピクセルを遮蔽する方法
図３から６Ｂは、上記した（図１の）方法１００の実施例に従った撮像装置ワークピース２０上で暗電流ピクセルを遮蔽する方法のステップを示す。図３は、例えば、基板２１２に複数のインターコネクト２８２を形成した後の撮像装置ワークピース２００を示す側方断面図である。インターコネクト２８２を、図２Ａから２Ｏに関して上記した方法を使って形成することができる。
上記したように、各ダイ２２０は画像センサ２２４を含む。個々の画像センサ２２４は焦点面に配置されたピクセル２２５のアレイを含む。図示した実施例において、例えば、画像センサ２２４は、所望のパターンで配置させた複数のアクティブピクセル２２５ａと、画像センサ２２４の外周部分に位置する少なくとも一つの暗電流ピクセル２２５ｂとを含む。他の実施例において、ピクセル２２５の配置は異なってもよい。
ワークピース２００上の各画像センサ２２４のアクティブピクセル２２５ａの上にＣＦＡ３１０を形成する。ＣＦＡ３１０は、対応するピクセル２２５の上に対応する色のフィルタ３１１を配置することによって、選択された色（例えば赤、緑または青）の波長が各ピクセル２２５に透過できるように構成された個々のフィルタ３１１を備える。光子がＣＦＡ３１０を透過してピクセル２２５にたどり着くので、対応する色の波長のみがアクティブピクセル２２５ａに透過することになる。図示した実施例では、例えばＣＦＡ３１０はＲＧＢカラーモデルに基づき、対応するアクティブピクセル２２５ａの上で所望のパターンで配置させた赤色フィルタ、緑色フィルタ、および青色フィルタを含む。ＣＦＡ３１０は、基板２１２の第一の面２１４の全体にわたって画像センサ２２４の外周部分から外側に延びる残留青色セクション３１２をさらに含む。基板２１２上の残留青色セクション３１２は、ワークピース２００内の種々の構成要素からの後方反射を防ぐのに役立つ。端子２２２の上および個々のダイ２２０の間のレーンにおける残留青色セクション３１２の部分は除去される。
画像センサ２２４の上でＣＦＡ３１０を形成した後、画像センサ２２４上の対応するピ
クセル２２５の上で、複数の微小レンズ３１４を形成する。微小レンズ３１４を使用して、光を個々のピクセル２２５の最初の電荷蓄積領域に合焦させる。そして、（図示しない）酸化物コーティングを微小レンズ３１４の上に堆積させて、ワークピース２００をさらに加工する間、微小レンズ３１４、ＣＦＡ３１０，およびピクセル２２５を保護する。実施例において、酸化物コーティングは低温ＣＶＤ酸化物を含むことができる。他の実施例において、酸化物コーティングは他の適切な材料を含むことができる。またさらに別の実施例において、酸化物コーティングは含まれなくてよい。酸化物コーティングを微小レンズ３１４上に堆積させた後、除去可能なカバー層３２０をワークピース２００全体に堆積させることができる。除去可能なカバー層３２０は、フォトレジストまたは他の選択的に除去可能な物質を含むことができる。従って、(図４Ａおよび４Ｂに関して以下に説明す
るように）マスキングプロセスまたは他の適切なプロセスを使って、カバー層３２０の部分を選択的に除去することができる。一実施例において、例えば、カバー層３２０は、基板２１２の第一の面２１４上に堆積させたレジスト層であることができる。
図４Ａは、カバー層３２０（図３）をパターン形成し現像してワークピース２００上にカバー層材料の複数のディスクリート部位またはブロック３２２を形成した後のワークピース２００を示す側方断面図である。図４Ｂは、図４Ａに示した断面の配置を示すワークピース２００の部分を示す平面図である。図４Ａと４Ｂの双方において、ブロック３２２は基板２１２上の個々の画像センサ２２４の上に位置し、側壁３２３を持つ。より具体的には、個々のブロック３２２が各画像センサ２２４のアクティブピクセル２２５ａを覆い、暗電流ピクセル２２５ｂがブロック３２２によって覆われないようにするために側壁３２３を各画像センサ２２４の対応する暗電流ピクセル２２５ｂの内側エッジに位置合わせする。本実施例の一つの特徴は、画像センサ２２４の外周部分に位置する暗電流ピクセル２２５ｂのみを露出させるために、個々のブロック３２２の側壁３２３を非常に精密に定められることである。実施例において、例えば、ブロック３２２の側壁３２３を、ミクロンの数十分の一以下の公差内で、対応する暗電流ピクセル２２５ｂの内側エッジに位置合わせすることができる。
次に図５において、ワークピース２００上に不透明材３３０を堆積させて、（ａ）画像センサ２２４の暗電流ピクセル２２５ｂを遮蔽し、（ｂ）ワークピース２００に後で取り付けるカバー基板（図７）のためにワークピース２００上に複数のスタンドオフを形成する。本明細書において、“不透明な”は、所望の放射に対して十分に非透過であることとして定義する。不透明材３３０を堆積させる前に、各画像センサ２２４の外周部分においてＣＦＡ３１０の残留青色セクション３１２（図４Ａ）を除去することができる。残留青色セクション３１２をワークピース２００から除去することで、好ましくは、（ａ）不透明材３３０を基板２１２上でより容易に第二の誘電体層２３２（図２Ａ）に接着させる、および（ｂ）不透明材３３０を対応するダークピクセル２２５ｂの非常に近くに位置させる。不透明材３３０は、個々のブロック３２２間でワークピース２００上に堆積させるエポキシ材であることができる。不透明材３３０は、上面３３２と、対応するブロック３２２の側壁３２３に密着する側壁３３４とを含む。不透明材３３０をワークピース２００上に堆積させた後、ブロック３２２の上面３２４、および不透明材３３０の上面３３２をＣＭＰ、研磨、エッチング、または他の適切なプロセスを使って平坦化することができる。
図６Ａは、ワークピース２００からブロック３２２を除去した後のワークピース２００を示す側方断面図であり、図６Ｂは、図６Ａに図示したワークピース２００の一部を示す平面図である。図６Ａと６Ｂの双方において、不透明材３３０の側壁３３４を、(ライン
Ａ−Ａで示したように）各画像センサ２２４の対応するダークピクセル２２５ｂの内側エッジに位置合わせする。これにより、画像センサ２２４のダークピクセル２２５ｂは、画像センサ２２４のアクティブピクセル２２５ａに向かう入射光から遮蔽され、入射光から信号を取り込むことはできない。このように、暗電流ピクセル２２５ｂによって計測され
た暗電流信号は、対応する画像センサ２２４の本来のダークシグナルを表すことになる。
図３から６Ｂに関して上記した方法の一つの特徴は、信号取込みを防ぐべく暗電流ピクセル２２５ｂをさらにアクティブピクセル２２５ａの外側に移動させる必要性をなくすために、カバー層材料のブロック３２２の側壁３２３を、個々の暗電流ピクセル２２５ｂの内側エッジに精密に位置合わせ可能なことである。従来のデバイスにおいては、暗電流ピクセルを、遮蔽を確実にするべく、一般的に画像センサのアクティブピクセルのかなり外側に配置する。この結果、従来の撮像ユニットの底面積はより大きくなってしまう。上記した方法の利点は、信号取込みを防ぐために適切な遮蔽を行いつつ個々の画像センサ２２４の底面積を最小限にするか少なくとも削減できることである。狭くなった底面積は、特に、スペースが限られている画像携帯電話、ＰＤＡまたは他の用途にとって有利である。従って、本方法の実施例では、画像センサの性能を大きく向上させ、パッケージングされた超小型電子撮像ユニットを小型化することが期待される。
Ｅ．ウェーハレベルでパッケージングした超小型電子撮像ユニット
図７から１６は、超小型電子撮像ユニットをウェーハレベルでパッケージングする方法１００（図１）の実施例における以降のステップを示す。図７は、例えば、撮像装置ワークピースにカバー基板３４２を取り付けた後の撮像装置組入品７００の一部分を示す断面図である。カバー基板３４２は、ガラス、クオーツ、または所望の放射スペクトルを透過可能な他の適切な材料であることができる。カバー基板３４２は、その上面３４３に、一つ以上の保護フィルム３４４も含むことができる。フィルム３４４はテープ、スピン・オン・コーティング、または他の適切な材料を含むことができる。フィルム３４４は、後の加工ステップの間にカバー基板３４２が擦り傷を付けられたり破損したりしないように保護する。
不透明材３３０によって定められたスタンドオフの上面３３２に接着剤３４０を載せ、カバー基板３４２を接着剤３４０および画像センサ２２４の上に取り付けることにより、カバー基板３４２をワークピース２００に組み入れることができる。接着剤３４０はエポキシ、アクリル、または他の適切な材料であることができ、ステンシルプリンティング、フォトリソグラフィ、または他の適切な方法で接着剤を不透明材３３０の上面３３２に塗布できる。接着剤３４０がＵＶまたは熱硬化性材料である実施例において、カバー基板３４２を取り付ける前に、ワークピース２００に熱を加え、接着剤３４０を少なくとも部分的に硬化させることができる（すなわちＢステップ）。さらに別の実施例においては、カバー基板３４２を取り付ける前に、スタンドオフおよびカバー基板３４２双方の上に接着剤３４０を載せてもよい。
さらに別の実施例において、接着剤３４０はポリジメチルシロキサン（ＰＤＭＳ）を含むことができ、ワークピース２００からブロック３２２を除去する(図６Ａおよび６Ｂ)前または後に、ワークピース上に載せることができる。ＰＤＭＳはＯ２プラズマによって活性化される接着性材料である。ＰＤＭＳを使用した実施例において、例えば、ワークピース２００からブロック３２２を除去した（図６Ａおよび６Ｂ）後に、不透明物質３３０の上面３３２を、接着させるためにＯ２プラズマを使って活性化させる。そして、上記したようにカバー基板３４２をワークピース２００に取り付けることができる。
図８において、撮像装置組入品７００を所望の厚さＴに薄化し、インターコネクト２８２の第二の端部２８４を露出させることができる。一実施例において、基板２１２の最初の厚さは約７５０ミクロンであり、最終的な厚さＴは約１００から５００ミクロンである。最初および最終的な厚さが、他の実施例において異なりうる。基板２１２の第二の面２１６を、研磨、ドライエッチング、化学エッチング、化学研磨法、ＣＭＰ、または他の適切なプロセスを使って薄化することができる。
実施例において、ウェットＴＭＡＨエッチを使って、インターコネクト２８２の第二の端部２８４が基板２１２の第二の面２１６から突出するように第二の端部２８４をさらに露出させることができる。さらに他の実施例においては、インターコネクト２８２の第二の端部２８４をさらに露出させるために、ウェットエッチの代わりにドライエッチを使用してよい。ドライエッチの一つの利点は、撮像装置組入品７００を、組入品７００の様々な保護フィルムに悪影響を与えうる浸漬槽に入れる必要がないことである。
図９において、第四の誘電体層３５０を、基板２１２の第二の面２１６上に堆積させることができる。第四の誘電体層３５０は低温ＣＶＤ酸化物、または図２Ｂに関して上記した方法を使用して基板２１２上に堆積させた他の適切な誘電体材料であることができる。次に図１０において、適切な研磨またはエッチングプロセスを使ってインターコネクト２８２の上の誘電体層３５０を部分的に除去することができる。実施例において、パッケージングプロセスでのこの時点においてウェーハレベルで裏面からダイ２２０をテストすることができる。テストプローブで、インターコネクト２８２を使って個々の画像センサをテストすることができる。従って、ダイ２２０の裏面でテストプローブがインターコネクト２８２に関わるので、撮像装置組入品７００の表面に位置する画像センサ２２４、カバー基板３４２、または関連回路を損傷させることはない。さらに、テストプローブが裏面でのテスト中に画像センサ２２４の邪魔をすることがないので、表面から撮像ダイをテストするプロセスに比べ、テストプローブで一度により多くの撮像ダイ２２０をテストすることができる。さらに裏面でのテストによって、操作不能な撮像ダイ２２０を識別することができ、これら操作不能なダイを以降のパッケージングプロセスから取り除くことができる。例えば、撮像ユニットを撮像装置組入品７００から分断してつくった後であって高価な光学デバイスを撮像ユニットに取り付ける前に、操作不能なデバイスを除外することができる。ダイ２２０をテストする適切な方法は、２００４年６月２日に申請され、その全容が本明細書に組み込まれた"Systems and Methods for Testing Microelectronic Imagers and Microfeature Devices"“超小型電子撮像装置およびマイクロフィーチャーデバイスをテストするシステムおよび方法”とタイトルが付けられた米国特許出願Ｎｏ．１０／８６０，６９９に開示されている。
図１１において、複数の第一のトレンチ３６０をカバー基板３４２、および不透明材３３０の少なくとも一部を貫通させて形成する。第一のトレンチ３６０は、好ましくは不透明材３３０を完全に貫通させず、個々のダイ２２０の間のレーンに位置合わせする。第一のトレンチ３６０は、エッチング、レーザー、ウェーハのこぎり、または他の適切なプロセスによって形成することができる。次に図１２において、第一のトレンチ３６０がパッケージング材３６２で充填される。一実施例において、パッケージング材３６２は、３Ｄステレオリソグラフィプロセスを使って第一のトレンチ３６０内に析出させたＳＩ−４０である。ＳＩ−４０はカリフォルニアはＶａｌｅｎｃｉａの３Ｄ Ｓｙｓｔｅｍｓ， Ｉｎｃ．が市販している。他の実施例において、パッケージング材３６２は熱硬化エポキシ、または既知のプロセスを使って堆積させた他の適切な材料を含むことができる。パッケージング材３６２は不透明材であるか、または対応する画像センサからの入射光を遮るための不透明添加物を含む。
図１３において、複数の第二のトレンチ３７０を基板２１２の第二の面２１６に形成し、（ラインＢ−Ｂに示したように）第一のトレンチ３６０に位置合わせする。第二のトレンチ３７０は基板２１２、不透明材３３０、および対応する第一のトレンチ３６０の少なくとも一部を貫通する。第二のトレンチ３７０は、第一のトレンチ３６０の第一の断面サイズＤ１よりも小さい第二の断面サイズＤ２を持つ。次に図１４において、第二のトレンチ３７０を、上記したパッケージング材３６２または他の適切な材料で充填する。他の実施例において、このプロセスを逆にして、第一のトレンチ３６０をカバー基板３４２に貫
通させる前に、基板２１２に第二のトレンチ３７０を形成することができる。
次に図１５において、はんだボール３８０または他の外部インターコネクト構造を基板２１２の第二の面２１６のインターコネクト２８２に取り付けて、ダイ２２０の裏面において他の電子デバイスに外部接続させることができる。組入品を切断する前に、本方法のこのステップにおいてさらに別の裏面テストを行うことができる。そして、撮像装置組入品７００をラインＢ−Ｂに沿って分断して、個々の撮像ユニット７０２をつくることができる。
図１５に示した実施例の別の態様において、撮像ユニット７０２は、カバー基板３４２上に支持部材３８２を含み、（図示されない）光学ユニットを、対応する画像センサ２２４を基準にした所望の位置に正確に配置する。対応するインターフェース機能を備える適切な支持部材３８２は、２００３年１１月２６日に申請され、本明細書にその全容が組み込まれた "Packaged Microelectronic Imagers and Methods of Packaging Microelectronic Imagers" “パッケージングされた超小型電子撮像装置および超小型電子撮像装置の
パッケージング方法”と名づけられた米国特許出願Ｎｏ．１０／７２３，３６３で開示されている。支持部材３８２をカバー基板３４２に取り付ける前または後に、カバー基板３４２上および画像センサ２２４の上の保護フィルム３４４の部分を除去することができる。光学ユニットを、ウェーハレベルでの対応する支持部材３８２、または分断した後の個々の撮像ユニット７０２に取り付けることができる。他の実施例において、支持部材３８２を異なる構成にすることができ、あるいは撮像ユニット７０２は支持部材３８２を含まなくてもよい。
図１６は、本発明の実施例に従ってパッケージングした超小型電子撮像ユニット７０２を示す側方断面図である。（図示されない）光学ユニットを撮像ユニットに取り付ける前に、個々の撮像ユニット７０２を裏面からテストすることができる。図１６に示した撮像ユニット７０２の一つの特徴は、パッケージング材３４２が撮像ユニット７０２の４つの側面を密閉し、またカバー基板３４２と基板２１２が、撮像ユニット７０２の頭部と底部をそれぞれ密閉することである。このようにすることで、撮像ユニット７０２に湿気や汚染物質が入り込んで画像センサ２２４または関連する回路が動作不良および・または動作できなくなる余地をなくす。
図２Ａから１６に示した撮像ユニット７０２の製造方法の一つの特徴は、この方法が製造プロセスの効率を著しく高めると期待されることである。なぜなら、半導体デバイスをパッケージングおよび製造するために開発された非常に精密で効率的なプロセスを使って、複数の撮像ユニット７０２を同時に製造することができるからである。この撮像ユニット７０２の製造方法はまた、撮像ユニット７０２の品質および性能を高めると期待される。なぜなら、この半導体製造プロセスで、様々な構成部品を高い精度で生産し組み立てることが確実にできるからである。このようにして、本方法の実施例では、超小型電子撮像ユニット７０２を組み立てる費用が大幅に削減され、撮像ユニット７０２の性能を高め、より高い品質の撮像ユニット７０２を製造することが期待される。
以上、例証するために本発明の具体的な実施例をここに記述したが、当然のことながら、本発明の趣旨および範囲から逸脱することなく様々な修正がなされてよい。例えば、超小型電子撮像ユニットは、図２Ａから１６に関して上記した特徴を如何ようにも組み合わせることができる。従って、本発明は、付随する請求項による場合を除き、限定されない。
本発明の実施例による、ウェーハレベルでの超小型電子撮像ユニットをパッケージングする方法を示すフローチャートである。 超小型電子撮像ユニットのウェーハレベルパッケージングで使用される本発明の実施例による、コンタクトパッドの裏面アレイを提供するための導電性インターコネクトを形成する方法のステップ（工程）を示す側方断面図である。 超小型電子撮像ユニットのウェーハレベルパッケージングで使用される本発明の実施例による、コンタクトパッドの裏面アレイを提供するための導電性インターコネクトを形成する方法のステップを示す側方断面図である。 超小型電子撮像ユニットのウェーハレベルパッケージングで使用される本発明の実施例による、コンタクトパッドの裏面アレイを提供するための導電性インターコネクトを形成する方法のステップを示す側方断面図である。 超小型電子撮像ユニットのウェーハレベルパッケージングで使用される本発明の実施例による、コンタクトパッドの裏面アレイを提供するための導電性インターコネクトを形成する方法のステップを示す側方断面図である。 超小型電子撮像ユニットのウェーハレベルパッケージングで使用される本発明の実施例による、コンタクトパッドの裏面アレイを提供するための導電性インターコネクトを形成する方法のステップを示す側方断面図である。 超小型電子撮像ユニットのウェーハレベルパッケージングで使用される本発明の実施例による、コンタクトパッドの裏面アレイを提供するための導電性インターコネクトを形成する方法のステップを示す側方断面図である。 超小型電子撮像ユニットのウェーハレベルパッケージングで使用される本発明の実施例による、コンタクトパッドの裏面アレイを提供するための導電性インターコネクトを形成する方法のステップを示す側方断面図である。 超小型電子撮像ユニットのウェーハレベルパッケージングで使用される本発明の実施例による、コンタクトパッドの裏面アレイを提供するための導電性インターコネクトを形成する方法のステップを示す側方断面図である。 超小型電子撮像ユニットのウェーハレベルパッケージングで使用される本発明の実施例による、コンタクトパッドの裏面アレイを提供するための導電性インターコネクトを形成する方法のステップを示す側方断面図である。 超小型電子撮像ユニットのウェーハレベルパッケージングで使用される本発明の実施例による、コンタクトパッドの裏面アレイを提供するための導電性インターコネクトを形成する方法のステップを示す側方断面図である。 超小型電子撮像ユニットのウェーハレベルパッケージングで使用される本発明の実施例による、コンタクトパッドの裏面アレイを提供するための導電性インターコネクトを形成する方法のステップを示す側方断面図である。 超小型電子撮像ユニットのウェーハレベルパッケージングで使用される本発明の実施例による、コンタクトパッドの裏面アレイを提供するための導電性インターコネクトを形成する方法のステップを示す側方断面図である。 超小型電子撮像ユニットのウェーハレベルパッケージングで使用される本発明の実施例による、コンタクトパッドの裏面アレイを提供するための導電性インターコネクトを形成する方法のステップを示す側方断面図である。 超小型電子撮像ユニットのウェーハレベルパッケージングで使用される本発明の実施例による、コンタクトパッドの裏面アレイを提供するための導電性インターコネクトを形成する方法のステップを示す側方断面図である。 超小型電子撮像ユニットのウェーハレベルパッケージングで使用される本発明の実施例による、コンタクトパッドの裏面アレイを提供するための導電性インターコネクトを形成する方法のステップを示す側方断面図である。 図２Ａから２Ｏで説明した方法によって形成された導電性インターコネクトを備える複数の撮像ダイを持つ撮像装置ワークピースの一部を示す断面図である。 光活性層をパターン形成し現像して、ワークピース上で複数の光活性材料のディスクリート部位を形成した後のワークピースの一部を示す側方断面図である。 図４Ａに示したワークピースの一部を示す平面図である。 ワークピース上に不透明材を析出させた後のワークピースの一部を示す断面図である。 ワークピースから光活性材料を除去した後のワークピースの一部を示す断面図である。 図６Ａに示したワークピースの一部を示す平面図である。 ワークピースにカバー基板を取り付けた後のワークピースの一部を示す側方断面図である。 ワークピースを薄化してワークピースの裏面における導電性インターコネクトの一部を露出させた後のワークピースの一部を示す側方断面図である。 ワークピースの裏面上に誘電体層を堆積させた後のワークピースの一部を示す側方断面図である。 ワークピースの裏面から誘電体層の一部を除去した後のワークピースの一部を示す側方断面図である。 カバー基板に複数のトレンチを形成した後のワークピースの一部を示す側方断面図である。 パッケージング材でカバー基板のトレンチを充填した後のワークピースの一部を示す側方断面図である。 ワークピースに複数のトレンチを形成した後のワークピースの一部を示す側方断面図である。 パッケージング材でワークピースのトレンチを充填した後のワークピースの一部を示す側方断面図である。 ワークピースの裏面における対応するインターコネクトに、複数の電気結合部を取り付け、カバー基板上に複数の光学支持部材を形成した後のワークピースの一部を示す側方断面図である。 本発明の実施例に従ってパッケージングした超小型電子撮像ユニットを示す側方断面図である。

Claims (61)

  1. 複数の超小型電子撮像ユニットを製造する方法であって、
    集積回路と、前記集積回路に電気的に連結された外部コンタクトと、前記集積回路に動作可能に連結された画像センサとを含む複数の撮像ダイを備える撮像装置ワークピースを提供することであって、ここで個々の前記画像センサは前記画像センサの外周部分に少なくとも一つの暗電流ピクセルを含むということと、
    前記ワークピース上および前記画像センサの上にカバー層を堆積させることと、
    前記カバー層をパターン形成し選択的に現像して、対応する画像センサの上にカバー層材料のディスクリート部位を形成し、前記ディスクリート部位は、前記暗電流ピクセルが前記ディスクリート部位に覆われないように個々の前記暗電流ピクセルの内側エッジに位置合わせした側壁を持つということと、
    を含むことを特徴とする方法。
  2. 前記カバー層材料のディスクリート部位の間であって前記暗電流ピクセルの上で、前記ワークピース上に不透明材を堆積させることと、
    前記ワークピースから前記カバー層材料のディスクリート部位を除去することと、
    をさらに含むことを特徴とする請求項１に記載の方法。
  3. 前記ワークピースから前記カバー層材料を除去する前に、前記不透明材および・または前記カバー層材料の上面を平坦化する、
    ことを特徴とする請求項２に記載の方法。
  4. 前記ワークピースへの不透明材の堆積は、エポキシ材の堆積を含む、
    ことを特徴とする請求項２に記載の方法。
  5. 前記画像センサを備える複数の撮像ダイを提供することが、
    （ａ）所望のパターンでのアクティブピクセルのアレイと、（ｂ）前記画像センサの前記外周部分周辺の複数の暗電流ピクセルと、
    を備える画像センサを提供すること
    を含み、ここで、
    前記暗電流ピクセルの前記内側エッジが少なくとも一つのアクティブピクセルに隣接し、
    前記方法は、さらに、
    前記ワークピース上であって対応する画像センサの上にカラーフィルタアレイ（ＣＦＡ）を構成することと、
    前記不透明材を前記ワークピース上に堆積させた後であって前記ワークピースから前記カバー層を除去する前に、前記不透明材および前記カバー層の上面を平坦化することと、
    を含むことを特徴とする請求項２に記載の方法。
  6. 前記カバー層を前記ワークピース上に堆積させる前に、前記画像センサ上で前記ＣＦＡの上に微小レンズを形成すること
    をさらに含むことを特徴とする請求項５に記載の方法。
  7. 前記カバー層を前記ワークピース上に堆積させる前に、前記微小レンズの上に酸化物コーティングを堆積させること
    をさらに含むことを特徴とする請求項５に記載の方法。
  8. 前記カバー層を堆積させた後であって前記不透明材を前記ワークピース上に堆積させる前に、前記画像センサの外周部分で前記ＣＦＡの残留青色部分を剥離すること
    をさらに含むことを特徴とする請求項５に記載の方法。
  9. 前記画像センサを備える複数の撮像ダイを提供することが、
    （ａ）所望のパターンでのアクティブピクセルのアレイと、（ｂ）前記画像センサの前記外周部分周辺での複数の暗電流ピクセルと、を備える画像センサを形成すること
    を含み、ここで、
    前記暗電流ピクセルの前記内側エッジが少なくとも一つのアクティブピクセルに隣接する、
    ことを特徴とする請求項１に記載の方法。
  10. 前記ワークピース上であって対応する画像センサの上にＣＦＡを構成することと、
    前記画像センサ上で前記ＣＦＡの上に微小レンズを形成することと、
    前記カバー層を前記ワークピース上に堆積させる前に、前記マイクロレンズの上に酸化物コーティングを堆積させることと、
    を含むことを特徴とする請求項９に記載の方法。
  11. 前記カバー層材料のディスクリート部位は、前記画像センサの上でのカバー層材料のブロックを含む、
    ことを特徴とする請求項１に記載の方法。
  12. 前記外部コンタクトを提供することが、
    対応する端子と接触し、個々の前記ダイの少なくとも一部を貫通する導電性インターコネクトを構築すること
    を含むことを特徴とする請求項１に記載の方法。
  13. 前記ワークピース上へと前記カバー層を堆積させることが、
    前記ワークピース上および前記画像センサの上へとレジスト層を堆積させること
    を含む
    ことを特徴とする請求項１に記載の方法。
  14. 前記外部コンタクトは前記ワークピースの表面の端子と、前記ワークピースの少なくとも一部を貫通するインターコネクトとを備え、また、
    前記方法は、さらに、
    前記カバー層を除去して前記ワークピース上に複数のスタンドオフを定める前に、前記不透明材の上面を平坦化することと、
    前記ワークピース上で前記スタンドオフと前記画像センサの上にカバー基板を取り付けることであって、ここで前記カバー基板は所望の放射に対して透過性があるということと、
    前記ワークピースの裏面から材料を除去して前記ワークピースを薄化して、前記インターコネクトの少なくとも一部を露出させることと、
    前記カバー基板および前記スタンドオフの少なくとも一部において第一のトレンチを形成し、ここで前記第一のトレンチは前記ワークピース上で個々の前記ダイを分離するレーンに位置合わせされることと、
    パッケージング材を前記第一のトレンチ内に堆積させることと、
    前記ワークピースの前記裏面に、前記第一のトレンチに位置合わせした第二のトレンチを形成することと、
    前記パッケージング材を前記第二のトレンチ内に堆積させることと、
    前記第一のトレンチおよび前記第二のトレンチに位置合わせして前記ワークピースを分断して、前記撮像ユニットをつくることと
    を含むことを特徴とする請求項２に記載の方法。
  15. 複数の超小型電子撮像ユニットを製造する方法であって、
    集積回路と、前記集積回路に電気的に連結された外部コンタクトと、前記集積回路に動作可能に連結された画像センサとを含む複数の撮像ダイを備える撮像装置ワークピースを提供し、個々の前記画像センサは前記画像センサの外周部分に少なくとも一つの暗電流ピクセルを含む画像センサを含むことと、
    対応する画像センサの上で光活性材のディスクリートブロックを形成し、前記ディスクリートブロックは前記暗電流ピクセルが前記ディスクリートブロックに覆われないように個々の前記暗電流ピクセルの対応する内側エッジに位置合わせした側壁を備えることと、
    不透明材を前記ワークピースの上であって前記暗電流ピクセルの上に堆積させることと、
    前記ワークピースから前記光活性材のディスクリートブロックを除去することと、
    を含むことを特徴とする方法。
  16. 前記ワークピースから前記光活性ブロックを除去する前に、前記不透明材および前記光活性材のディスクリートブロックの上面を平坦化すること
    をさらに含むことを特徴とする請求項１５に記載の方法。
  17. 前記ワークピース上へと不透明材を堆積させることが、
    エポキシ材を堆積させることを含む、
    ことを特徴とする請求項１５に記載の方法。
  18. 前記画像センサを備える複数の撮像ダイを提供することが、
    （ａ）所望のパターンでのアクティブピクセルのアレイと、（ｂ）前記画像センサの前記外周部分周辺の複数の暗電流ピクセルと、を備える画像センサを提供すること
    を含み、ここで、
    前記暗電流ピクセルの前記内側エッジが少なくとも一つのアクティブピクセルに隣接し、
    前記方法は、さらに、
    前記ワークピース上であって対応する画像センサの上にＣＦＡを構成することと、
    前記画像センサ上で前記ＣＦＡの上に微小レンズを形成することと、
    前記ワークピースから前記光活性層を除去する前に、前記不透明材および前記光活性層の上面を平坦化することと、
    を含むことを特徴とする請求項１５に記載の方法。
  19. さらに、
    前記光活性材を前記ワークピース上に堆積させる前に、前記微小レンズの上に酸化物コーティングを堆積させること、
    を含むことを特徴とする請求項１８に記載の方法。
  20. さらに、
    前記光活性層を堆積させた後であって前記不透明材を前記ワークピース上に堆積させる前に、前記画像センサの外周部分で前記ＣＦＡの残留青色部分を取り除くこと、
    を含むことを特徴とする請求項１８に記載の方法。
  21. 前記画像センサを備える複数の撮像ダイを提供することが、
    （ａ）所望のパターンでのアクティブピクセルのアレイと、（ｂ）前記画像センサの前記外周部分周辺の複数の暗電流ピクセルと、を備える画像センサを形成すること
    を含み、ここで、
    前記暗電流ピクセルの前記内側エッジが少なくとも一つのアクティブピクセルに隣接する、
    ことを特徴とする請求項１５に記載の方法。
  22. さらに、
    前記ワークピース上であって対応する画像センサの上にＣＦＡを構成することと、
    前記画像センサ上で前記ＣＦＡの上に微小レンズを形成することと、
    前記光活性材を前記ワークピース上に堆積させる前に、前記マイクロレンズの上に酸化物コーティングを堆積させることと、
    を含むことを特徴とする請求項２１に記載の方法。
  23. 前記光活性材のディスクリート部位は、前記画像センサの上の光活性材のブロックを含む、
    ことを特徴とする請求項１５に記載の方法。
  24. 前記外部コンタクトを提供することが、
    対応する端子と接触し、個々の前記ダイの少なくとも一部を貫通する導電性インターコネクトを構築すること
    を含む
    ことを特徴とする請求項１５に記載の方法。
  25. 撮像ダイを製造する方法であって、
    基板上および・または内にピクセルアレイを構成し、前記ピクセルアレイは、前記アレイの外周部分のダークピクセルと、前記ダークピクセルの内側エッジに隣接するアクティブピクセルとを含むことと、
    前記基板上および前記ピクセルアレイの上に光活性層を堆積させることと、
    前記光活性層をパターン形成することと、
    前記光活性層を選択的に現像して、前記ピクセルアレイの上に光活性材のディスクリートブロックを形成し、前記ディスクリートブロックは、前記ダークピクセルが前記ディスクリートブロックに覆われず、また前記アクティブピクセルが完全に前記ディスクリートブロックに覆われるように前記ダークピクセルの前記内側エッジに位置合わせした側壁を備えることと、
    前記基板上であって前記ダークピクセルの上に不透明材を堆積させて前記アクティブピクセルに向かう光から前記ダークピクセルを遮蔽することと、
    前記基板から前記光活性ブロックを除去することと、
    を含むことを特徴とする方法。
  26. さらに、
    前記基板から前記光活性ブロックを除去する前に、前記不透明材および前記光活性材のディスクリートブロックの上面を平坦化すること
    を含むことを特徴とする請求項２５に記載の方法。
  27. 前記ワークピース上へと不透明材を堆積させることが、
    エポキシ材を堆積させること
    を含む
    ことを特徴とする請求項２５に記載の方法。
  28. さらに、
    前記アクティブピクセルのアレイの上にＣＦＡを形成することと、
    前記ＣＦＡおよび対応するアクティブピクセルの上に微小レンズを形成することと、
    前記ワークピースから前記光活性ブロックを除去する前に、前記不透明材および前記光活性ブロックの上面を平坦化することと、
    を含むことを特徴とする請求項２５に記載の方法。
  29. さらに、
    前記光活性材を前記ワークピース上に堆積させる前に、前記微小レンズの上に酸化物コーティングを堆積させる、
    ことを特徴とする請求項２８に記載の方法。
  30. 複数の超小型電子撮像ユニットを撮像装置ワークピース上に製造する方法であって、前記撮像装置ワークピースは基板と、前記基板内および・または上に複数の撮像ダイとを含み、個々の前記撮像ダイは集積回路と、前記集積回路に電気的に連結された外部コンタクトと、前記集積回路に動作可能に連結された画像センサとを含み、前記画像センサは所望のパターンでのアクティブピクセルのアレイと、前記画像センサの外周部分に沿った複数のダークピクセルとを含み、
    前記方法は、
    前記ワークピース上および前記画像センサの上に光活性層を堆積させることと、
    前記光活性層をパターン形成することと、
    前記光活性層を選択的に現像して、対応する画像センサの上に光活性材のディスクリートブロックを形成し、前記ディスクリートブロックは、個々の前記ダークピクセルの内側エッジに位置合わせした側壁を有し、ここで前記側壁が、個々の前記画像センサの前記アクティブピクセルと前記ダークピクセルの間の境界を定めることと、
    を含むことを特徴とする方法。
  31. さらに、
    前記ワークピース上であって前記光活性材のディスクリートブロック間の隙間内へ不透明エポキシ材を堆積させ、
    前記エポキシ材が個々の前記ダークピクセルを覆うことと、
    前記ワークピースから前記光活性材のディスクリートブロックを除去することと、
    を含むことを特徴とする請求項３０に記載の方法。
  32. さらに、
    前記ワークピースから前記光活性材を除去する前に、前記不透明エポキシ材および前記光活性材のブロックの上面を平坦化すること
    を含むことを特徴とする請求項３１に記載の方法。
  33. さらに、
    前記ワークピース上であって対応する画像センサの上にＣＦＡを形成することと、
    前記ワークピース上に前記光活性層を析出させる前に、前記画像センサ上で前記ＣＦＡの上に微小レンズを構築することと、
    前記ワークピース上に前記不透明エポキシ材を堆積させた後であって前記ワークピースから前記光活性層を除去する前に、前記不透明材および前記光活性層の上面を平坦化することと、
    を含むことを特徴とする請求項３１に記載の方法。
  34. 前記ワークピース上に光活性層を堆積させることが、
    前記ワークピース上および前記画像センサの上でレジスト層を堆積させること
    を含む
    ことを特徴とする請求項３０に記載の方法。
  35. 前記ワークピース上に堆積させた前記不透明エポキシ材は、前記ワークピース上で複数のスタンドオフを定め、
    前記方法は、さらに、
    カバー基板を前記スタンドオフおよび前記画像センサ上に取り付けることと、
    前記カバー基板および前記スタンドオフの少なくとも一部において第一のトレンチを形成し、前記第一のトレンチは前記ワークピース上で個々の前記ダイを分離するレーンに位置合わせされることと、
    パッケージング材を前記第一のトレンチ内に堆積させることと、
    前記ワークピースの裏面で前記第一のトレンチに位置合わせした第二のトレンチを形成することと、
    前記パッケージング材を前記第二のトレンチ内に堆積させることと、
    前記第一のトレンチおよび前記第二のトレンチに位置合わせして前記ワークピースを分断して、前記撮像ユニットをつくることと
    を含むことを特徴とする請求項３１に記載の方法。
  36. 複数の超小型電子撮像ユニットを製造する方法であって、
    集積回路と、前記集積回路に電気的に連結された外部コンタクトと、前記集積回路に動作可能に連結された画像センサとを含む複数の撮像ダイを備える撮像装置ワークピースを構成し、個々の前記画像センサは、前記画像センサの外周部分に少なくとも一つの暗電流セルを含むことと、
    前記ワークピース上および前記画像センサの上にレジスト層を堆積させることと、
    前記レジスト層をパターン形成し選択的に現像して、対応する画像センサの上にレジスト材料のディスクリートブロックを形成し、前記ディスクリートブロックは、前記暗電流セルが前記ディスクリートブロックに覆われないように個々の前記暗電流セルの対応する内側エッジに位置合わせした側壁を持つことと、
    前記ワークピース上であって前記暗電流セルの上に不透明材を堆積させ、前記画像センサに向かう光から前記暗電流セルを遮蔽することと、
    前記ワークピースから前記レジスト材料のディスクリートブロックを除去することと、を含むことを特徴とする方法。
  37. 超小型電子撮像装置ワークピースであって、
    基板と、
    前記基板内および・または上に複数の撮像ダイと、
    画像センサの上にカバー層材料の複数のディスクリート部位と、
    を備え、ここで、
    個々の前記撮像ダイは集積回路と、前記集積回路に電気的に連結された外部コンタクトと、前記集積回路に動作可能に連結された前記画像センサとを含み、
    前記画像センサは、前記画像センサの外周部分に暗電流ピクセルを含み、
    個々の前記ディスクリート部位は、個々の前記暗電流ピクセルが前記カバー層材料のディスクリート部位に覆われないように個々の前記暗電流ピクセルの内側エッジに位置合わせした側壁を持つ、
    ことを特徴とする撮像装置ワークピース。
  38. さらに、
    前記基板上で前記カバー層材料のディスクリート部位の間の隙間であって前記ダークピクセルの上に不透明層を備える、
    ことを特徴とする請求項３７に記載の撮像装置ワークピース。
  39. 前記不透明材はエポキシ材を含む、
    ことを特徴とする請求項３７に記載の撮像装置ワークピース。
  40. 前記カバー層材料のディスクリート部位は、前記画像センサの上でのカバー層材料のブ
    ロックを含む、
    ことを特徴とする請求項３７に記載の撮像装置ワークピース。
  41. 個々の前記外部コンタクトは、個々の前記ダイの少なくとも一部を貫通する導電性インターコネクトと接触する、前記基板の表面における端子を含む、
    ことを特徴とする請求項３７に記載の撮像ワークピース。
  42. 前記カバー層材料はレジスト層である、
    ことを特徴とする請求項３７に記載の撮像ワークピース。
  43. 前記個々の画像センサは、
    （ａ）所望のパターンでのアクティブピクセルのアレイと、
    （ｂ）前記画像センサの前記外周部分周辺の複数の暗電流ピクセルと、
    を備え、
    前記暗電流ピクセルの前記内側エッジは少なくとも一つのアクティブピクセルに隣接する、
    ことを特徴とする請求項３７に記載の撮像装置ワークピース。
  44. 前記個々の画像センサは、
    （ａ）所望のパターンでのアクティブピクセルのアレイと、
    （ｂ）前記画像センサの前記外周部分周辺の複数の暗電流ピクセルと、
    を備え、
    前記撮像装置ワークピースは、さらに、
    個々の画像センサの上でＣＦＡと、
    個々の前記画像センサ上で前記ＣＦＡの上に微小レンズと、
    前記画像センサの前記微小レンズ上で酸化物コーティングと、
    を備えることを特徴とする請求項３７に記載の撮像装置ワークピース。
  45. 超小型電子撮像装置ワークピースであって、
    基板と、
    前記基板内および・または上の複数の撮像ダイと、
    対応する画像センサの上で光活性材の複数のディスクリートブロックと、
    前記基板上で前記光活性材のディスクリートブロック間であって前記暗電流ピクセルの上で不透明層と、
    を備え、ここで、
    個々の前記撮像ダイは集積回路と、前記集積回路に電気的に連結された外部コンタクトと、前記集積回路に動作可能に連結された画像センサとを含み、
    前記画像センサはアクティブピクセルのアレイと、少なくとも一つのアクティブピクセルに隣接する、前記画像センサの外周部分における一つの暗電流ピクセルとを含み、
    個々の前記ディスクリートブロックは、個々の前記暗電流ピクセルの内側エッジに位置合わせした側壁を持ち、個々の前記暗電流セルが前記光活性材のディスクリートブロックに覆われず、また前記隣接したアクティブピクセルが前記ディスクリートブロックに完全に覆われるようになる、
    ことを特徴とする超小型電子撮像装置ワークピース。
  46. 前記不透明材はエポキシ材を含む、
    ことを特徴とする請求項４５に記載の撮像装置ワークピース。
  47. 個々の前記外部コンタクトは、個々の前記ダイの少なくとも一部を貫通する導電性インターコネクトと接触する、前記基板の表面における端子を含む、
    ことを特徴とする請求項４５に記載の撮像装置ワークピース。
  48. 前記光活性層はレジスト層を含む、
    ことを特徴とする請求項４５に記載の撮像装置ワークピース。
  49. 個々の前記画像センサは、
    （ａ）所望のパターンでのアクティブピクセルのアレイと、
    （ｂ）前記画像センサの前記外周部分周辺での複数の暗電流ピクセルと、
    を備え、
    前記撮像装置ワークピースは、さらに、
    個々の画像センサの上でＣＦＡと、
    個々の前記画像センサ上で前記ＣＦＡの上に微小レンズと、
    前記画像センサの前記微小レンズ上の酸化物コーティングと、
    を備えることを特徴とする請求項４５に記載の撮像装置ワークピース。
  50. 超小型電子撮像装置ワークピースであって、
    基板と、
    前記基板内および・または上に形成されたピクセルアレイと、
    前記ピクセルアレイの上に光活性層と、
    前記光活性層の側壁に密着した、前記ダークピクセルの上に不透明材と、
    を備え、
    前記ピクセルアレイは、前記アレイの外周部分におけるダークピクセルと、前記ダークピクセルの内側エッジに隣接した少なくとも一つのアクティブピクセルとを含み、
    前記光活性層は、前記ダークピクセルが前記光活性層で覆われず、また前記隣接したアクティブピクセルが前記光活性層に完全に覆われるように前記暗電流ピクセルの内側エッジに位置合わせした前記側壁を含む、
    ことを特徴とする撮像装置ワークピース。
  51. 複数の超小型電子撮像ダイを備える超小型電子ワークピースを製造する方法であって、個々の前記ダイは集積回路と、前記集積回路に電気的に連結された端子と、前記集積回路に動作可能に連結された画像センサとを含み、
    前記方法は、
    前記ワークピースにおいて前記端子に位置合わせしてブラインドホールを形成し、前記ブラインドホールは前記ワークピースの第一の外側面から前記ワークピースの途中の深さまで延在することと、
    前記ワークピースに導通孔を形成し、前記導通孔は前記ブラインドホールと流体連絡することと、
    前記ブラインドホールの少なくとも一部において導電性インターコネクトを構成することであって、
    前記ブラインドホールの少なくとも一部に誘電体ライナーを適用することと、
    前記ワークピース上および前記誘電体ライナーの少なくとも一部の上で前記ブラインドホール内へバリア層を堆積させ、前記バリア層は約１５０オングストロームの厚さを持つことと、
    前記ワークピース上および前記バリア層の少なくとも一部分の上の前記ブラインドホール内にシード層を堆積させ、前記シード層は約２０００オングストロームの厚さを持つことと、
    前記ワークピースの上にレジスト層を適用して、前記端子の上に開口を形成することと、
    前記ブラインドホール内および前記シード層の少なくとも一部の上に第一の導電性層を適用し、前記第一の導電層は約１ミクロンの厚さを持つことと、
    前記第一の導電層の少なくとも一部の上に第二の導電性層を適用し、前記第二の導電層は約３から５ミクロンの厚さを持つことと、
    前記ブラインドホールを導電性充填材で充填して前記インターコネクトを形成することと、
    前記ブラインドホールを前記導電性充填材で充填した後に、前記ブラインドホールの外で前記ワークピースの少なくとも一部から前記レジスト層、前記シード層、および前記バリア層を除去することと
    を含む
    ことと
    を含む
    ことを特徴とする方法。
  52. 前記導通孔を形成することが、
    レーザーカッティング、エッチング、機械的穴あけ、および・または、ダイシングもしくはレーザースロットの使用による、前記ワークピースの第二の外側面から前記ブラインドホールへの一つ以上の孔を形成すること
    を含む
    ことを特徴とする請求項５１に記載の方法。
  53. 前記バリア層を堆積させることが、
    Ｔａおよび・またはＷを含むバリア層を堆積させること
    を含む
    ことを特徴とする請求項５１に記載の方法。
  54. 前記シード層を堆積させることが、
    Ｃｕを含むシード層を堆積させること
    を含む
    ことを特徴とする請求項５１に記載の方法。
  55. 前記ブラインドホールの少なくとも一部内、および前記シード層の少なくとも一部の上へと前記第一の導電性層を堆積させることが、
    Ｃｕを含む第一の導電性層を堆積させること
    を含む
    ことを特徴とする請求項５１に記載の方法。
  56. 前記ブラインドホール内、および前記シード層の少なくとも一部の上へと前記第一の導電性層を堆積させることが、
    無電解めっきまたは電解めっきプロセスを使い、第一の導電性層を堆積させること
    を含む
    ことを特徴とする請求項５５に記載の方法。
  57. 前記第一の導電性層の少なくとも一部の上へと前記第二の導電性層を堆積させることが、
    無電解めっきまたは電解めっきプロセスを使い、第二の導電性層を堆積させること
    を含む
    ことを特徴とする請求項５１に記載の方法。
  58. さらに、
    前記レジスト層を適用する前に、前記シード層を改良すること、
    を含むことを特徴とする請求項５１に記載の方法。
  59. 前記ワークピースに導通孔を形成することが、
    前記第一の導電性層の少なくとも一部の上に前記第二の導電性層を適用した後に、前記導通孔を形成すること
    を含む
    ことを特徴とする請求項５１に記載の方法。
  60. さらに、
    前記導通孔を形成する前に、前記ブラインドホール内に仮保護充填材および・またはコーティングを堆積させることと、
    前記導通孔を形成した後に、前記保護充填材および・またはコーティングを除去することと、
    を含むことを特徴とする請求項５１に記載の方法。
  61. 前記導電性充填材での前記ブラインドホールを充填することが、
    Ｃｕ、Ｎｉ、Ｃｏ、Ａｇ、Ａｕ、ＳｎＡｇＣｕはんだ、ＡｕＳｎはんだ、他の組成成分を持つはんだ、あるいは、他の適切な材料または所望の導電性を持つ材料の合金を含む導電性充填材で、前記ブラインドホールを充填すること
    を含む
    ことを特徴とする請求項５１に記載の方法。
JP2008529273A 2005-09-01 2006-08-31 超小型電子撮像ユニット、およびウェーハレベルでの超小型電子撮像ユニット製造方法 Withdrawn JP2009507376A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/217,877 US7452743B2 (en) 2005-09-01 2005-09-01 Microelectronic imaging units and methods of manufacturing microelectronic imaging units at the wafer level
PCT/US2006/034011 WO2007027880A2 (en) 2005-09-01 2006-08-31 Microelectronic imaging units and methods of manufacturing microelectronic imaging units at the wafer level

Publications (1)

Publication Number Publication Date
JP2009507376A true JP2009507376A (ja) 2009-02-19

Family

ID=37582754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008529273A Withdrawn JP2009507376A (ja) 2005-09-01 2006-08-31 超小型電子撮像ユニット、およびウェーハレベルでの超小型電子撮像ユニット製造方法

Country Status (7)

Country Link
US (1) US7452743B2 (ja)
EP (1) EP1932179A2 (ja)
JP (1) JP2009507376A (ja)
KR (1) KR20080045259A (ja)
CN (1) CN101292352A (ja)
TW (1) TW200721471A (ja)
WO (1) WO2007027880A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157945A (ja) * 2015-02-24 2016-09-01 オプティツ インコーポレイテッド 応力解放式画像センサパッケージ構造及び方法
JP2017028259A (ja) * 2015-07-24 2017-02-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子、製造方法、基板分割方法

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764940B1 (en) 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
US8298933B2 (en) 2003-04-11 2012-10-30 Novellus Systems, Inc. Conformal films on semiconductor substrates
US7842605B1 (en) 2003-04-11 2010-11-30 Novellus Systems, Inc. Atomic layer profiling of diffusion barrier and metal seed layers
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7189954B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7425499B2 (en) * 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7727881B1 (en) 2004-11-03 2010-06-01 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7727880B1 (en) 2004-11-03 2010-06-01 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US7510634B1 (en) 2006-11-10 2009-03-31 Novellus Systems, Inc. Apparatus and methods for deposition and/or etch selectivity
KR100823841B1 (ko) * 2006-12-21 2008-04-21 동부일렉트로닉스 주식회사 이미지 센서의 제조 방법
US7682966B1 (en) 2007-02-01 2010-03-23 Novellus Systems, Inc. Multistep method of depositing metal seed layers
US7767544B2 (en) * 2007-04-12 2010-08-03 Micron Technology Inc. Semiconductor fabrication method and system
US7528420B2 (en) * 2007-05-23 2009-05-05 Visera Technologies Company Limited Image sensing devices and methods for fabricating the same
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
JP4939313B2 (ja) * 2007-06-12 2012-05-23 シャープ株式会社 半導体装置の製造方法
TW200917391A (en) * 2007-06-20 2009-04-16 Vertical Circuits Inc Three-dimensional circuitry formed on integrated circuit device using two-dimensional fabrication
SG149710A1 (en) 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
JP4693827B2 (ja) * 2007-09-20 2011-06-01 株式会社東芝 半導体装置とその製造方法
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7924330B2 (en) * 2007-12-20 2011-04-12 Aptina Imaging Corporation Methods and apparatuses for double sided dark reference pixel row-wise dark level non-uniformity compensation in image signals
US8084854B2 (en) 2007-12-28 2011-12-27 Micron Technology, Inc. Pass-through 3D interconnect for microelectronic dies and associated systems and methods
US20090206431A1 (en) * 2008-02-20 2009-08-20 Micron Technology, Inc. Imager wafer level module and method of fabrication and use
JP5763924B2 (ja) 2008-03-12 2015-08-12 インヴェンサス・コーポレーション ダイアセンブリを電気的に相互接続して取り付けられたサポート
US7880244B2 (en) * 2008-04-15 2011-02-01 Analog Devices, Inc. Wafer level CSP sensor
US8253230B2 (en) 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
KR20110051191A (ko) * 2008-08-29 2011-05-17 버티칼 서킷, 인크. 이미지 센서
US8268722B2 (en) * 2009-06-03 2012-09-18 Novellus Systems, Inc. Interfacial capping layers for interconnects
JP5963671B2 (ja) 2009-06-26 2016-08-03 インヴェンサス・コーポレーション ジグザクの構成でスタックされたダイに関する電気的相互接続
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US20110294237A1 (en) * 2010-05-27 2011-12-01 MOS Art Pack Corporation Packaging method of semiconductor device
US9066072B2 (en) * 2010-07-20 2015-06-23 Semiconductor Components Industries, Llc Systems and methods for calibrating image sensors
US8349710B2 (en) 2010-10-25 2013-01-08 Stmicroelectronics Asia Pacific Pte. Ltd. Shielding techniques for an integrated circuit
WO2012167141A2 (en) 2011-06-03 2012-12-06 Novellus Systems, Inc. Metal and silicon containing capping layers for interconnects
JP5963448B2 (ja) * 2012-01-13 2016-08-03 キヤノン株式会社 撮像装置
WO2014107848A1 (en) 2013-01-09 2014-07-17 Sandisk Semiconductor (Shanghai) Co., Ltd. Semiconductor device including independent film layer for embedding and/or spacing semiconductor die
US9269700B2 (en) 2014-03-31 2016-02-23 Micron Technology, Inc. Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods
DE102015100686A1 (de) * 2015-01-19 2016-07-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
EP3144032A1 (en) * 2015-09-15 2017-03-22 Pixium Vision SA Photosensitive pixel structure with front side coating
US9633896B1 (en) 2015-10-09 2017-04-25 Lam Research Corporation Methods for formation of low-k aluminum-containing etch stop films
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US10199333B2 (en) * 2017-07-05 2019-02-05 Omnivision Technologies, Inc. Delamination-resistant semiconductor device and associated method
CN107611152B (zh) * 2017-09-05 2020-02-04 中芯长电半导体（江阴）有限公司 背照式cmos传感器的封装方法
US11257679B2 (en) * 2018-11-26 2022-02-22 Stmicroelectronics Pte Ltd Method for removing a sacrificial layer on semiconductor wafers
FR3094140B1 (fr) 2019-03-22 2022-04-08 Isorg Capteur d'images comprenant un filtre angulaire
FR3104745B1 (fr) * 2019-12-11 2023-04-28 Isorg Filtre optique adapté pour corriger le bruit électronique d'un capteur

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3031756B2 (ja) 1990-08-02 2000-04-10 キヤノン株式会社 光電変換装置
JP3180748B2 (ja) 1997-12-11 2001-06-25 日本電気株式会社 固体撮像装置
US6197181B1 (en) * 1998-03-20 2001-03-06 Semitool, Inc. Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece
US6531333B2 (en) 2000-04-05 2003-03-11 Hong-Ming Lin Chip photoelectric sensor assembly and method for making same
JP4053257B2 (ja) 2001-06-14 2008-02-27 新光電気工業株式会社 半導体装置の製造方法
TW513809B (en) * 2002-02-07 2002-12-11 United Microelectronics Corp Method of fabricating an image sensor
JP3800335B2 (ja) 2003-04-16 2006-07-26 セイコーエプソン株式会社 光デバイス、光モジュール、半導体装置及び電子機器
JP3646720B2 (ja) 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US7583862B2 (en) 2003-11-26 2009-09-01 Aptina Imaging Corporation Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7253397B2 (en) 2004-02-23 2007-08-07 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7148715B2 (en) 2004-06-02 2006-12-12 Micron Technology, Inc. Systems and methods for testing microelectronic imagers and microfeature devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157945A (ja) * 2015-02-24 2016-09-01 オプティツ インコーポレイテッド 応力解放式画像センサパッケージ構造及び方法
JP2017028259A (ja) * 2015-07-24 2017-02-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子、製造方法、基板分割方法
US11587970B2 (en) 2015-07-24 2023-02-21 Sony Semiconductor Solutions Corporation Imaging device, manufacturing method, and substrate dividing method

Also Published As

Publication number Publication date
EP1932179A2 (en) 2008-06-18
KR20080045259A (ko) 2008-05-22
US20070045632A1 (en) 2007-03-01
TW200721471A (en) 2007-06-01
CN101292352A (zh) 2008-10-22
WO2007027880A2 (en) 2007-03-08
US7452743B2 (en) 2008-11-18
WO2007027880A3 (en) 2008-01-17

Similar Documents

Publication Publication Date Title
JP2009507376A (ja) 超小型電子撮像ユニット、およびウェーハレベルでの超小型電子撮像ユニット製造方法
US11075146B2 (en) Microfeature workpieces having alloyed conductive structures, and associated methods
US8895344B2 (en) Method of making a low stress cavity package for back side illuminated image sensor
KR101351145B1 (ko) 컬러 필터 어레이 정렬 마크 형성 방법, 이미지 센서 및 디지털 이미징 디바이스
TWI430423B (zh) A semiconductor device, a camera module, and a semiconductor device
KR101032182B1 (ko) 반도체 패키지 및 카메라 모듈
US8048708B2 (en) Method and apparatus providing an imager module with a permanent carrier
US7919348B2 (en) Methods for protecting imaging elements of photoimagers during back side processing
US20120194719A1 (en) Image sensor units with stacked image sensors and image processors
TW201635507A (zh) 形成影像感測器積體電路封裝之方法
CN109037251B (zh) 固态成像装置及其制造方法
JP2006024891A (ja) 半導体装置及びその製造方法
EP2674976A1 (en) CMOS sensor with backside illumination electronic global shutter control
JP2005347707A (ja) 固体撮像素子及びその製造方法
JP2008147332A (ja) 固体撮像装置、その製造方法および撮像装置
JP5224685B2 (ja) 光電変換装置、その製造方法、撮像モジュール及び撮像システム
KR100855405B1 (ko) 이미지 센서의 제조 방법
TWI549277B (zh) 背照式彩色影像感測器及其製造方法
US7883923B2 (en) Method for manufacturing image sensor
CN110246857A (zh) 图像传感器及其形成方法
CN117832233A (zh) 图像传感器及其形成方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100122

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100122