JP2009302857A - アクテイブバンドパスフィルタ及び磁気記憶装置 - Google Patents
アクテイブバンドパスフィルタ及び磁気記憶装置 Download PDFInfo
- Publication number
- JP2009302857A JP2009302857A JP2008154484A JP2008154484A JP2009302857A JP 2009302857 A JP2009302857 A JP 2009302857A JP 2008154484 A JP2008154484 A JP 2008154484A JP 2008154484 A JP2008154484 A JP 2008154484A JP 2009302857 A JP2009302857 A JP 2009302857A
- Authority
- JP
- Japan
- Prior art keywords
- block
- signal
- bandpass
- band
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 46
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 46
- 230000000903 blocking effect Effects 0.000 claims abstract description 5
- 230000010354 integration Effects 0.000 claims description 48
- 238000012546 transfer Methods 0.000 description 34
- 238000001514 detection method Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 22
- 230000010355 oscillation Effects 0.000 description 17
- 230000008878 coupling Effects 0.000 description 13
- 238000010168 coupling process Methods 0.000 description 13
- 238000005859 coupling reaction Methods 0.000 description 13
- 230000005347 demagnetization Effects 0.000 description 9
- 230000007246 mechanism Effects 0.000 description 9
- 230000009471 action Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000000284 extract Substances 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000003379 elimination reaction Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000005339 levitation Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000010356 wave oscillation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1217—Frequency selective two-port networks using amplifiers with feedback using a plurality of operational amplifiers
- H03H11/1252—Two integrator-loop-filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1291—Current or voltage controlled filters
Landscapes
- Networks Using Active Elements (AREA)
Abstract
【課題】中心周波数と独立に、帯域幅を調整するアクテイブバンドパスフィルタに関し、帯域幅の調整が容易で、且つ回路構成を簡単化する。
【解決手段】帯域通過ブロック(1)と、帯域通過ブロック(1)と等しい分母多項式を持つ2次の帯域阻止ブロック(2)と、帯域阻止ブロック(2)の出力を増幅する増幅ブロック(3)との直列接続回路で、負帰還回路を構成する。増幅ブロック(3)の増幅度により、帯域幅を、周波数と独立に制御でき、調整が容易で、且つ回路構成も簡単化できる。
【選択図】図1
【解決手段】帯域通過ブロック(1)と、帯域通過ブロック(1)と等しい分母多項式を持つ2次の帯域阻止ブロック(2)と、帯域阻止ブロック(2)の出力を増幅する増幅ブロック(3)との直列接続回路で、負帰還回路を構成する。増幅ブロック(3)の増幅度により、帯域幅を、周波数と独立に制御でき、調整が容易で、且つ回路構成も簡単化できる。
【選択図】図1
Description
本発明は、信号から特定の周波数成分を抽出するアクテイブバンドパスフィルタ及び磁気記憶装置に関し、特に、中心周波数とは、独立に、通過帯域幅のみを電子的に調整しえるアクテイブバンドパスフィルタ及び磁気記憶装置に関する。
帯域通過型回路(Band−Pass Filter)は、信号からある特定の周波数成分を抽出する用途に用いられる。例えば、雑音に埋もれた信号の中から必要とする信号を検出する場合(宇宙電波観測や心電図測定など)や、通信システムや制御システムや磁気記録装置における変調信号の復調等に利用される。
これら各種の用途に用いられるバンドパスフィルタが、あるシステムに適用される場合、システムの状態に応じて、パラメータが、任意かつ簡単に調整できることが望ましい。バンドパスフィルタにおける主要なパラメータは、中心周波数および通過帯域幅である。
中心周波数を電子的に調整する手段は、一般的に能動フィルタの分野で提供されている。このバンドパスフィルタにおいて、中心周波数と、通過帯域幅とを独立に調整することが要求されている。
従来、この方法として、2つのGmアンプをループ状に形成したバンドパスフィルタにおいて、第1のGmアンプと第2のGmアンプの制御電流の積と比の制御(GmアンプのGm値)により、中心周波数を設定した状態で、帯域幅のみを調整する第1の方法が、提案されている(例えば、特許文献1参照)。
又、第2の従来の方法として、2つのGmアンプをループ状に形成したバンドパスフィルタにおいて、ゲインコントロールアンプGCAを挿入して、利得の制御で、Q値と中心周波数f0を独立に調整する方法が、提案されている(例えば、特許文献2参照)。
第2の従来方法を、図12で説明する。第1のGmアンプ11と第2のGmアンプ13とをループ状に接続して、バンドパスフィルタを構成し、且つ第1のコンデンサ16の片側に接続される第1のゲインコントロールアンプ15と、第2のgmアンプ13の反転入力端(反転回路18の出力)に接続される第2のゲインコントロールアンプ23との二つの増幅回路を設ける。
そして、第1の制御部24で各アンプ11,13の変換量をr11、r13を可変とし、第2の制御部25の制御信号で、各ゲインコントロールアンプ15,23の利得Kを制御する。ここで、第1のコンデンサ16,20の各容量を、C16,C20とすると、前記特許文献2では、中心周波数f0は、下記式(1)で表される。
(数1)
f0=1/2π・√(C16・C20・r11・r13)・・・・・(1)
又、Q値は、下記式(2)で表される。
f0=1/2π・√(C16・C20・r11・r13)・・・・・(1)
又、Q値は、下記式(2)で表される。
(数2)
Q=(1/K)・√(C16・r11/C20・r13)・・・・・(2)
即ち、Gmアンプ11,13のr11,r13を制御することで、式(1)、(2)のように、f0、Q値を制御し、ゲインコントロールアンプ15,23の各利得Kを制御することで、式(2)からQ値を変化できる。従って、Gmアンプ11,13のr11,r13と、ゲインコントロールアンプ15,23の各利得Kを制御することで、f0とQ値を独立に制御する。
特開2005−184652号公報(図1、式17、式23,式24)
特開平8−237076号公報(図1、式4〜式6)
Q=(1/K)・√(C16・r11/C20・r13)・・・・・(2)
即ち、Gmアンプ11,13のr11,r13を制御することで、式(1)、(2)のように、f0、Q値を制御し、ゲインコントロールアンプ15,23の各利得Kを制御することで、式(2)からQ値を変化できる。従って、Gmアンプ11,13のr11,r13と、ゲインコントロールアンプ15,23の各利得Kを制御することで、f0とQ値を独立に制御する。
第1の従来技術では、第1および第2のGmアンプのgm値は、各々2つの電源電流I1およびI2の関数であり、I1とI2との積を、I0の二乗(=一定)に保つという条件が、中心周波数ωを一定に保つことになる。そして、I1とI2との差電流Ixが、Q値を可変するパラメータとなり、Q値は、Ixに対し、双一次の関数となり、非直線的となる。
即ち、Q値を、周波数ωと独立に可変することは可能ではあるが、その調整には、上記制約がある。Qの調整式において、Ixが、分母と分子の双方に関与するため、調整は、複雑である。特に大きなQ値を得る場合(差電流Ixを大きくする場合)には、分子に対し分母が小さくなる方向のため、調整感度が敏感になる。
また、Q値を調整するために、Gmアンプ駆動電流の安定供給を犠牲にしている。つまり、大きなQを必要とする場合、すなわち、差電流Ixを大きくする場合には、2つのGmアンプの動作電流が、よりアンバランスとなるため、回路動作に支障を来たすことも考えられる。
一方、第2の従来技術では、1つのパラメータKを可変するために、2つのゲインコントロールアンプを必要としているため、回路規模が増えるという問題がある。即ち、ゲインコントロールアンプは、前記公報では、機能ブロックの形でしか開示されていないが、ゲインは、基本的に二つのgmの比で与えられるため、1個のゲインコントロールアンプは、2個のGmアンプに相当すると考えられる。例えば、図12の回路を、Gmアンプのみの構成に置き換えると、最低でも6個のGmアンプを要することになる。
又、前記公報では、片端(シングルエンド)動作に限定した回路構成となっているため、大振幅の信号を扱う場合には問題無いが、振幅の小さな信号を処理する場合や平衡伝送路に適用する場合には不利である。例えば、差動信号を扱う場合には、図12相当の回路を二つ用意する必要があり、回路規模は、Gmアンプ12個分となる。
また、式(2)から明らかなように、Q値は、Kの逆数に比例する形となっているため、直線的なKの変化に対し、Q値の変化は非直線的となり、調整のし易さの点で問題がある。
更に、何らかの原因によりゲインコントロールアンプが故障し、信号が断線した場合(すなわち、K=0となった場合)、式2からも、理解できるように、Q値が無限大となり、回路が不安定な状態となり、場合によっては、発振を誘発する恐れもある。特に、2つあるゲインコントロールアンプの内の、第1のゲインコントロールアンプ15が断線した場合には、Q値が無限大の条件となる。又、第2のゲインコントロールアンプ23が断線した場合には、全体の伝達関数そのものが零となり、回路自体の機能が消滅する。
従って、本発明の目的は、中心周波数と独立に、通過帯域幅の調整を容易にすることができるアクテイブバンドパスフィルタ及び磁気記憶装置を提供することにある。
又、本発明の他の目的は、通過帯域幅の調整が容易で、且つ回路規模の大型化を防止するためのアクテイブバンドパスフィルタ及び磁気記憶装置を提供することにある。
更に、本発明の他の目的は、通過帯域幅の調整が容易で、且つ障害に対し、安定な動作を実現するためのアクテイブバンドパスフィルタヘッド及び磁気記憶装置を提供することにある。
この目的の達成のため、本発明のアクテイブバンドパスフィルタは、帯域通過ブロックと、前記帯域通過ブロックの入力から分岐した信号の所定帯域を阻止する帯域阻止ブロックと、前記帯域阻止ブロックの出力を増幅する増幅ブロックと、前記帯域通過ブロックの入力と前記増幅ブロックの出力の反転信号とを加算し、前記帯域通過ブロックに帰還する信号結合ブロックとを有し、前記信号増幅ブロックの増幅度の設定により、通過帯域幅を調整する。
又、本発明の磁気記憶装置は、記録媒体から信号を読取る読み取り素子と、前記読み取り素子の読み取り信号を、中心周波数を中心に所定の帯域で通過する周波数フィルタとを有し、前記周波数フィルタは、帯域通過ブロックと、前記帯域通過ブロックの入力から分岐した信号の所定帯域を阻止する帯域阻止ブロックと、前記帯域阻止ブロックの出力を増幅する増幅ブロックと、前記帯域通過ブロックの入力と前記増幅ブロックの出力の反転信号とを加算し、前記帯域通過ブロックに帰還する信号結合ブロックとを有し、前記信号増幅ブロックの増幅度の設定により、通過帯域幅を調整する。
更に、本発明では、好ましくは、前記帯域阻止ブロックは、前記帯域通過ブロックの入力と反転した前記帯域通過ブロックの出力とを加算するための第2の信号結合手段を有する。
更に、本発明では、好ましくは、前記帯域通過ブロックは、第1の積分ブロックと、前記第1の積分ブロックの出力を入力とする第2の積分ブロックと、前記帯域通過ブロックへの入力とその反転出力とを加算し、且つ前記加算結果と前記第2の積分ブロックの反転出力とを加算し、前記第1の積分ブロックに入力を与える第3の信号結合ブロックとを有する。
更に、本発明では、好ましくは、前記第3の信号結合ブロックは、前記帯域通過ブロックへの入力とその反転出力とを加算する第4の信号結合ブロックと、前記第4の信号結合ブロックの出力と前記第2の積分ブロックの反転出力とを加算し、前記第1の積分ブロックに入力を与える第5の信号結合ブロックとを有する。
更に、本発明では、好ましくは、前記増幅ブロックは、前記第4の信号結合ブロックを出力を入力とする。
更に、本発明では、好ましくは、前記第1の信号結合ブロックと前記増幅ブロックとのループによる第1の局部負帰還回路と、前記第1の局部負帰還回路に縦続接続され、第1の積分ブロックと、前記第1の積分ブロックの出力を入力とする第2の積分ブロックと、前記帯域通過ブロックへの入力とその反転出力とを加算する第4の信号結合ブロックとを有する第2の局部負帰還回路と、前記第1の積分手段の反転出力と入力とを結合する第6の信号結合手段とを有する。
更に、本発明では、好ましくは、前記第1、第2の積分ブロックは、伝達コンダクタンス素子と、静電容量素子とで構成され、伝達コンダクタンス又は静電容量に応じて、中心周波数を調整される。
更に、本発明では、好ましくは、前記帯域通過ブロックが、2次の伝達関数のフィルタで構成され、前記帯域阻止ブロックは、前記帯域通過ブロックの伝達関数の分母多項式と等しい分母を持つ2次のフィルタで構成された。
更に、本発明では、好ましくは、前記第1の積分ブロックと前記第2の積分ブロックとの負帰還ループにより、2次の伝達関数の帯域通過フィルタを構成する。
帯域通過ブロックに対し、帯域通過ブロックと等しい分母多項式を持つ2次の帯域阻止ブロックと、帯域阻止ブロックの出力を増幅する増幅ブロックとの直列接続回路で、負帰還回路を構成したため、増幅ブロックの増幅度により、帯域幅を、周波数と独立に制御でき、調整が容易で、且つ回路構成も簡単化できる。
以下、本発明の実施の形態を、アクテイブバンドパスフィルタの構成、他のアクテイブバンドパスフィルタの構成、アクテイブバンドパスフィルタを使用した磁気記憶装置の浮上量制御、他の実施の形態の順で説明するが、本発明は、この実施の形態に限られない。
(アクテイブバンドパスフィルタの構成)
図1は、本発明のアクテイブバンドパスフィルタの第1の実施の形態の伝達関数ブロック図である。
図1は、本発明のアクテイブバンドパスフィルタの第1の実施の形態の伝達関数ブロック図である。
先ず、本発明のよる通過帯域幅を独立に設定する方法を説明する。バンドパスフィルタのQ値(選択度)が固定である場合、何らかの原因により、中心周波数が変わると、通過帯域幅も比例して変わることになる。中心周波数とは無関係に、通過帯域幅をある任意の値に調整する場合には、Q値が電子的に可変できることが必要である。共振角周波数(中心周波数)ω0とは無関係に、Q値のみ独立して任意に可変できるようなバンドパスフィルタの構成を考える。
通過帯域幅と、中心周波数と、Q値との関係を検討すると、通過帯域幅を変えないで、中心周波数を高くするには、Q値を、中心周波数に比例して高くすることに等しく、逆に、中心周波数を変えないで、通過帯域幅を変えるには、通過帯域幅に比例して、Q値を変化することに等しい(これを、Q増倍という)。一般的な2次のバンドパスフィルタにおいて、Q値の増倍係数をαと置いた場合のバンドパスフィルタの伝達関数TBPF(S)を次式(3)のように表す。
式(3)は、式(4)の部分積の形に、書き直すことができる。
即ち、Q増倍関数FQ(S)は、下記式(5)で与えられる。
本実施の形態のQ増倍型バンドパスフィルタは、式(8)の帰還要素βに示すように、目標である帯域通過型特性の逆特性である帯域阻止型特性を、入力に負帰還することによって、帯域通過特性をより強調している。そして、KQをアンプのゲインと考えれば、このゲインを調整することによって、Q値を可変することが出来る。
図1は、上記思想による通過帯域幅可変型のバンドパスフィルタの伝達関数ブロック図である。図1に示すように、2次の帯域通過ブロック(バンドパスフィルタ)1と、帯域通過ブロック1と等しい分母多項式を持つ2次の帯域阻止ブロック(Band−Elimination Filter)2と、帯域阻止ブロック2の出力を増幅する増幅ブロック3と、2次の帯域通過ブロック1の入力と、増幅ブロック3の出力を加算する加算ブロック4とで構成される。尚、増幅ブロック3の伝達関数ブロックの負号「−」は、信号の”反転”を表す。
このような構成によれば、増幅ブロック3のゲインKQを調整することによって、Q値を可変することが出来る。式(6)からも明らかなように、Q値の増倍係数αは、ゲインKに比例しているため、直線的なKの変化に対し、Q値の変化も直線的となる。このため、通過帯域幅の調整が容易である。
又、差動構成を採用できるため、回路規模を小さくできる。更に、式(6)から、(1+K)という形をとっているため、負帰還側(K)が断線した場合でも、初期値としてのQ0が残るため、最低限、バンドパスフィルタとしての機能は維持することができる。
(他のアクテイブバンドパスフィルタの構成)
図2は、本発明のアクテイブバンドパスフィルタの第2の実施の形態の伝達関数ブロック図である。図2において、図1で示したものと同一のものは、同一の記号で示してある。
図2は、本発明のアクテイブバンドパスフィルタの第2の実施の形態の伝達関数ブロック図である。図2において、図1で示したものと同一のものは、同一の記号で示してある。
図2に示すように、2次の帯域通過ブロック(Band-Pass Filter)1と、増幅ブロック3と、加算ブロック4と、反転ブロック5と、第2の加算ブロック6とを有する。図1の第1の実施の形態に比し、第2の実施の形態は、見かけ上、帯域阻止ブロック(Band-Elimination Filter)2が削除されている。
この理由は、帯域阻止ブロック(Band-Elimination Filter)の伝達関数は、全体「1」からバンドパスフィルタ1の伝達関数を差し引くことにより得られるためである。即ち、第2の加算ブロック6と、反転ブロック5を設け、第2の加算ブロック6によって、帯域通過ブロック1の入力から帯域通過ブロック1の出力を減算することによって、帯域阻止伝達関数(式(8))を得ている。
即ち、下記式(9)を演算して、式(8)の帯域阻止ブロックの伝達関数を得る。
図3は、本発明の第3の実施の形態の通過帯域幅可変型バンドパスフィルタの伝達関数ブロック図である。図3において、図2で示したものと同一のものは、同一の記号で示してある。
図3は、図2におけるバンドパスフィルタ1のブロック構成を、完全積分器30、完全積分器32、および第3の加算ブロック38、第4の加算ブロック39、反転ブロック34,36より成る負帰還回路で置き換えたものである。即ち、式(4)のTBPF0(S)を、分解したものである。このように、ブロックを完全積分器レベルにまで展開することにより、更に任意のトランジスタレベルの回路に置き換えることができる。
図4は、本発明の第4の実施の形態の通過帯域幅可変型バンドパスフィルタの伝達関数ブロック図である。図4において、図2、図3で示したものと同一のものは、同一の記号で示してある。
図4は、図3の構成とほぼ同じであるが、少し簡略化を施している。図3において、反転ブロック5と加算ブロック6からなるブロックと、反転ブロック36と加算ブロック38からなるブロックの出力に注目すると、加算ブロック6の出力A点と、加算ブロック38の出力B点とは,同じ伝達関数である。従って、図3における増幅ブロック3の入力(A点)は、B点から取り出しても変わらない。
これによって、図4では、図3の加算ブロック6、反転ブロック5を削除し、増幅ブロック3の入力を、加算ブロック38の出力B点に接続したものである。これにより、構成ブロックを削除でき、より回路規模を小さくできる。
図5は、本発明の第5の実施の形態の通過帯域幅可変型バンドパスフィルタの伝達関数ブロック図である。図5において、図2、図3、図4で示したものと同一のものは、同一の記号で示してある。
図5は、図3、図4と同様に、図2の帯域通過ブロック1を、二つの積分器30,32から成る負帰還回路に置き換えたものである。図5の構成は、図4の構成と基本的に同じであるが、図4における第1の加算ブロック4と第3の加算ブロック38との位置を入れ換えた。このように表すことによって、この実施の形態の通過帯域幅可変型バンドパスフィルタは、増幅ブロック3より成る第1の局部帰還ループと、完全積分器30,32より成る第2の局部帰還ループとの負帰還ループによる構成として表すことができる。
尚、図3から図5までの構成において、加算ブロックを、全て2入力1出力型を例にとって示したが、2つの2入力1出力型加算ブロックを、一つの3入力1出力型加算ブロックとして表しても良い。例えば、図3における加算ブロック4と加算ブロック38とは、図4および図5における加算ブロック4と加算ブロック38は、全て一つの3入力型加算ブロックに置き換えることができる。
図6は、図5のブロック構成における通過帯域幅可変型バンドパスフィルタの実施の形態の回路構成図であり、図6は、図5の積分器30,32をGm−C(伝達コンダクタンス−静電容量)素子30−1,32−1に、また可変増幅ブロック3や信号加算ブロック4,38,39を、Gm(伝達コンダクタンス)素子3−1,4−1,4−2、38−1,39−1で置き換えたものである。
このバンドパスフィルタの伝達関数は以下の式(10)で表される。
これにより、Q増倍係数KQは、以下の式(14)で表される。
また、Gm素子38−1のGm値GmHは、回路全体の利得調整用のパラメータとなる。このように、本実施の形態の回路では、Q,ω0、更には全体のレベル(平坦利得)の各パラメータの直交(独立)調整が可能である。
(磁気記憶装置)
図7は、本発明のアクテイブバンドパスフィルタを用いた磁気記憶装置の一実施の形態のブロック図、図8は、図7の磁気記憶装置の浮上量検出の説明図、図9は、図7の浮上量正常領域の検出動作の説明図、図10は、図7の浮上量異常領域検出動作の説明図、図11は、図7の発振回路及び検出回路のブロック図である。図7は、磁気記憶装置として、磁気ディスク装置を例に示す。
図7は、本発明のアクテイブバンドパスフィルタを用いた磁気記憶装置の一実施の形態のブロック図、図8は、図7の磁気記憶装置の浮上量検出の説明図、図9は、図7の浮上量正常領域の検出動作の説明図、図10は、図7の浮上量異常領域検出動作の説明図、図11は、図7の発振回路及び検出回路のブロック図である。図7は、磁気記憶装置として、磁気ディスク装置を例に示す。
図7は、スライダの浮上量を、スライダに設けたヒータの加熱量により制御する磁気デイスク装置を示す。図7において、スライダ102は、浮上量調整機構106と、読み取り素子104と、図示しない書込み素子とを有する。
浮上量調整機構106は、読み取り用素子104の近傍に設けられた加熱用のヒータと、このヒータに電流を供給する供給回路とを備える。この供給回路には、浮上量補正回路112および低周波重畳回路110を介して、浮上量制御回路114からの制御信号が入力される。
そして、供給回路は、この制御信号に応じた大きさの電流をヒータに供給し、そのヒータは、その供給された電流の大きさに応じた発熱量で発熱する。この発熱により、浮上量調整機構(スライダの一部)106に熱膨張が発生し、記録媒体(磁気デイスク)100に対する読み取り用素子104の浮上量を調整する。
一般に、読み取り用素子104が、記録媒体100から遠ざかると、再生信号の強度は減少し、逆に、読み取り用素子104が、記録媒体100に近付くと、再生信号の強度は増加する。このため、読み取り素子104の出力から、信号強度検出手段116が信号強度を検出し、デイスクコントローラ122からセットされた制御目標設定回路118の規準値とを比較回路120で比較し、比較結果を浮上量制御回路114が受ける浮上量制御ループを設けている。
浮上量制御回路114は、比較回路120の信号強度と基準値との比較結果から、信号強度が基準値よりも小さいと、ヒータに与える浮上量調整信号を大きくし、逆に、この基準値よりも再生信号の強度が高いと、浮上量調整信号を小さくする。基本的には、ヘッド浮上量が、情報の記録や再生に影響を与えない許容範囲内に維持される。
更に、読み取り用素子104の浮上量を、所定の低周波で変動させるように、浮上量の制御信号に、低周波発振回路130により生成した低周波信号を、低周波重畳回路110により重畳する。この重畳により、読み取り用素子104の浮上量は、ある基準浮上量を中心に緩やかに変動し、それに伴って、上記再生信号の信号強度が、緩やかに変動する。
そして、極性判別回路134が、浮上量の制御信号に重畳された元の低周波重畳信号と、低周波検出回路132により再生信号から抽出された低周波重畳信号との極性を互いに比較する。
この極性の正負に応じて、浮上量補正回路112が、浮上量が限界浮上量以上となるように制御信号を、適宜に補正する等の補正により、後述する減磁作用を回避した浮上量の制御を行うことができる。上述の低周波検出回路132および低周波発振回路130に、本発明の実施の形態のバンドパスフィルタを適用する。
図8により、減磁作用を説明する。通常は、浮上量調整信号を大きくし、浮上が下がるに従い、検出磁界強度は増していくが、ヘッドによっては、浮上がある限界点よりも下がると、逆に磁界強度が低下する現象が見られる。これは減磁作用によるもので、媒体の保磁力が低い場合、磁気ヘッドからの磁界が、媒体の信号磁界を打ち消す方向に働いてしまうことによる。
図8は、減磁作用がある場合の浮上量と、読み取り素子の検出磁界強度との関係を示す模式図であり、横軸に、浮上量調整信号を、縦軸に、読み取り用素子で検出される記録媒体からの磁界の強度をとる。なお、読み取り用素子で検出される磁界の強度は、そのまま再生信号の強度とみなすことができる。
図8に示すように、浮上量が、上記の浮上量限界点よりも大きく、減磁作用が発生していない場合と、浮上量が上記の浮上量限界点よりも小さく、減磁作用が発生している場合とでは、再生信号の強度の変化が逆になる。
このような減磁作用が起きると、通常の負帰還制御の場合、読み取り用素子104が記録媒体100に近付き過ぎているにも関わらず、浮上量制御機構106は、ヘッドを記録媒体100にさらに近付けてしまうことになる。
その結果、ヘッドが、記録媒体100に異常に近付き過ぎてしまう、もしくは媒体100に接触し、クラッシュしてしまう等といった不具合が発生するおそれが生じることとなる。このため、磁界強度を見て制御する場合、それが減磁作用の領域であるか否かを判別し、ヘッド浮上位置が、減磁作用領域であると判断された場合には、正常領域に補正する必要がある。
この判別の方法として、浮上制御機構106の制御信号に対し、低周波でディザリングし、検出した信号のディザリング成分と印加ディザリング成分との極性を比較する方法が考えられる。
ディザリング信号を発生する手段が、本実施の形態のバンドパスフィルタを用いた低周波発振回路130であり、重畳されたディザリング信号を読み取り信号から検出する手段が、本実施の形態のバンドパスフィルタによる低周波検出回路132である。
図9、図10により、この低周波信号の重畳と検出により、極性判別手段で判別される極性について説明する。
図9は、図8において、浮上量調整信号の大きさが、浮上量限界点に対応する信号レベルよりも低い減磁作用非発生場合における、図8の部分拡大図であり、図10は、図8において、浮上量調整信号の大きさが、浮上量限界点に対応する信号レベルよりも高い減磁作用発生場合における、図8の部分拡大図である。
上述したように、減磁作用非発生時では、浮上量調整信号が大きくなるにつれ、即ち浮上量が減少するにつれて、読み取り用素子104で検出される磁界の強度、即ち再生信号の強度は増加する。その結果、図9に示すように、浮上量調整信号に重畳される低周波重畳信号に対する低周波検出信号の極性は正極性となる。
一方、減磁作用発生時では、減磁作用非発生時とは逆に、浮上量が減少するにつれて、読み取り用素子104で検出される磁界の強度、即ち再生信号の強度は減少する。その結果、図10に示すように、浮上量調整信号に重畳される低周波重畳信号に対する低周波検出信号の極性は負極性となる。
このように、極性の正負によって、ヘッド位置が、正常領域か異常(減磁)領域かを判別できる。
図11は、本実施の形態のバンドパスフィルタを用いた低周波発振手段と低周波検出手段の一実施の形態のブロック図であり、低周波ディザリング信号の検出回路132として、バンドパスフィルタ140を用い、ディザリング発振回路130としては、同じくバンドパスフィルタ150をループ構成にしたものを用いる。
バンドパスフィルタ150は、共振周波数において利得が1倍、位相推移が0[deg]であるので、ループ構成にすることにより、共振周波数で発振する正弦波発振回路130となる。この発振によって生じた低周波信号は、図7における低周波重畳回路110および極性判別回路134に渡される。
発振回路130と検出回路132とが、同じ回路セルのバンドパスフィルタ回路150,140で構成されると、相対精度の良いディザリング発振回路と検出回路とのペアを得ることができる。
更に高い精度を得るために、発振回路130の出力を、検出回路132に入力し、発振回路出力と検出回路出力との位相比較を行い、位相差が零となるように検出回路を調整する。
この調整のため、本実施の形態では、このバンドパスフィルタ140の回路状態の調整が、ディスク・コントローラ122(図7参照)からの指示により、所定のタイミングで実行される。
この構成を説明する。低周波検出回路132は、ディスク・コントローラ122から切替信号を受けて、バンドパスフィルタ140への入力を、読取り素子104からの再生信号と発振回路130の低周波発振信号との間で切り替える切替回路140と、バンドパスフィルタ140に低周波発振信号が入力されたとき、その入力低周波信号と出力低周波検出信号との位相を比較して、両者間の位相のずれを検出する位相比較回路144と、その位相比較回路144が検出した位相のずれを打ち消すべく、バンドパスフィルタ140の回路状態を調整する調整回路142とを備える。
これらの回路の働きにより、低周波検出回路132のバンドパスフィルタ140は、情報の再生時には、再生信号から望ましい状態の低周波検出信号を抽出して出力することができる。
このような低周波の検出の調整に、前述のQ値や、中心周波数ω0を独立に調整することは、精度向上に、極めて有効であり、且つ読み取り素子毎に、特性が変化しても、容易に調整できる。又、減磁作用の発生の検知では、以上に説明したように低周波発振回路130が出力した低周波重畳信号に対する低周波検出信号の極性を、極性判別回路134で判別する。
(他の実施の形態)
前述の実施の形態では、磁気ディスクを搭載した磁気ディスク装置で説明したが、他の磁気記録装置にも適用できる。同様に、浮上量制御の例で説明したが、読み取り信号の再生系や、受信信号の復調系にも適用できる。
前述の実施の形態では、磁気ディスクを搭載した磁気ディスク装置で説明したが、他の磁気記録装置にも適用できる。同様に、浮上量制御の例で説明したが、読み取り信号の再生系や、受信信号の復調系にも適用できる。
尚、本発明は、以下に付記する発明を包含する。
(付記1)
帯域通過ブロックと、前記帯域通過ブロックの入力から分岐した信号の所定帯域を阻止する帯域阻止ブロックと、前記帯域阻止ブロックの出力を増幅する増幅ブロックと、前記帯域通過ブロックの入力と前記増幅ブロックの出力の反転信号とを加算し、前記帯域通過ブロックに帰還する信号結合ブロックとを有し、前記信号増幅ブロックの増幅度の設定により、通過帯域幅を調整することを特徴とするアクテイブバンドパスフィルタ。
帯域通過ブロックと、前記帯域通過ブロックの入力から分岐した信号の所定帯域を阻止する帯域阻止ブロックと、前記帯域阻止ブロックの出力を増幅する増幅ブロックと、前記帯域通過ブロックの入力と前記増幅ブロックの出力の反転信号とを加算し、前記帯域通過ブロックに帰還する信号結合ブロックとを有し、前記信号増幅ブロックの増幅度の設定により、通過帯域幅を調整することを特徴とするアクテイブバンドパスフィルタ。
(付記2)
前記帯域阻止ブロックは、前記帯域通過ブロックの入力と反転した前記帯域通過ブロックの出力とを加算するための第2の信号結合手段を有することを特徴とする付記1のアクテイブバンドパスフィルタ。
前記帯域阻止ブロックは、前記帯域通過ブロックの入力と反転した前記帯域通過ブロックの出力とを加算するための第2の信号結合手段を有することを特徴とする付記1のアクテイブバンドパスフィルタ。
(付記3)
前記帯域通過ブロックは、第1の積分ブロックと、前記第1の積分ブロックの出力を入力とする第2の積分ブロックと、前記帯域通過ブロックへの入力とその反転出力とを加算し、且つ前記加算結果と前記第2の積分ブロックの反転出力とを加算し、前記第1の積分ブロックに入力を与える第3の信号結合ブロックとを有することを特徴とする付記1のアクテイブバンドパスフィルタ。
前記帯域通過ブロックは、第1の積分ブロックと、前記第1の積分ブロックの出力を入力とする第2の積分ブロックと、前記帯域通過ブロックへの入力とその反転出力とを加算し、且つ前記加算結果と前記第2の積分ブロックの反転出力とを加算し、前記第1の積分ブロックに入力を与える第3の信号結合ブロックとを有することを特徴とする付記1のアクテイブバンドパスフィルタ。
(付記4)
前記第3の信号結合ブロックは、前記帯域通過ブロックへの入力とその反転出力とを加算する第4の信号結合ブロックと、前記第4の信号結合ブロックの出力と前記第2の積分ブロックの反転出力とを加算し、前記第1の積分ブロックに入力を与える第5の信号結合ブロックとを有することを特徴とする付記3のアクテイブバンドパスフィルタ。
前記第3の信号結合ブロックは、前記帯域通過ブロックへの入力とその反転出力とを加算する第4の信号結合ブロックと、前記第4の信号結合ブロックの出力と前記第2の積分ブロックの反転出力とを加算し、前記第1の積分ブロックに入力を与える第5の信号結合ブロックとを有することを特徴とする付記3のアクテイブバンドパスフィルタ。
(付記5)
前記増幅ブロックは、前記第4の信号結合ブロックを出力を入力とすることを特徴とする付記4のアクテイブバンドパスフィルタ。
前記増幅ブロックは、前記第4の信号結合ブロックを出力を入力とすることを特徴とする付記4のアクテイブバンドパスフィルタ。
(付記6)
前記第1の信号結合ブロックと前記増幅ブロックとのループによる第1の局部負帰還回路と、前記第1の局部負帰還回路に縦続接続され、第1の積分ブロックと、前記第1の積分ブロックの出力を入力とする第2の積分ブロックと、前記帯域通過ブロックへの入力とその反転出力とを加算する第4の信号結合ブロックとを有する第2の局部負帰還回路と、前記第1の積分手段の反転出力と入力とを結合する第6の信号結合手段とを有することを特徴とする付記1のアクテイブバンドパスフィルタ。
前記第1の信号結合ブロックと前記増幅ブロックとのループによる第1の局部負帰還回路と、前記第1の局部負帰還回路に縦続接続され、第1の積分ブロックと、前記第1の積分ブロックの出力を入力とする第2の積分ブロックと、前記帯域通過ブロックへの入力とその反転出力とを加算する第4の信号結合ブロックとを有する第2の局部負帰還回路と、前記第1の積分手段の反転出力と入力とを結合する第6の信号結合手段とを有することを特徴とする付記1のアクテイブバンドパスフィルタ。
(付記7)
前記第1、第2の積分ブロックは、伝達コンダクタンス素子と、静電容量素子とで構成され、伝達コンダクタンス又は静電容量に応じて、中心周波数を調整されることを特徴とする付記3のアクテイブバンドパスフィルタ。
前記第1、第2の積分ブロックは、伝達コンダクタンス素子と、静電容量素子とで構成され、伝達コンダクタンス又は静電容量に応じて、中心周波数を調整されることを特徴とする付記3のアクテイブバンドパスフィルタ。
(付記8)
前記帯域通過ブロックが、2次の伝達関数のフィルタで構成され、前記帯域阻止ブロックは、前記帯域通過ブロックの伝達関数の分母多項式と等しい分母を持つ2次のフィルタで構成されたことを特徴とする付記1のアクテイブバンドパスフィルタ。
前記帯域通過ブロックが、2次の伝達関数のフィルタで構成され、前記帯域阻止ブロックは、前記帯域通過ブロックの伝達関数の分母多項式と等しい分母を持つ2次のフィルタで構成されたことを特徴とする付記1のアクテイブバンドパスフィルタ。
(付記9)
前記第1の積分ブロックと前記第2の積分ブロックとの負帰還ループにより、2次の伝達関数の帯域通過フィルタを構成することを特徴とする付記3のアクテイブバンドパスフィルタ。
前記第1の積分ブロックと前記第2の積分ブロックとの負帰還ループにより、2次の伝達関数の帯域通過フィルタを構成することを特徴とする付記3のアクテイブバンドパスフィルタ。
(付記10)
記録媒体から信号を読取る読み取り素子と、前記読み取り素子の読み取り信号を、中心周波数を中心に所定の帯域で通過する周波数フィルタとを有し、前記周波数フィルタは、帯域通過ブロックと、前記帯域通過ブロックの入力から分岐した信号の所定帯域を阻止する帯域阻止ブロックと、前記帯域阻止ブロックの出力を増幅する増幅ブロックと、前記帯域通過ブロックの入力と前記増幅ブロックの出力の反転信号とを加算し、前記帯域通過ブロックに帰還する信号結合ブロックとを有し、前記信号増幅ブロックの増幅度の設定により、通過帯域幅を調整することを特徴とする磁気記憶装置。
記録媒体から信号を読取る読み取り素子と、前記読み取り素子の読み取り信号を、中心周波数を中心に所定の帯域で通過する周波数フィルタとを有し、前記周波数フィルタは、帯域通過ブロックと、前記帯域通過ブロックの入力から分岐した信号の所定帯域を阻止する帯域阻止ブロックと、前記帯域阻止ブロックの出力を増幅する増幅ブロックと、前記帯域通過ブロックの入力と前記増幅ブロックの出力の反転信号とを加算し、前記帯域通過ブロックに帰還する信号結合ブロックとを有し、前記信号増幅ブロックの増幅度の設定により、通過帯域幅を調整することを特徴とする磁気記憶装置。
(付記11)
前記帯域阻止ブロックは、前記帯域通過ブロックの入力と反転した前記帯域通過ブロックの出力とを加算するための第2の信号結合手段を有することを特徴とする付記10の磁気記憶装置。
前記帯域阻止ブロックは、前記帯域通過ブロックの入力と反転した前記帯域通過ブロックの出力とを加算するための第2の信号結合手段を有することを特徴とする付記10の磁気記憶装置。
(付記12)
前記帯域通過ブロックは、第1の積分ブロックと、前記第1の積分ブロックの出力を入力とする第2の積分ブロックと、前記帯域通過ブロックへの入力とその反転出力とを加算し、且つ前記加算結果と前記第2の積分ブロックの反転出力とを加算し、前記第1の積分ブロックに入力を与える第3の信号結合ブロックとを有することを特徴とする付記10の磁気記憶装置。
前記帯域通過ブロックは、第1の積分ブロックと、前記第1の積分ブロックの出力を入力とする第2の積分ブロックと、前記帯域通過ブロックへの入力とその反転出力とを加算し、且つ前記加算結果と前記第2の積分ブロックの反転出力とを加算し、前記第1の積分ブロックに入力を与える第3の信号結合ブロックとを有することを特徴とする付記10の磁気記憶装置。
(付記13)
前記第3の信号結合ブロックは、前記帯域通過ブロックへの入力とその反転出力とを加算する第4の信号結合ブロックと、前記第4の信号結合ブロックの出力と前記第2の積分ブロックの反転出力とを加算し、前記第1の積分ブロックに入力を与える第5の信号結合ブロックとを有することを特徴とする付記12の磁気記憶装置。
前記第3の信号結合ブロックは、前記帯域通過ブロックへの入力とその反転出力とを加算する第4の信号結合ブロックと、前記第4の信号結合ブロックの出力と前記第2の積分ブロックの反転出力とを加算し、前記第1の積分ブロックに入力を与える第5の信号結合ブロックとを有することを特徴とする付記12の磁気記憶装置。
(付記14)
前記増幅ブロックは、前記第4の信号結合ブロックを出力を入力とすることを特徴とする付記15の磁気記憶装置。
前記増幅ブロックは、前記第4の信号結合ブロックを出力を入力とすることを特徴とする付記15の磁気記憶装置。
(付記15)
前記第1の信号結合ブロックと前記増幅ブロックとのループによる第1の局部負帰還回路と、前記第1の局部負帰還回路に縦続接続され、第1の積分ブロックと、前記第1の積分ブロックの出力を入力とする第2の積分ブロックと、前記帯域通過ブロックへの入力とその反転出力とを加算する第4の信号結合ブロックとを有する第2の局部負帰還回路と、前記第1の積分手段の反転出力と入力とを結合する第6の信号結合手段とを有することを特徴とする付記10の磁気記憶装置。
前記第1の信号結合ブロックと前記増幅ブロックとのループによる第1の局部負帰還回路と、前記第1の局部負帰還回路に縦続接続され、第1の積分ブロックと、前記第1の積分ブロックの出力を入力とする第2の積分ブロックと、前記帯域通過ブロックへの入力とその反転出力とを加算する第4の信号結合ブロックとを有する第2の局部負帰還回路と、前記第1の積分手段の反転出力と入力とを結合する第6の信号結合手段とを有することを特徴とする付記10の磁気記憶装置。
(付記16)
前記第1、第2の積分ブロックは、伝達コンダクタンス素子と、静電容量素子とで構成され、伝達コンダクタンス又は静電容量に応じて、中心周波数を調整されることを特徴とする付記12の磁気記憶装置。
前記第1、第2の積分ブロックは、伝達コンダクタンス素子と、静電容量素子とで構成され、伝達コンダクタンス又は静電容量に応じて、中心周波数を調整されることを特徴とする付記12の磁気記憶装置。
(付記17)
前記帯域通過ブロックが、2次の伝達関数のフィルタで構成され、前記帯域阻止ブロックは、前記帯域通過ブロックの伝達関数の分母多項式と等しい分母を持つ2次のフィルタで構成されたことを特徴とする付記10の磁気記憶装置。
前記帯域通過ブロックが、2次の伝達関数のフィルタで構成され、前記帯域阻止ブロックは、前記帯域通過ブロックの伝達関数の分母多項式と等しい分母を持つ2次のフィルタで構成されたことを特徴とする付記10の磁気記憶装置。
(付記18)
前記第1の積分ブロックと前記第2の積分ブロックとの負帰還ループにより、2次の伝達関数の帯域通過フィルタを構成することを特徴とする付記12の磁気記憶装置。
前記第1の積分ブロックと前記第2の積分ブロックとの負帰還ループにより、2次の伝達関数の帯域通過フィルタを構成することを特徴とする付記12の磁気記憶装置。
(付記19)
前記読み取り素子の浮上量を調整する浮上量調整機構と、前記浮上量調整機構を、前記読み取り素子の信号出力に従い、制御する制御信号を生成する制御信号生成部と、前記周波数フィルタで構成され、前記制御信号に重畳する低周波信号を発振し、且つ前記信号出力から前記重畳した低周波数成分を抽出する信号抽出回路と、前記重畳した低周波信号と前記抽出した低周波数成分との極性を比較して、極性判定する極性判定回路とを更に有することを特徴とする付記10の磁気記憶装置。
前記読み取り素子の浮上量を調整する浮上量調整機構と、前記浮上量調整機構を、前記読み取り素子の信号出力に従い、制御する制御信号を生成する制御信号生成部と、前記周波数フィルタで構成され、前記制御信号に重畳する低周波信号を発振し、且つ前記信号出力から前記重畳した低周波数成分を抽出する信号抽出回路と、前記重畳した低周波信号と前記抽出した低周波数成分との極性を比較して、極性判定する極性判定回路とを更に有することを特徴とする付記10の磁気記憶装置。
(付記20)
前記信号抽出回路は、前記周波数フィルタをループ接続した低周波発振回路と、前記周波数フィルタで構成され、前記信号出力から前記重畳した低周波数成分を抽出する信号抽出回路とを有することを特徴とする付記19の磁気記憶装置。
前記信号抽出回路は、前記周波数フィルタをループ接続した低周波発振回路と、前記周波数フィルタで構成され、前記信号出力から前記重畳した低周波数成分を抽出する信号抽出回路とを有することを特徴とする付記19の磁気記憶装置。
帯域通過ブロックに対し、帯域通過ブロックと等しい分母多項式を持つ2次の帯域阻止ブロックと、帯域阻止ブロックの出力を増幅する増幅ブロックとの直列接続回路で、負帰還回路を構成したため、増幅ブロックの増幅度により、帯域幅を、周波数と独立に制御でき、調整が容易で、且つ回路構成も簡単化できる。
1 2次帯域通過ブロック
2 2次帯域阻止ブロック
3 増幅ブロック
4、6,38,39 加算ブロック
5,34,36 反転ブロック
6 プリアンプ
30、32 完全積分器
100 記録媒体
102 スライダ
104 読み取り素子
106 浮上量制御機構(ヒータ)
110 低周波数重畳回路
112 浮上量補正回路
114 浮上量制御回路
130 低周波数発振回路
132 低周波数検出回路
134 極性判別回路
2 2次帯域阻止ブロック
3 増幅ブロック
4、6,38,39 加算ブロック
5,34,36 反転ブロック
6 プリアンプ
30、32 完全積分器
100 記録媒体
102 スライダ
104 読み取り素子
106 浮上量制御機構(ヒータ)
110 低周波数重畳回路
112 浮上量補正回路
114 浮上量制御回路
130 低周波数発振回路
132 低周波数検出回路
134 極性判別回路
Claims (5)
- 帯域通過ブロックと、
前記帯域通過ブロックの入力から分岐した信号の所定帯域を阻止する帯域阻止ブロックと、
前記帯域阻止ブロックの出力を増幅する増幅ブロックと、
前記帯域通過ブロックの入力と前記増幅ブロックの出力の反転信号とを加算し、前記帯域通過ブロックに帰還する信号結合ブロックとを有し、
前記信号増幅ブロックの増幅度の設定により、通過帯域幅を調整する
ことを特徴とするアクテイブバンドパスフィルタ。 - 前記帯域阻止ブロックは、前記帯域通過ブロックの入力と反転した前記帯域通過ブロックの出力とを加算するための第2の信号結合手段を有する
ことを特徴とする請求項1のアクテイブバンドパスフィルタ。 - 前記帯域通過ブロックは、
第1の積分ブロックと、
前記第1の積分ブロックの出力を入力とする第2の積分ブロックと、
前記帯域通過ブロックへの入力とその反転出力とを加算し、且つ前記加算結果と前記第2の積分ブロックの反転出力とを加算し、前記第1の積分ブロックに入力を与える第3の信号結合ブロックとを有する
ことを特徴とする請求項1のアクテイブバンドパスフィルタ。 - 前記第3の信号結合ブロックは、
前記帯域通過ブロックへの入力とその反転出力とを加算する第4の信号結合ブロックと、
前記第4の信号結合ブロックの出力と前記第2の積分ブロックの反転出力とを加算し、前記第1の積分ブロックに入力を与える第5の信号結合ブロックとを有する
ことを特徴とする請求項3のアクテイブバンドパスフィルタ。 - 記録媒体から信号を読取る読み取り素子と、
前記読み取り素子の読み取り信号を、中心周波数を中心に所定の帯域で通過する周波数フィルタとを有し、
前記周波数フィルタは、
帯域通過ブロックと、帯域通過ブロックの入力から分岐した信号の所定帯域を阻止する帯域阻止ブロックと、
前記帯域阻止ブロックの出力を増幅する増幅ブロックと、
前記帯域通過ブロックの入力と前記増幅ブロックの出力の反転信号とを加算し、前記帯域通過ブロックに帰還する信号結合ブロックとを有し、
前記信号増幅ブロックの増幅度の設定により、通過帯域幅を調整する
ことを特徴とする磁気記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008154484A JP2009302857A (ja) | 2008-06-12 | 2008-06-12 | アクテイブバンドパスフィルタ及び磁気記憶装置 |
US12/410,264 US20090309649A1 (en) | 2008-06-12 | 2009-03-24 | Active band-pass filter and magnetic storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008154484A JP2009302857A (ja) | 2008-06-12 | 2008-06-12 | アクテイブバンドパスフィルタ及び磁気記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009302857A true JP2009302857A (ja) | 2009-12-24 |
Family
ID=41414188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008154484A Pending JP2009302857A (ja) | 2008-06-12 | 2008-06-12 | アクテイブバンドパスフィルタ及び磁気記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090309649A1 (ja) |
JP (1) | JP2009302857A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8452424B2 (en) * | 2008-03-05 | 2013-05-28 | National Univeristy Corporation Nagoya Institute of Technology | Moving object feed-forward control method |
US8077427B2 (en) * | 2010-04-12 | 2011-12-13 | Lsi Corporation | Fly-height control using asynchronous sampling |
EP2733781A1 (en) * | 2012-11-16 | 2014-05-21 | Alcatel-Lucent | A filter assembly and a method of filtering |
EP2768073A1 (en) * | 2013-02-14 | 2014-08-20 | Alcatel Lucent | A method of filtering and a filter assembly |
-
2008
- 2008-06-12 JP JP2008154484A patent/JP2009302857A/ja active Pending
-
2009
- 2009-03-24 US US12/410,264 patent/US20090309649A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20090309649A1 (en) | 2009-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9106208B2 (en) | Switched-capacitor band-pass filter of a discrete-time type, in particular for cancelling offset and low-frequency noise of switched-capacitor stages | |
JP2009302857A (ja) | アクテイブバンドパスフィルタ及び磁気記憶装置 | |
CN100465593C (zh) | 电阻拾振式硅微机械谐振传感器的锁相闭环系统 | |
US11114991B2 (en) | Analog front-end circuit for conditioning a sensor signal | |
JPS5931048Y2 (ja) | 低雑音増幅器 | |
US20100123468A1 (en) | Method and apparatus for optimizing wheatstone bridge robust in change in temperature | |
JPH04299607A (ja) | 電荷増幅器 | |
JPH04304008A (ja) | 電荷増幅器 | |
JPH04204319A (ja) | 検出コイルの出力信号処理装置 | |
JP4406863B2 (ja) | 振動型角速度センサ装置 | |
KR20190021947A (ko) | 엔벨로프 트래킹 바이어스 회로 | |
CN114884384B (zh) | 并网逆变器控制方法及系统 | |
JPS6013534B2 (ja) | 信号圧縮伸長装置 | |
JP2005310310A (ja) | トラッキングバランス調整装置 | |
JPS6013533B2 (ja) | 信号圧縮伸長装置 | |
CN116404989A (zh) | 一种适用于微弱信号的读出电路 | |
JPH03278611A (ja) | 直角移相回路 | |
JPS6350000Y2 (ja) | ||
JPS58213568A (ja) | ビデオ・クランプ補正回路 | |
JP2501683B2 (ja) | 平衡増幅器 | |
JP3218653B2 (ja) | 磁気軸受の制御装置 | |
JPS6013586B2 (ja) | 信号圧縮伸長装置 | |
JPS5831045B2 (ja) | 信号圧縮伸長装置の副信号路構成回路 | |
JPS5831046B2 (ja) | 信号圧縮伸長装置の副信号路構成回路 | |
KR100698583B1 (ko) | 디지털 음향증폭기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091022 |