JP2009302413A - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
JP2009302413A
JP2009302413A JP2008157299A JP2008157299A JP2009302413A JP 2009302413 A JP2009302413 A JP 2009302413A JP 2008157299 A JP2008157299 A JP 2008157299A JP 2008157299 A JP2008157299 A JP 2008157299A JP 2009302413 A JP2009302413 A JP 2009302413A
Authority
JP
Japan
Prior art keywords
brazing material
reducing agent
die
semiconductor chip
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008157299A
Other languages
English (en)
Other versions
JP2009302413A5 (ja
Inventor
Satoshi Oe
聡 大江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2008157299A priority Critical patent/JP2009302413A/ja
Publication of JP2009302413A publication Critical patent/JP2009302413A/ja
Publication of JP2009302413A5 publication Critical patent/JP2009302413A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743Apparatus for manufacturing layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】チップを実装部にダイボンドする際に、ろう材の表面に生じる酸化層を抑制した電子装置及びその製造方法を提供する。
【解決手段】ろう材22に還元剤26を含む有機溶剤を付着させた後、有機溶剤が付着したろう材22を乾燥させたダイボンド材20と、半導体チップとを実装部30上に配置する工程と、リフローすることにより、ダイボンド材20を用い実装部30上に前記半導体チップをダイボンドする工程と、を含むことを特徴とする電子装置の製造方法。還元剤26がろう材22の表面を覆うためろう材22の酸化を抑制することができる。
【選択図】図3

Description

本発明は、電子装置及びその製造方法に関し、特に、ろう材を用いチップが実装部にダイボンドされた電子装置及びその製造方法に関する。
半導体チップ等のチップを、パッケージや実装基板等の実装部にダイボンドする方法として、AuSn(金錫)、SnAg(錫銀)、SnAgCu(錫銀銅)等の合金ろう材を用いる方法が用いられている(特許文献1参照)。
図1は、半導体チップをパッケージにダイボンドする方法を示す図である。ヒートブロック40はカバー42に囲まれ、カバー42内は窒素雰囲気となっている。ヒートブロック40上にパッケージ32を配置する。パッケージ32のチップ搭載部に例えばAuSnからなるろう材22aを配置する。ろう材22aがヒートブロック40からの加熱により溶融した後、半導体チップ10を溶融したろう材22a上に配置する。パッケージ32のチップ搭載部の表面及び半導体チップ10の背面はAu等がメッキされている。このため、溶融したろう材22aはパッケージ32のチップ搭載部表面及び半導体チップ10裏面と馴染む。温度を下げることにより、ろう材22aが凝固し、半導体チップ10がパッケージ32にダイボンドされる。
特開平9−283909号公報
しかしながら、図1に示す方法では、加熱時にろう材22aであるAuSnの表面が酸化するという課題がある。カバー42内は窒素ガスが充満しているものの、作業用窓44から空気中の酸素がろう材22aの表面に供給され、ろう材22aの表面が酸化し酸化層が形成されてしまう。図2は、ろう材表面の酸化層の厚さ及びろう材の温度を時間に対し示した模式図である。時間t0において温度はほぼ室温T0である。その後、温度が上昇してもろう材が固体の間は半田表面の酸化は進み難い。時間t1おいて、温度がろう材の融点T1を越えると、ろう材の分子が流動するため、急激に酸化層の厚さが増加する。時間t2において、一定の温度T2に達すると、半導体チップ10をダイボンドさせることができる。しかしながら、このときには、金属表面に厚い酸化層が形成されている。
ろう材22aの表面に酸化層が形成されると、半導体チップ10の裏面金属にろう材22aが濡れないため、半導体チップ10を図1の矢印のように微少に揺動させ、酸化層を除去し、半導体チップ10の裏面金属にろう材22aを馴染ませる。このように、半導体チップ10を揺動させる作業を行っている。つまり製造コストが増大している。これにより、半導体チップ10とパッケージ32との間のろう材22aにはボイドが生じ、ダイボンド強度が小さくなる。
本発明は、上記課題に鑑みなされたものであり、チップを実装部にダイボンドする際に、ろう材の表面に生じる酸化層を抑制することを目的とする。
本発明は、ろう材に還元剤を含む有機溶剤を付着させた後、該有機溶剤が付着した前記ろう材を乾燥させたダイボンド材と、半導体チップとを実装部部上に配置する工程と、リフローすることにより、前記ダイボンド材を用い前記実装部上に前記半導体チップをダイボンドする工程と、を含むことを特徴とする電子装置の製造方法である。本発明によれば、還元剤をろう材に付着させることにより、液状の還元剤がろう材の表面を覆うためろう材の酸化を抑制することができる。さらに、還元剤を用いる場合に、確実に還元剤がろう材に付着できるようにするために多量の還元剤を用いると、還元剤が蒸発されずに残ってしまう。そのままの状態で、ろう材が溶融するとダイボンド材内に還元剤の残渣によるボイドが発生してしまう。また、還元剤が残らないように少量の還元剤を用いると、ろう材の表面が還元剤に覆われない部分が生じてしまうおそれがある。本発明によれば、有機溶剤が付着したろう材を乾燥させダイボンド材とすることにより、還元剤をろう材に均一に付着させることができる。
上記構成において、前記ろう材はAuSnかつ前記還元剤はエリスリトール、前記ろう材はSnAgCuかつ前記還元剤はトリメチロールエタン、前記ろう材はSnAgCuかつ前記還元剤はトリメチロールプロパン、前記ろう材はSnAgかつ前記還元剤はトリメチロールエタン、及び、前記ろう材はSnAgかつ前記還元剤はトリメチロールプロパン、のいずれかである構成とすることができる。この構成によれば、ろう材の融点と還元剤の蒸発温度がほぼ同じであるため、温度を上昇させる際に、ろう材の酸化が進む融点に達する前に還元剤が蒸発してしまうことを抑制し、かつ、ろう材の融点を越え酸化が進むことを抑制することができる。
上記構成において、前記有機溶剤はテトラエチレングリコールジメチルエーテルまたはエタノールを含む溶剤である構成とすることができる。
上記構成において、前記半導体チップをダイボンドする工程における最高温度は、前記ろう材の融点および前記還元剤の蒸発温度以上の温度に設定されている構成とすることができる。
本発明によれば、還元剤をろう材に付着させることにより、液状の還元剤がろう材の表面を覆うためろう材の酸化を抑制することができる。さらに、有機溶剤が付着したろう材を乾燥させダイボンド材とすることにより、還元剤をろう材に均一に付着させることができる。
まず、本発明の原理について説明する。図3(a)は本発明でのダイボンド材表面の酸化層の厚さ及び温度を時間に対し示した模式図である。図3(b)のように、ろう材22と還元性を有する還元剤26とを含むダイボンド材20を実装部30上に配置する。この状態で例えばヒートブロック40を用い加熱すると、図2と同様に、ろう材22の融点T1となる時間t1まではろう材22には酸化層はほとんど形成されない。還元剤26が蒸発する温度T3はろう材22の融点とほぼ同程度とする。温度T3となる時間t3前後から還元剤26が蒸発し、ろう材22の表面の酸化を抑制する。よって、ろう材22の融点T1となった時間t1以降も、酸化層の厚さは大きくならない。ろう材22表面の酸化層の厚さは急激には増加しない。時間t2において、一定の温度T2に達した時点においても酸化層の厚さは小さい。その後、還元剤26の蒸発が進むと、時間t4において、酸化層の厚さは図2の時間t2における酸化層の厚さ程度となる。図2の従来と比較し、図3では時間t2からt4の間の期間Aにおいて、酸化層の厚さを薄く保つことができる。よって、期間Aにおいては、チップの揺動を行わずにチップを実装部30にダイボンドすることができる。また、チップと実装部30とのダイボンド強度を大きくすることができる。
このように、チップを実装部30にダイボンドするためには、ダイボンド温度は、ろう材22が溶融する温度(融点T1)以上の温度とする。しかしながら、ろう材22の融点T1以上ではろう材22の表面に酸化層が急激に生成される。そこで、ろう材の融点T1を還元剤26が蒸発する温度T3とほぼ同じ温度とする。これにより、液状の還元剤26がろう材22の表面を覆うためろう材22が酸化されることを抑制することができる。さらに、加熱を続けると、ろう材22は溶融し、還元剤26が蒸発しはじめるが、還元剤26が液体で存在する間は、ろう材22の酸化を抑制することができる。
ここで、還元剤26の蒸発温度T3がろう材22の融点T1より低いと、ろう材22が溶融する前に還元剤26が蒸発してしまう。一方、還元剤26の蒸発温度T3がろう材22の融点T1より高いと、半導体チップと実装部30との間に還元剤が残ってしまう。よって、還元剤26の蒸発温度T3はろう材22の融点T1とほぼ同じであることが好ましい。さらに、ろう材22に還元剤26を付着させた際、取り扱いが容易なためには、還元剤26の融点は常温(25℃程度)以上であることが好ましい。
表1は還元剤26の例として有機材料の融点及び蒸発温度を示した表である。また、表2はろう材22の例として半田の融点を示した表である。表1及び表2を参照に、ろう材22としてAuSnを用いる場合、還元剤26としてエリスリトールを用いることが好ましい。また、ろう材22としてSnAgまたはSnAgCuを用いる場合、還元剤26としてトリメチロールエタンまたはトリエチロールプロパンを用いることが好ましい。なお、表2において、AuSnはAu−20wt%Sn、SnAgはSn−3.5wt%Ag、SnAgCuはSn−3wt%Ag−0.5wt%Cuの例を示しているが、本発明の目的を達する範囲で適宜組成比を変更することができる。
Figure 2009302413
Figure 2009302413
以下、ろう材22としてAuSn、還元剤26としてエリスリトールを用いた場合の本発明の実施例について説明する。
図4(a)から図5(b)を用い、実施例1に係るチップと実装部とのダイボンド方法について説明する。図4(a)を参照に、還元剤26であるエリスリトール粉末27を有機溶剤であるトリメチルプロパノールに攪拌したアルコールコロイド溶液28にろう材22であるAu−20wt%Snペレット23を浸漬させる。図4(b)を参照に、AuSnペレット23をアルコールコロイド溶液28から取り出すと、AuSnペレット23の表面にはアルコールコロイド溶液24が付着している。図4(c)を参照に、AuSnペレット23を加熱することにより、アルコールが蒸発し、AuSnペレット23の表面にエリスリトール粉末27が付着した状態となる。図5(a)を参照に、AuSnペレット23の表面にエリスリトール粉末27が付着したダイボンド材20をCu(銅)にAuをメッキした実装部30上に配置する。さらに、裏面にAuが形成された半導体チップ10をダイボンド材20上に配置する。図5(b)を参照に、実装部30をヒータブロック40を用い310℃まで加熱しリフローする。その後、冷却することにより、ダイボンド材21を用い半導体チップ10を揺動することなく実装部30にダイボンドすることができた。
図6は実装部30上にダイボンドされた半導体チップ10を上面からX線観察した写真の模式図である。ダイボンド材20内に若干のボイド50が観察されるが、半導体チップ10全体に占めるボイド50の割合(ボイド率)は6.8%であった。
実施例1によれば、図4(c)及び図5(a)のように、AuSnペレット23(ろう材)とAuSnペレット23の酸化を抑制するエリスリトール粉末27(還元剤)とを有するダイボンド材20を実装部30上に配置する。その後、図5(b)のように、310℃において、半導体チップ10を実装部30にダイボンドする。AuSnの融点は280℃、エリスリトールの蒸発する温度は282.4℃のため、310℃において、AuSnは溶融し、エリスリトールは蒸発する。図3(a)を用い説明したように、チップ10をダイボンドする工程の最高温度をろう材22の融点および還元剤26の蒸発温度以上の温度に設定することにより、ダイボンド材20の表面の酸化を抑制できる。これにより、半導体チップ10を揺動することなく、図6のように、半導体チップ10を実装部30にボイド率が6.8%という良好な状態でダイボンドすることができた。
また、図4(c)のように、還元剤26としてエリスリトール粉末27をAuSnペレット23に付着させる。その後、図4(c)のように、エリスリトール粉末27が付着したAuSnペレット23であるダイボンド材20を実装部30上に配置する。このような方法を用い、ダイボンド材20を実装部30に簡単に配置することができる。例えば、予め、エリスリトール粉末27が付着したAuSnペレット23を大量に準備しておけば、通常のペレットを実装部上に配置するのと同じ方法で、ダイボンド材20を実装部30に配置することができる。
また、エリスリトール粉末27をAuSnペレット23に付着させる方法として、図4(a)及び図4(b)のように、AuSnペレット23にエリスリトール粉末27が攪拌されたアルコールコロイド溶液24を付着させる。図4(c)のように、AuSnペレット23に付着したアルコールを蒸発させる。このような方法により、エリスリトール粉末27をAuSnペレット23に簡単に付着させることができる。
さらに、エリスリトールをテトラエチレングリコールジメチルエーテルに溶解させ、ろう材22や実装部30に塗布することもできる。この場合、エリスリトールとテトラエチレングリコールジメチルエーテルとの容量比は1:1とすることができる。
図7(a)から図7(c)を用い、実施例2について説明する。図7(a)を参照に、エリスリトール粉末27を含むアルコールコロイド溶液を実装部30上に塗布する。アルコールコロイド溶液を乾燥させることにより、実装部30上にエリスリトール粉末27が析出する。図7(b)を参照に、エリスリトール粉末27上にAuSnペレット23を配置する。AuSnペレット23上に半導体チップ10を配置する。図7(c)を参照に、310℃まで加熱することにより、ダイボンド材21により半導体チップ10が実装部30に接続する。
図8は、実装部30上にダイボンドされた半導体チップ10を上面からX線観察した写真の模式図である。図6と同様にボイド50は少なく、ボイド率は6.1%であった。
実施例2のように、実装部30上にエリストリール粉末27を配置し、エリスリトール粉末27上にAuSnペレット23を配置することにより、ダイボンド材20を実装部30上に配置することもできる。
還元剤26をろう材22に付着させる際、確実に還元剤26がろう材22に付着できるようにするために多量の還元剤26を用いると、還元剤26が蒸発されずに残ってしまう。そのままの状態で、ろう材22が溶融するとダイボンド材20内に還元剤26の残渣によるボイドが発生してしまう。また、還元剤26が残らないように少量の還元剤26を用いると、ろう材22の表面が還元剤15に覆われない部分が生じてしまうおそれがある。実施例1および実施例2によれば、還元剤26を含む有機溶剤が付着したろう材22を乾燥させダイボンド材20とすることにより、還元剤26をろう材22に均一に付着させることができる。
また、実施例1及び実施例2によれば、半導体チップ10をAuSnペレット23とエリスリトール粉末27との上に配置した状態で、加熱し半導体チップ10を実装部30にダイボンドすることができる。このため、図9のように、パッケージ32のチップ搭載部上にダイボンド材20及び半導体チップ10を配置し、搬送路62を用いリフロー炉60を通すことにより(つまり、リフローすることにより)、半導体チップ10をパッケージ32にダイボンドさせることができる。よって、製造コストを削減することができる。
さらに、実施例1及び実施例2のように製造された電子装置は、還元剤26が完全に蒸発する前にダイボンドを終えるため、半導体チップ10を実装部30にダイボンドしたダイボンド材21には、ろう材と還元剤とが含まれている。また、半導体チップ10は例えばチップ抵抗等のチップであってもよい。実装部30はパッケージや実装基板でもよい。
還元剤を含む有機溶剤としては、実施例1のように、テトラエチレングリコールジメチルエーテルを含む溶液を用いてもよいし、エタノールを含む溶液を用いてもよい。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図1は従来のチップを実装部にダイボンドする方法を示す図である。 図2は、従来の時間に対するろう材表面の酸化層の厚さ及びろう材の温度を示した模式図である。 図3(a)及び図3(b)は、本発明における時間に対するろう材表面の酸化層の厚さ及びろう材の温度を示した模式図である。 図4(a)から図4(c)は実施例1のチップを実装部にダイボンドする方法を示した模式図(その1)である。 図5(a)及び図5(b)は実施例1のチップを実装部にダイボンドする方法を示した模式図(その2)である。 図6は、実施例1においてダイボンドしたチップをX線観察した写真の模式図である。 図7(a)から図7(c)は実施例2チップを実装部にダイボンドする方法を示した模式図である。 図8は、実施例2においてダイボンドしたチップをX線観察した写真の模式図である。 図9は、リフロー炉を用い、チップを実装部にダイボンドする方法を示した模式図である。
符号の説明
10 半導体チップ
20 ダイボンド材
21 ダイボンド材
22 ろう材
23 AuSnペレット
24、28 アルコールコロイド溶液
26 還元剤
27 エリスリトール粉末
30 実装部
40 ヒートブロック

Claims (4)

  1. ろう材に還元剤を含む有機溶剤を付着させた後、該有機溶剤が付着した前記ろう材を乾燥させたダイボンド材と、半導体チップとを実装部部上に配置する工程と、
    リフローすることにより、前記ダイボンド材を用い前記実装部上に前記半導体チップをダイボンドする工程と、
    を含むことを特徴とする電子装置の製造方法。
  2. 前記ろう材はAuSnかつ前記還元剤はエリスリトール、
    前記ろう材はSnAgCuかつ前記還元剤はトリメチロールエタン、
    前記ろう材はSnAgCuかつ前記還元剤はトリメチロールプロパン、
    前記ろう材はSnAgかつ前記還元剤はトリメチロールエタン、
    及び、
    前記ろう材はSnAgかつ前記還元剤はトリメチロールプロパン、のいずれかであることを特徴とする請求項1記載の電子装置の製造方法。
  3. 前記有機溶剤はテトラエチレングリコールジメチルエーテルまたはエタノールを含む溶剤であることを特徴とする請求項4記載の電子装置の製造方法。
  4. 前記半導体チップをダイボンドする工程における最高温度は、前記ろう材の融点および前記還元剤の蒸発温度以上の温度に設定されていることを特徴とする請求項1記載の電子装置の製造方法。
JP2008157299A 2008-06-16 2008-06-16 電子装置及びその製造方法 Pending JP2009302413A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008157299A JP2009302413A (ja) 2008-06-16 2008-06-16 電子装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008157299A JP2009302413A (ja) 2008-06-16 2008-06-16 電子装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009302413A true JP2009302413A (ja) 2009-12-24
JP2009302413A5 JP2009302413A5 (ja) 2011-07-28

Family

ID=41548984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008157299A Pending JP2009302413A (ja) 2008-06-16 2008-06-16 電子装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009302413A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014036125A (ja) * 2012-08-09 2014-02-24 Furukawa Electric Co Ltd:The 電子部品の接合方法
US8853006B2 (en) 2012-01-30 2014-10-07 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device and semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326141A (ja) * 1993-05-17 1994-11-25 Mitsubishi Electric Corp 半導体チップ接合用基材および半導体チップ接合用半田材および半導体チップ接合用半田材の製造方法
JPH08257790A (ja) * 1995-03-23 1996-10-08 Sanyo Chem Ind Ltd クリーム半田用粘結剤
WO2003026835A1 (fr) * 2001-09-26 2003-04-03 Nof Corporation Composition de flux pour brasure, pate a braser, et procede de brasage
JP2004025305A (ja) * 2002-04-16 2004-01-29 Tadatomo Suga 無残渣ソルダペースト
WO2006043377A1 (ja) * 2004-10-19 2006-04-27 Senju Metal Industry Co., Ltd. はんだバンプ形成用シートとその製造方法
JP2008100262A (ja) * 2006-10-19 2008-05-01 Nof Corp はんだ付け用フラックス組成物およびはんだペースト

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326141A (ja) * 1993-05-17 1994-11-25 Mitsubishi Electric Corp 半導体チップ接合用基材および半導体チップ接合用半田材および半導体チップ接合用半田材の製造方法
JPH08257790A (ja) * 1995-03-23 1996-10-08 Sanyo Chem Ind Ltd クリーム半田用粘結剤
WO2003026835A1 (fr) * 2001-09-26 2003-04-03 Nof Corporation Composition de flux pour brasure, pate a braser, et procede de brasage
JP2004025305A (ja) * 2002-04-16 2004-01-29 Tadatomo Suga 無残渣ソルダペースト
WO2006043377A1 (ja) * 2004-10-19 2006-04-27 Senju Metal Industry Co., Ltd. はんだバンプ形成用シートとその製造方法
JP2008100262A (ja) * 2006-10-19 2008-05-01 Nof Corp はんだ付け用フラックス組成物およびはんだペースト

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853006B2 (en) 2012-01-30 2014-10-07 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device and semiconductor device
JP2014036125A (ja) * 2012-08-09 2014-02-24 Furukawa Electric Co Ltd:The 電子部品の接合方法

Similar Documents

Publication Publication Date Title
TWI587316B (zh) High temperature lead free solder alloy
JP6127833B2 (ja) 接合体の製造方法及びパワーモジュール用基板の製造方法
JP2010053449A (ja) 無圧力の低温焼結プロセス用の金属ペーストの多孔度の制御
JP2014180690A (ja) シート状高温はんだ接合材およびこれを用いたダイボンディング方法
JP5041102B2 (ja) 鉛フリーはんだ合金、接合用部材及びその製造法、並びに電子部品
JP5844299B2 (ja) 接合材、接合構造体
US10968932B2 (en) Soldered joint and method for forming soldered joint
JP2018079480A (ja) 低温用のBi−In−Sn系はんだ合金、それを用いた電子部品実装基板及びその実装基板を搭載した装置
JP5031677B2 (ja) 接合構造体の製造方法
JP5187465B1 (ja) 高温鉛フリーはんだ合金
JP4959539B2 (ja) 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部
US20070122646A1 (en) Solder composition and soldering structure
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
JP2009302413A (ja) 電子装置及びその製造方法
JP2008277335A (ja) 半導体装置およびその製造方法
JP2008211101A (ja) 半田層及びそれを用いたデバイス接合用基板並びにその製造方法
JP6490328B2 (ja) 発光装置及びその製造方法
US10115716B2 (en) Die bonding to a board
JP7536882B2 (ja) 接合材及び半導体パッケージ
JP2007123577A (ja) 半導体装置
JP6509469B1 (ja) 接合構造体、半導体装置及びその製造方法
US20150076699A1 (en) Semiconductor device and method for manufacturing the same
JP6171912B2 (ja) Ag下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ag下地層付き金属部材の製造方法
JP2001001180A (ja) 半田材料及びそれを用いた電子部品
JP5655714B2 (ja) Bi系はんだを用いた半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

A621 Written request for application examination

Effective date: 20110615

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120809

A131 Notification of reasons for refusal

Effective date: 20120918

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20130205

Free format text: JAPANESE INTERMEDIATE CODE: A02