JP2009302133A - 膜厚測定方法、エピタキシャルウェーハの製造方法、および、エピタキシャルウェーハ - Google Patents

膜厚測定方法、エピタキシャルウェーハの製造方法、および、エピタキシャルウェーハ Download PDF

Info

Publication number
JP2009302133A
JP2009302133A JP2008151858A JP2008151858A JP2009302133A JP 2009302133 A JP2009302133 A JP 2009302133A JP 2008151858 A JP2008151858 A JP 2008151858A JP 2008151858 A JP2008151858 A JP 2008151858A JP 2009302133 A JP2009302133 A JP 2009302133A
Authority
JP
Japan
Prior art keywords
film thickness
wafer
auxiliary
measurement
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008151858A
Other languages
English (en)
Other versions
JP5380912B2 (ja
Inventor
Tomohiro Okubo
知洋 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008151858A priority Critical patent/JP5380912B2/ja
Priority to KR1020090049734A priority patent/KR101120454B1/ko
Priority to US12/480,921 priority patent/US8409349B2/en
Publication of JP2009302133A publication Critical patent/JP2009302133A/ja
Application granted granted Critical
Publication of JP5380912B2 publication Critical patent/JP5380912B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/02Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness
    • G01B21/08Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness for measuring thickness
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/02Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0683Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating measurement during deposition or removal of the layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/02Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0625Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating with measurement of absorption or reflection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10Apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

【課題】裏面デポの膜厚測定を可能とする方法の提供。
【解決手段】FTIR法によってシリコンウェーハにおける0.3μm以下の膜厚変化を測定するための膜厚測定方法であって、膜厚変化を測定する面S2に測定用の補助膜Aを成膜する補助膜形成工程S01と、補助膜Aの膜厚を測定する補助膜厚測定工程S02と、膜厚変化後に膜厚変化Traを測定する測定工程S04と、測定工程S04の結果および補助膜厚測定工程S02の結果から膜厚変化Trを算出する算出工程S05とを有する。
【選択図】図1

Description

本発明は、膜厚測定方法、エピタキシャルウェーハ製造方法、および、エピタキシャルウェーハに係り、特に、裏面デポに対応可能なエピタキシャルウェーハの製造に用いて好適な技術に関する。
シリコン単結晶からなるシリコンウェーハ表面にエピタキシャル層を成膜したエピタキシャルウェーハの製造における問題点の一つとして、裏面デポの生成がある。すなわち、エピタキシャル成長炉内において、エピタキシャル成長させるシリコンウェーハは、裏面がサセプタと称されるウェーハ支持台上で部分的に支持されている。このため、裏面と支持台との非接触部分では、エピタキシャル成長時にエピタキシャル成長炉に供給される反応ガスが裏面に回り込むことがある。
このように裏面に回り込んだ反応ガスにより、シリコンウエ−ハの表面のみならず裏面においてもエピタキシャル成長あるいはポリシリコン成長が発生し、結果的に、ウェーハ裏面側に成膜されてしまういわゆる裏面デポが形成される(特許文献1)。
このような裏面デポの厚みは、例えば0.04μmと非常に薄いものである。
また、シリコンウェーハのエピタキシャル層の膜厚は、一般的に、FTIR(Fourier Transforn Infrared)法によって測定される。これは、ウェーハ表面に照射した赤外線によって、ウェーハとエピタキシャル層との不純物濃度の差からエピタキシャル層の膜厚を測定するものである(特許文献2)。
特開平10−275776号公報0010段 特開2003−109991号公報0002段
しかし、FTIR法によってエピタキシャル膜の膜厚を測定する場合、エピタキシャル膜の表面からの反射による影響が大きいため、FTIR法によって測定できる膜厚の下限は0.3μmである。したがって、FTIR法では、0.04μmと非常に薄い、エピタキシャルウエーハの裏面に生成した裏面デポの膜厚を測定することはできないという問題があった。
本発明は、上記の事情に鑑みてなされたもので、以下の目的を達成しようとするものである。
1.裏面デポの膜厚測定を可能とすること。
2.裏面デポによる平坦度のばらつき解消を図ること。
3.裏面デポの影響のないエピタキシャルウェーハを判別可能とすること。
4.裏面デポの影響のないエピタキシャルウェーハを提供可能とすること。
本発明の本発明の膜厚測定方法は、FTIR法によってシリコンウェーハにおける0.3μm以下の膜厚変化を測定するための膜厚測定方法であって、
前記膜厚変化を測定する面に所定の膜厚とされる測定用の補助膜を成膜する補助膜形成工程と、
該補助膜の膜厚を測定する補助膜厚測定工程と、
前記膜厚変化後に前記補助膜および前記補助膜上の膜厚変化を測定する測定工程と、
該測定工程の結果および前記補助膜厚測定工程の結果から膜厚変化を算出する算出工程と、
を有することにより上記課題を解決した。
本発明本発明の膜厚測定方法は、上記の膜厚測定方法において、前記測定工程で測定する膜厚変化が、エピタキシャルウェーハ製造時にウェーハ表面にエピタキシャル層を成膜する表面エピタキシャル層形成工程におけるウェーハ裏面の裏面デポによる膜厚変化とされることができる。
本発明本発明のエピタキシャルウェーハの製造方法は、ウェーハ表面にエピタキシャル層を成膜したエピタキシャルウェーハの製造方法であって、
前記ウェーハ裏面に所定の膜厚とされる測定用の補助膜を成膜する補助膜形成工程と、
該補助膜の膜厚をFTIR法によって測定する補助膜厚測定工程と、
前記ウェーハ表面にエピタキシャル層を成膜する表面エピタキシャル層成膜工程と、
該表面エピタキシャル層成膜工程後に前記補助膜および該補助膜上の裏面デポによる膜厚変化をFTIR法によって測定する測定工程と、
該測定工程の結果および前記補助膜厚測定工程の結果から前記裏面デポによる0.3μm以下の膜厚変化を算出する算出工程と、
を有することが可能である。
また、また、本発明では、上記のエピタキシャルウェーハの製造方法において、
前記測定工程における膜厚変化の測定がウェーハ周縁部で、周縁から直径方向1〜10mmの範囲でのみおこなわれる手段を採用することもできる。
また、また、上記のエピタキシャルウェーハの製造方法において、
前記測定工程における膜厚変化の測定がウェーハ周方向において、中心角15°ピッチでおこなわれることができる。
本発明本発明においては、上記のいずれか記載のエピタキシャルウェーハの製造方法により得られた裏面デポの膜厚変化によりエピタキシャルウェーハの適不適の判定をおこなう判定工程を有することが望ましい。
本発明本発明、のエピタキシャルウェーハにおいては、上記のエピタキシャルウェーハの製造方法により製造されたことを特徴とすることが好ましい。
本発明の本発明の膜厚測定方法は、FTIR法によってシリコンウェーハにおける0.3μm以下の膜厚変化を測定するための膜厚測定方法であって、
前記膜厚変化を測定する面に所定の膜厚とされる測定用の補助膜を成膜する補助膜形成工程と、
該補助膜の膜厚を測定する補助膜厚測定工程と、
前記膜厚変化後に前記補助膜および前記補助膜上の膜厚変化を測定する測定工程と、
該測定工程の結果および前記補助膜厚測定工程の結果から膜厚変化を算出する算出工程と、
を有することにより、従来FTIR法では測定できなかった0.3μm以下の変化した膜厚(膜厚変化)を、あらかじめエピタキシャル成長によって補助膜を被測定部分である膜厚変化の発生する膜厚変化部分の全域に形成し、この補助膜のみの膜厚を測定しておくことにより、膜厚変化の発生後にこの膜厚変化部分の膜厚と補助膜の膜厚とを同時に合算膜厚として測定し、この合算膜厚から前記補助膜のみの膜厚を除いて求めることにより変化した膜厚を得ることができる。
この際、シリコンウェーハと、補助膜とは、FTIR法によって検出可能な不純物の濃度差を有することが必要である。
シリコン単結晶からなるシリコンウェーハの主表面上にエピタキシャル成長によってシリコンからなる補助膜を形成させた際には、例えばFTIR(Fourier Transform Infrared)法等によって補助膜の厚さ(膜厚)の測定が行われる。
図3は本発明におけるFTIR法での膜厚測定を説明するための模式図である。
FTIR法とは、図3に示すように、CZ(チョクラルスキー)法等によって引き上げられたシリコン単結晶からスライス、ラッピング、研削、エッチング、研磨等の工程を経て得られた研磨ウェーハ(基板)PW上にエピタキシャル成長によって形成された補助膜Aを有するウェーハの主表面に赤外光L1を照射し、補助膜Aの表面SAで反射する反射光L2と、補助膜Aと基板PWとの界面(境界)S2で反射する反射光L3とを検出器(図示略)に入射させ、それらの光路差を測定して補助膜Aの膜厚Taを検出する方法である。
このFTIR法では、基板PWと補助膜Aとの界面S2で光線を反射させる必要があるため、通常、基板PWと補助膜Aとの間には、不純物濃度の差が設定される。
具体的には、基板PWに不純物が5×1017atoms/cm 程度以上の高濃度にドープされることが好ましい。また、補助膜Aの不純物濃度は、例えば1×1015atoms/cm 程度以下の低濃度とされることができる。
ここで、p型ウェーハの場合、不純物はB等とされ、N型ウェーハの場合、不純物はPB、As、Sb等とされる。
さらに、具体的には、基板PWは、p++タイプ、p+タイプとされることができ、補助膜Aは、p−タイプとすることができる。
ここで、p++タイプとは不純物濃度が1019atoms/cm 程度で、抵抗値が10(mΩ・cm)以下の低抵抗のものをいい、p+タイプとは不純物濃度が1018atoms/cm 程度で、抵抗値が10〜100(mΩ・cm)程度のものをいい、p−タイプとは不純物濃度が1015atoms/cm 程度で、抵抗値が0.1(Ω・cm)以上のものを意味している。
膜厚変化の発生後に膜厚変化部分と補助膜の膜厚とを同時に合算膜厚として測定する際にも、上述した補助膜の膜厚測定と同様にFTIR法によって測定がおこなわれる。
図4は本発明におけるFTIR法での膜厚変化部分の膜厚測定を説明するための模式図である。
膜厚変化の発生後に、膜厚変化部分の膜厚と補助膜の膜厚とを同時に合算膜厚として測定する際には、上述した補助膜の膜厚測定と同様にFTIR法によって測定がおこなわれる。
すなわち合算膜厚は、FTIR法により、図4に示すように、補助膜Aの形成された研磨ウェーハ(基板)PWにおいて、膜厚変化部分Rの発生する付近に赤外光L1を照射し、補助膜A上の膜厚変化部分Rの表面SRで反射する反射光L4と、補助膜Aと基板PWとの界面(境界)S2で反射する反射光L5とを検出器(図示略)に入射させ、それらの光路差を測定して補助膜Aの膜厚Taおよび膜厚変化部分Rの膜厚Trを合算膜厚Traとして検出する方法である。
この後、算出工程において、膜厚変化部分Rの膜厚Trは、合算膜厚Traと補助膜Aの膜厚Taとの差として算出される。すなわち、
Tr = Tra − Ta (1)
として算出される。
本発明本発明の膜厚測定方法は、上記の膜厚測定方法において、前記測定工程で測定する膜厚変化が、エピタキシャルウェーハ製造時にウェーハ表面にエピタキシャル層を成膜する表面エピタキシャル層形成工程におけるウェーハ裏面の裏面デポによる膜厚変化とされることにより、あらかじめ、デバイス領域となるエピタキシャル層の形成されるウェーハに対して裏面デポの発生するウェーハ裏面にエピタキシャル成長によって補助膜を形成し、エピタキシャル層成膜工程以前にこの補助膜のみの膜厚を測定しておくことにより、エピタキシャル層成膜後に発生した裏面デポ膜厚と補助膜の膜厚とを同時に合算膜厚として測定し、この合算膜厚から前記補助膜のみの膜厚を除いて求めることにより、従来FTIR法では測定できなかった裏面デポによる0.3μm以下の膜厚変化の値を正確に得ることが可能となる。
ここで、補助膜の不純物濃度は、裏面デポの不純物濃度、つまり、ウェーハ表面に形成されるエピタキシャル層の設定不純物濃度と同じかほぼ等しい濃度に設定されることが好ましく、これは、裏面デポ膜厚と補助膜の膜厚とを同時に合算膜厚として測定する際に、被測定物である裏面デポと補助膜との界面(境界)でFTIR法における赤外線の反射が起きない範囲の不純物濃度範囲に設定されることを意味する。
また、あらかじめ形成する補助膜の膜厚は0.3〜5μm程度が好ましく、より好ましくは1〜3μm程度、あるいは2μmとされる。補助膜の膜厚がこの範囲以下であると、FTIR法による合算膜厚の測定が正確におこなわれない可能性があるため好ましくなく、補助膜の膜厚がこの範囲以上であると、補助膜形成工程にかかる時間が増大するとともに補助膜成膜用に必要な成膜ガス等が増大して、作業効率が悪くなるとともに必要なコストが増大するため好ましくない。
ここで、FTIR法による膜厚の検出限界が0.3μ程度であることを説明する。
図5、図6は本発明におけるFTIR法でのエピタキシャル層膜厚測定結果を示すグラフである。
FTIR法による光路差の測定結果は、図5に示すように、最外表面SA位置を示す部分が大きく、エピタキシャル層と基板との界面S2を示す部分が小さくなる。さらに、最外表面SA付近では、図6に示すように、0.3μの深さまで、最外表面SAからの反射によって、内部での測定結果が影響を受け、結果的に、不純物濃度差の存在する界面位置を正確に検出することができない。したがって、FTIR法による膜厚の検出限界は0.3μ程度となる。
本発明本発明のエピタキシャルウェーハの製造方法は、ウェーハ表面にエピタキシャル層を成膜したエピタキシャルウェーハの製造方法であって、
前記ウェーハ裏面に所定の膜厚とされる測定用の補助膜を成膜する補助膜形成工程と、
該補助膜の膜厚をFTIR法によって測定する補助膜厚測定工程と、
前記ウェーハ表面にエピタキシャル層を成膜する表面エピタキシャル層成膜工程と、
該表面エピタキシャル層成膜工程後に前記補助膜および該補助膜上の裏面デポによる膜厚変化をFTIR法によって測定する測定工程と、
該測定工程の結果および前記補助膜厚測定工程の結果から前記裏面デポによる0.3μm以下の膜厚変化を算出する算出工程と、
を有することにより、あらかじめ、デバイス領域となるエピタキシャル層の形成されるウェーハに対して裏面デポの発生するウェーハ裏面にエピタキシャル成長によって補助膜を形成し、エピタキシャル層成膜工程以前にこの補助膜のみの膜厚を測定しておくことにより、エピタキシャル層成膜後に発生した裏面デポ膜厚と補助膜の膜厚とを同時に合算膜厚として測定し、この合算膜厚から前記補助膜のみの膜厚を除いて求めることにより、従来FTIR法では測定できなかった裏面デポによる0.3μm以下の膜厚変化の値を正確に得ることが可能となる。
図4は本発明におけるFTIR法での裏面デポの膜厚変化測定を説明するための模式図である。
エピタキシャル膜成膜後に発生した裏面デポの膜厚(膜厚変化部分)と補助膜の膜厚とを同時に合算膜厚として測定する際には、上述した膜厚測定と同様にFTIR法によって測定がおこなわれる。
すなわち合算膜厚は、FTIR法により、図4に示すように、裏面S2に補助膜Aの形成された研磨ウェーハ(基板)PWの表面S1にエピタキシャル成長によって形成されたデバイス領域となるエピタキシャル層Eを有するウェーハにおいて、裏面デポの発生するウェーハ裏面S2の周縁部Fに赤外光L1を照射し、補助膜A上の裏面デポRの表面SRで反射する反射光L4と、補助膜Aと基板PWとの界面(境界)S2で反射する反射光L5とを検出器(図示略)に入射させ、それらの光路差を測定して補助膜Aの膜厚Taおよび裏面デポRの膜厚Trを合算膜厚Traとして検出する方法である。
この後、算出工程において、裏面デポRの膜厚Trは、合算膜厚Traと補助膜Aの膜厚Taとの差として算出される。すなわち、以下の式(1)
Tr = Tra − Ta (1)
として算出される。
また、また、本発明では、上記のエピタキシャルウェーハの製造方法において、
前記測定工程における膜厚変化の測定がウェーハ周縁部で、周縁から直径方向1〜10mmの範囲でのみおこなわれることにより、裏面デポの発生する可能性のあるウェーハ周縁部のみを測定することで測定工程に要する作業時間を短縮することができるとともに、裏面デポの発生を確実に検出することが可能となる。またこの際、補助膜厚測定工程における補助膜の膜厚測定も、上記のウェーハ周縁部のみとすることが好ましく、補助膜厚測定工程に要する作業時間を短縮することができる。
また、また、上記のエピタキシャルウェーハの製造方法において、
前記測定工程における膜厚変化の測定がウェーハ周方向において、中心角15°ピッチでおこなわれることにより、後工程であるデバイス工程において裏面デポの影響を充分予測しうる検出精度とすることが可能になるとともに、測定工程に必要な作業時間を短縮して、エピタキシャルウェーハ製造のトータル時間を短縮しコストを削減することができる。
ここで、中心角15°ピッチとは、図7に示すように、測定点Pを、ウェーハ周縁部においてウェーハ中心からみた角度で、15°毎に設定することを意味する。これにより、直径300mmのエピタキシャルウェーハにおいて、20〜30mm角、好ましくは25mm角のデバイス製造に対して各デバイスに相当する箇所において必要な裏面デポの測定をおこなうことが可能となる。
またこの際、補助膜厚測定工程における補助膜の膜厚測定も、上記の中心角ピッチのみとすることが好ましく、これにより補助膜厚測定工程に要する作業時間を短縮することができる。
本発明本発明においては、上記のいずれか記載のエピタキシャルウェーハの製造方法により得られた裏面デポの膜厚変化によりエピタキシャルウェーハの適不適の判定をおこなう判定工程を有することにより、上記(1)式によって算出した裏面デポの膜厚Trが、0.04μm以上であるものは不適、これ以下であれば適合、あるいは、より好ましくは、裏面デポの膜厚Trが、0.02μm以上であるものは不適、これ以下であれば適合とすることができる。なお、エピタキシャルウェーハの適不適を判断する裏面デポの膜厚Trは、適応するデバイスによって異なるが、0.01〜0.2μmの間で設定することが可能である。
本発明本発明、のエピタキシャルウェーハにおいては、上記のエピタキシャルウェーハの製造方法により製造されたことを特徴とすることにより、裏面デポの影響を低減したエピタキシャルウェーハを製造することが可能となる。
本発明によれば、従来FTIR法では測定できなかった0.3μm以下の変化した膜厚(膜厚変化)を、あらかじめエピタキシャル成長によって補助膜を被測定部分である膜厚変化の発生するウェーハ面の全面に形成し、この補助膜のみの膜厚を測定しておくことにより、膜厚変化の発生後にこの膜厚変化部分の膜厚と補助膜の膜厚とを同時に合算膜厚として測定し、この合算膜厚から前記補助膜のみの膜厚を除いて求めることにより変化した膜厚を得ることができる、という効果を奏することができる。
以下、本発明に係る膜厚測定方法、エピタキシャルウェーハの製造方法、および、エピタキシャルウェーハの一実施形態を、図面に基づいて説明する。
図1は、本実施形態における膜厚測定方法、エピタキシャルウェーハの製造方法を示すフローチャートであり、図2は各工程におけるウェーハを示す模式断面図であり、図において、符号Wはウェーハである。
本実施形態の膜厚測定方法においては、被測定部分である膜厚変化部分として、エピタキシャルウェーハ製造時に発生する裏面デポの膜厚測定をおこなうものとし、これをエピタキシャルウェーハの製造方法として説明する。
本実施形態のエピタキシャルウェーハの製造方法は、ウェーハ表面にエピタキシャル層を成膜したエピタキシャルウェーハの製造方法であって、図1に示すように、前記ウェーハ裏面に所定の膜厚とされる測定用の補助膜を成膜する補助膜形成工程S01と、該補助膜の膜厚をFTIR法によって測定する補助膜厚測定工程S02と、前記ウェーハ表面にエピタキシャル層を成膜する表面エピタキシャル層成膜工程S03と、該表面エピタキシャル層成膜工程後に前記補助膜および該補助膜上の裏面デポによる膜厚変化をFTIR法によって測定する測定工程S04と、該測定工程の結果および前記補助膜厚測定工程の結果から前記裏面デポによる0.3μm以下の膜厚変化を算出する算出工程S05と、得られた裏面デポの膜厚変化によりエピタキシャルウェーハの適不適の判定をおこなう判定工程S06とを有する。
まず、図2(a)に示すように、CZ(チョクラルスキー)法等によって引き上げられたシリコン単結晶からスライス、ラッピング、研削、エッチング、研磨等の工程を経て得られた研磨ウェーハ(基板)PWを準備する。ここで、研磨ウェーハPWは、デバイス領域となるエピタキシャル層を成膜する表面S1が少なくとも研磨されていれる片面研磨ウェーハであればよい。本実施形態においては、研磨ウェーハPWとして、表面S1,裏面S2ともに研磨された両面研磨ウェーハとする。
ここで、研磨ウェーハPWとしては、たとえばp型ウェーハとして、FTIR法で界面検出可能な不純物濃度を有するものとされ、不純物としてのボロンが5×1017atoms/cm 程度以上の高濃度にドープされたものが好ましく、p++タイプ、または、p+タイプとすることができる。
ここで、p++タイプとはボロン濃度が1019atoms/cm 程度で、抵抗値が10(mΩ・cm)以下の低抵抗のものをいい、p+タイプとはボロン濃度が1018atoms/cm 程度で、抵抗値が10〜100(mΩ・cm)程度のものを意味している。
補助膜形成工程S01においては、図2(b)に示すように、研磨ウェーハPWの裏面S2に測定用の補助膜Aをエピタキシャル成長により成膜する。
この補助膜Aは、後述するエピタキシャル層Eと同型の不純物を含むとともに、ほぼ同じ不純物濃度に設定され、あるいは、研磨ウェーハPWと同型で異なる濃度の不純物を含むものとされる。この補助膜Aの不純物濃度は、FTIR法で界面検出可能な不純物濃度を有するもの、例えば1×1015atoms/cm 程度以下の低濃度にドープされたp−タイプとすることができる。ここで、p−タイプとはボロン濃度が1015atoms/cm 程度で、抵抗値が0.1(Ω・cm)以上のものを意味している。
また、補助膜形成工程S01においてあらかじめ形成する補助膜Aの膜厚Taは0.3〜5μm程度が好ましく、より好ましくは1〜3μm程度とされ、具体的には、2μm程度とされる。補助膜Aの膜厚がこの範囲以下であると、後述するFTIR法による合算膜厚Traの測定が正確におこなわれない可能性があるため好ましくなく、補助膜Aの膜厚がこの範囲以上であると、補助膜形成工程S01に要する時間が増大するとともに補助膜成膜用に必要な成膜ガス等が増大して、作業効率が悪くなるとともに必要なコストが増大するため好ましくない。
補助膜Aの成膜においては、バッチ式の枚葉エピ炉を使用し、加熱温度1130℃、原料ガスとしてトリクロロシラン、ドーパントガスとしてジボラン(B)を、キャリアガスとしての水素とともに枚葉エピ炉内に載置した研磨ウェーハPW裏面S2上に所定の時間流通させる。
次いで、補助膜厚測定工程S02において、図2(c)および図3に示すように、補助膜形成工程S01で成膜した補助膜Aの膜厚を測定する。
図3は本実施形態におけるFTIR法での補助膜厚測定工程S02を説明するための模式図である。
補助膜厚測定工程S02においては、図2(c)および図3に示すように、補助膜Aを有する研磨ウェーハPWの裏面S2側に赤外光L1を照射し、補助膜Aの表面SAで反射する反射光L2と、補助膜Aと基板PWとの界面(境界)S2で反射する反射光L3とを検出器(図示略)に入射させ、それらの光路差を測定して補助膜Aの膜厚Taを検出する。この際の補助膜Aの膜厚測定は、後述するようにウェーハWの周縁部Fのみでおこなわれるが、他の検査等と同時におこない、ウェーハW全面あるいは、周縁部Fを含む大部分でおこなってもよい。
検出器から出力された膜厚Taのデータは、図示しない制御手段によって、たとえば、ウェーハWにレーザーマーク等で形成されるかあるいは、ウェーハ加工フロー制御装置内で管理されているものでウェーハWを特定する整理番号等とともに、図示しない記憶手段に格納される。
次いで、表面エピタキシャル層成膜工程S03において、図2(d)に示すように、研磨ウェーハPWを反転させ、その表面S1にデバイス領域となるエピタキシャル層Eを成膜する。
このエピタキシャル層Eは、たとえば、研磨ウェーハPWと同型の不純物を含むものとされるが、製品としてのエピタキシャルウェーハの仕様に即して形成される。したがって、このエピタキシャル層Eの不純物濃度に対して、前述の補助膜Aの不純物濃度がほぼ同じになるように設定されている。
本実施形態においては、エピタキシャル層Eの不純物濃度は、例えば1×1015atoms/cm 程度以下の低濃度にドープされたp−タイプとすることができる。ここで、p−タイプとはボロン濃度が1015atoms/cm 程度で、抵抗値が0.1(Ω・cm)以上のものを意味している。
また、表面エピタキシャル層成膜工程S03において形成するエピタキシャル層Eの膜厚はたとえば2〜10μm程度とされ、この膜厚となるように、バッチ式の枚葉エピ炉内で、加熱温度1130℃、原料ガスとしてトリクロロシラン、ドーパントガスとしてジボラン(B)を、キャリアガスとしての水素とともに研磨ウェーハPW表面S1上に所定の時間流通させる。
表面エピタキシャル層成膜工程S03においては、研磨ウェーハPW裏面S2側にも、エピタキシャル層E成膜中に原料ガスが裏面への回り込むことなどにより、補助膜A上に裏面デポRが形成されることがある。
次いで、測定工程S04において、図2(e)および図4に示すように、表面エピタキシャル層成膜工程S03において形成された裏面デポRと補助膜Aの膜厚を合算膜厚TraとしてFTIR法によって測定する。
図4は、本実施形態におけるFTIR法での測定工程S04を説明するための模式図である。
測定工程S04においては、表面S1にエピタキシャル層Eの形成されたエピタキシャルウェーハ(ウェーハ)Wを反転させてで裏面S2を上側にして測定可能な状態とした後、FTIR法により、図2(e)および図4に示すように、ウェーハWにおいて、裏面デポRの発生するウェーハ周縁部Fに赤外光L1を照射し、補助膜A上の裏面デポRの表面SRで反射する反射光L4と、補助膜Aと基板PWとの界面(境界)S2で反射する反射光L5とを検出器(図示略)に入射させ、それらの光路差を測定して補助膜Aの膜厚Taおよび裏面デポRの膜厚Trを合算膜厚Traとして検出する方法である。
ここで、補助膜Aとエピタキシャル層Eとの不純物濃度の設定がほぼ同じとされているので、補助膜Aと裏面デポRとの不純物濃度も差のない状態、いわゆるFTIR法で「見えない」状態となっており、この補助膜Aと裏面デポRとの界面では検出用の赤外線が反射しない。したがって、補助膜Aと裏面デポRとの合算膜厚Traを測定することが可能となる。
検出器から出力された合算膜厚Traのデータは、図示しない制御手段によって、たとえば、ウェーハWにレーザーマーク等で形成されるかあるいは、ウェーハ加工フロー制御装置内で管理されているものでウェーハWを特定する整理番号等とともに、図示しない記憶手段に格納される。
測定工程S04における測定は、図4および図7に示すように、裏面デポRの発生する可能性のあるウェーハW周縁部Fとされる。周縁部Fは、図7に破線の外側で示すように、周縁から直径方向1〜10mmの範囲のみとされる。
また、この周縁部F内での測定は、ウェーハ全周にわたるその周方向において、複数の測定点Pごとにおこなわれる。なお、測定点Pは、図7において右下4分円の部分のみしか示していない。
測定点Pは、ウェーハ周縁部Fにおいて、図7に示すように、ウェーハ中心Cに対する中心角が15°となるように中心角15°ピッチとして設定される。これにより、直径300mmのエピタキシャルウェーハにおいて、20〜30mm角、好ましくは25mm角のデバイス製造用エピタキシャルウェーハWに対して各デバイスに相当する箇所において必要な裏面デポRの測定をおこなうことが可能となるとともに、測定作業の繁雑さを低減し、測定にかかる作業時間を短縮することが可能となる。
この後、算出工程S05において、制御手段により記憶手段から補助膜Aの膜厚Taと合算膜厚Traを読み出し、裏面デポRの膜厚Trとして、合算膜厚Traと補助膜Aの膜厚Taとの差を算出する。すなわち、以下の式(1)
Tr = Tra − Ta (1)
として算出される。
判定工程S06においては、算出工程S05で得られた裏面デポRの膜厚Trすなわち膜厚変化によりエピタキシャルウェーハWの適不適の判定をおこなう。
ここで、判定基準としての膜厚Trの値は、0.01〜0.2μmの間で設定することができるが、これは、製品としてのエピタキシャルウェーハの仕様に即して決定される。たとえば、判定基準として、裏面デポRの膜厚Trが、0.055μm以上であるものは不適、これ以下であれば適合、あるいは、より好ましくは、裏面デポの膜厚Trが、0.02μm以上であるものは不適、これ以下であれば適合とすることができる。
この判定工程S06においては、製造されたエピタキシャルウェーハWの判定をおこない、不適と判断されたものは、製造ラインから排除される。
これにより、裏面デポの影響を低減したエピタキシャルウェーハWを製造することが可能となる。
<実施例>
以下本発明に係る実施例について説明する。
本実施例においては、不純物(具体的にはボロン)濃度:1×1017atoms/cm の、p+タイプまたはp++タイプの両面研磨シリコンウエーハ(研磨ウェーハ)PWを準備し、以下の工程で、裏面デポの膜厚を測定した。
(1)研磨ウエーハPWの裏面S2に、不純物(具体的にはボロン)濃度:1×1015atoms/cm で目標膜厚2μmの補助膜Aをエピタキシャル成長させる。
(2)上記補助膜Aの膜厚TaをFTIR法によって測定した結果、膜厚は2.01μmであった。
(3)補助膜Aを成長させた裏面S2と反対の表面S1が成長面となるように、研磨ウエーハPWを反転させる。
(4)反転させた研磨ウエーハPWの表面に、不純物(具体的にはボロン)濃度:1×1015atoms/cm で目標膜厚2μmのエピタキシャル層Eを成長させる。
(5)再度、裏面S2に成長させた補助膜Aと裏面デポRとの合算膜厚TraをFTIR法によって測定した結果、合算膜厚Traは2.04μmであった。
(6)上記式(1)から、裏面デポRの膜厚Trは、Tra−Ta=0.03μmとなる。
上記の結果から、0.3μm以下の裏面デポRの膜厚を正確に測定することができることがわかる。また、この裏面デポRによるウェーハの厚み変化により、エピタキシャルウェーハWの合否を判断することが可能となる。
これに対して、図5、図6に示すように、0.3μm以下の膜厚は検出信号が乱れて正確に測定できないことがわかる。
ここで、図5は、膜厚別interferogramを示すものであり、縦軸は反射強度、横軸は任意値を示す
また、図6は、5.32μmのinterferogramを示すものであり、縦軸は反射強度、横軸は膜厚を示す。
図1は、本発明に係る膜厚測定方法、エピタキシャルウェーハの製造方法の一実施形態を示すフローチャートである。 図2は、図1の各工程におけるウェーハを示す模式断面図である。 図3は、図1における補助膜厚測定工程S02を説明するための模式図である。 図4は、図1における測定工程S04を説明するための模式図である。 図5は、本発明におけるFTIR法での膜厚測定結果を示すグラフである。 図6は、本発明におけるFTIR法での膜厚測定結果を示すグラフである。 図7は、本発明にかかる一実施形態における測定工程S04の測定点Pを説明するための模式図である。
符号の説明
W…エピタキシャルウェーハ
PW…研磨ウェーハ
A…補助膜
E…エピタキシャル層
R…裏面デポ(膜厚変化部分)

Claims (7)

  1. FTIR法によってシリコンウェーハにおける0.3μm以下の膜厚変化を測定するための膜厚測定方法であって、
    前記膜厚変化を測定する面に所定の膜厚とされる測定用の補助膜を成膜する補助膜形成工程と、
    該補助膜の膜厚を測定する補助膜厚測定工程と、
    前記膜厚変化後に前記補助膜および前記補助膜上の膜厚変化を測定する測定工程と、
    該測定工程の結果および前記補助膜厚測定工程の結果から膜厚変化を算出する算出工程と、
    を有することを特徴とする膜厚測定方法。
  2. 請求項1記載の膜厚測定方法において、前記測定工程で測定する膜厚変化が、エピタキシャルウェーハ製造時にウェーハ表面にエピタキシャル層を成膜する表面エピタキシャル層形成工程におけるウェーハ裏面の裏面デポによる膜厚変化とされることを特徴とする膜厚測定方法。
  3. ウェーハ表面にエピタキシャル層を成膜したエピタキシャルウェーハの製造方法であって、
    前記ウェーハ裏面に所定の膜厚とされる測定用の補助膜を成膜する補助膜形成工程と、
    該補助膜の膜厚をFTIR法によって測定する補助膜厚測定工程と、
    前記ウェーハ表面にエピタキシャル層を成膜する表面エピタキシャル層成膜工程と、
    該表面エピタキシャル層成膜工程後に前記補助膜および該補助膜上の裏面デポによる膜厚変化をFTIR法によって測定する測定工程と、
    該測定工程の結果および前記補助膜厚測定工程の結果から前記裏面デポによる0.3μm以下の膜厚変化を算出する算出工程と、
    を有することを特徴とするエピタキシャルウェーハの製造方法。
  4. 請求項3記載のエピタキシャルウェーハの製造方法において、
    前記測定工程における膜厚変化の測定がウェーハ周縁部で、周縁から直径方向1〜10mmの範囲でのみおこなわれることを特徴とするエピタキシャルウェーハの製造方法。
  5. 請求項4記載のエピタキシャルウェーハの製造方法において、
    前記測定工程における膜厚変化の測定がウェーハ周方向において、中心角15°ピッチでおこなわれることを特徴とするエピタキシャルウェーハの製造方法。
  6. 請求項3から5のいずれかに記載のエピタキシャルウェーハの製造方法により得られた裏面デポの膜厚変化によりエピタキシャルウェーハの適不適の判定をおこなう判定工程を有することを特徴とするエピタキシャルウェーハの製造方法。
  7. 請求項6記載のエピタキシャルウェーハの製造方法により製造されたことを特徴とするエピタキシャルウェーハ。
JP2008151858A 2008-06-10 2008-06-10 膜厚測定方法、エピタキシャルウェーハの製造方法、および、エピタキシャルウェーハ Active JP5380912B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008151858A JP5380912B2 (ja) 2008-06-10 2008-06-10 膜厚測定方法、エピタキシャルウェーハの製造方法、および、エピタキシャルウェーハ
KR1020090049734A KR101120454B1 (ko) 2008-06-10 2009-06-05 막두께 측정 방법, 에피택셜 웨이퍼의 제조 방법, 및 에피택셜 웨이퍼
US12/480,921 US8409349B2 (en) 2008-06-10 2009-06-09 Film thickness measurement method, epitaxial wafer production process and epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008151858A JP5380912B2 (ja) 2008-06-10 2008-06-10 膜厚測定方法、エピタキシャルウェーハの製造方法、および、エピタキシャルウェーハ

Publications (2)

Publication Number Publication Date
JP2009302133A true JP2009302133A (ja) 2009-12-24
JP5380912B2 JP5380912B2 (ja) 2014-01-08

Family

ID=41400589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008151858A Active JP5380912B2 (ja) 2008-06-10 2008-06-10 膜厚測定方法、エピタキシャルウェーハの製造方法、および、エピタキシャルウェーハ

Country Status (3)

Country Link
US (1) US8409349B2 (ja)
JP (1) JP5380912B2 (ja)
KR (1) KR101120454B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051291A (ja) * 2011-08-30 2013-03-14 Sumco Corp シリコンウェーハ加工量の評価方法および評価用シリコンウェーハ
WO2016059670A1 (ja) * 2014-10-14 2016-04-21 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法
JP2018037533A (ja) * 2016-08-31 2018-03-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN109216222A (zh) * 2017-07-07 2019-01-15 信越半导体株式会社 晶片评价方法和外延晶片的制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5380912B2 (ja) * 2008-06-10 2014-01-08 株式会社Sumco 膜厚測定方法、エピタキシャルウェーハの製造方法、および、エピタキシャルウェーハ
JP5581713B2 (ja) * 2009-02-12 2014-09-03 株式会社Sumco ウェーハ表面測定装置
JP2011082443A (ja) * 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法
JP6127748B2 (ja) 2013-06-10 2017-05-17 株式会社Sumco エピタキシャルウェーハの製造方法
KR101646914B1 (ko) 2014-08-27 2016-08-10 대한민국 관절 각 추정을 이용한 편마비 환자의 상지 재활 기기 제어장치 및 그 방법
KR102214716B1 (ko) 2014-08-28 2021-02-10 삼성전자주식회사 박막 두께 측정 장치, 이를 포함하는 시스템 및 박막 두께 측정 방법
CN104690637A (zh) * 2015-03-18 2015-06-10 合肥京东方光电科技有限公司 一种柔性基板研磨控制方法及装置
CN108168484A (zh) * 2016-12-07 2018-06-15 上海新昇半导体科技有限公司 测量方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5432970A (en) * 1977-08-19 1979-03-10 Nec Corp Appreciating method for semiconductor device
JPH0888261A (ja) * 1994-09-19 1996-04-02 Hitachi Ltd 半導体装置の製造方法
JP2003254741A (ja) * 2002-02-28 2003-09-10 Shin Etsu Handotai Co Ltd 半導体エピタキシャルウェーハの測定方法、半導体エピタキシャルウェーハの測定装置、半導体エピタキシャルウェーハの製造方法及びコンピュータプログラム
JP2008159976A (ja) * 2006-12-26 2008-07-10 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びその製造方法、並びに半導体デバイスの製造方法及びsoiウェーハの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275776A (ja) 1997-03-28 1998-10-13 Super Silicon Kenkyusho:Kk 半導体ウエハ製造装置
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
JP2003109991A (ja) 2001-09-28 2003-04-11 Shin Etsu Handotai Co Ltd 膜厚測定用モニター、モニターの再生方法
US7142314B2 (en) * 2003-11-19 2006-11-28 Wafertech, Llc Wafer stage position calibration method and system
JP5444607B2 (ja) * 2007-10-31 2014-03-19 株式会社Sumco エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハの製造方法
JP5012554B2 (ja) * 2008-02-19 2012-08-29 株式会社Sumco エピタキシャルウェーハの製造方法
JP5380912B2 (ja) * 2008-06-10 2014-01-08 株式会社Sumco 膜厚測定方法、エピタキシャルウェーハの製造方法、および、エピタキシャルウェーハ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5432970A (en) * 1977-08-19 1979-03-10 Nec Corp Appreciating method for semiconductor device
JPH0888261A (ja) * 1994-09-19 1996-04-02 Hitachi Ltd 半導体装置の製造方法
JP2003254741A (ja) * 2002-02-28 2003-09-10 Shin Etsu Handotai Co Ltd 半導体エピタキシャルウェーハの測定方法、半導体エピタキシャルウェーハの測定装置、半導体エピタキシャルウェーハの製造方法及びコンピュータプログラム
JP2008159976A (ja) * 2006-12-26 2008-07-10 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びその製造方法、並びに半導体デバイスの製造方法及びsoiウェーハの製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051291A (ja) * 2011-08-30 2013-03-14 Sumco Corp シリコンウェーハ加工量の評価方法および評価用シリコンウェーハ
WO2016059670A1 (ja) * 2014-10-14 2016-04-21 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法
JPWO2016059670A1 (ja) * 2014-10-14 2017-04-27 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法
US10229830B2 (en) 2014-10-14 2019-03-12 Mitsubishi Electric Corporation Method of manufacturing silicon carbide epitaxial wafer
JP2018037533A (ja) * 2016-08-31 2018-03-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法
WO2018043300A1 (ja) * 2016-08-31 2018-03-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN109216222A (zh) * 2017-07-07 2019-01-15 信越半导体株式会社 晶片评价方法和外延晶片的制造方法
KR20190005721A (ko) * 2017-07-07 2019-01-16 신에쯔 한도타이 가부시키가이샤 웨이퍼 평가 방법 및 에피택셜 웨이퍼의 제조 방법
JP2019016713A (ja) * 2017-07-07 2019-01-31 信越半導体株式会社 ウェーハ評価方法及びエピタキシャルウェーハの製造方法
KR102550456B1 (ko) * 2017-07-07 2023-07-03 신에쯔 한도타이 가부시키가이샤 웨이퍼 평가 방법 및 에피택셜 웨이퍼의 제조 방법
CN109216222B (zh) * 2017-07-07 2023-10-10 信越半导体株式会社 晶片评价方法和外延晶片的制造方法

Also Published As

Publication number Publication date
KR20090128326A (ko) 2009-12-15
US20090305021A1 (en) 2009-12-10
JP5380912B2 (ja) 2014-01-08
KR101120454B1 (ko) 2012-03-14
US8409349B2 (en) 2013-04-02

Similar Documents

Publication Publication Date Title
JP5380912B2 (ja) 膜厚測定方法、エピタキシャルウェーハの製造方法、および、エピタキシャルウェーハ
US7838398B2 (en) Epitaxially coated semiconductor wafer and device and method for producing an epitaxially coated semiconductor wafer
US6200388B1 (en) Substrate support for a thermal processing chamber
JP5264977B2 (ja) エピタキシャル被覆された半導体ウェハの製造方法
JP6222171B2 (ja) 定寸装置、研磨装置、及び研磨方法
JP5326888B2 (ja) エピタキシャルウェーハの製造方法
WO2018037831A1 (ja) 抵抗率標準サンプルの製造方法及びエピタキシャルウェーハの抵抗率測定方法
KR101631410B1 (ko) 웨이퍼 에지부의 저온산화막 검출 장치 및 검출 방법
JP5439752B2 (ja) 汚染検出用モニターウェーハ、汚染検出方法及びエピタキシャルウェーハの製造方法
JP2010034462A (ja) 両面研磨装置
WO2004020705A1 (ja) エピタキシャルウエーハとその製造方法
JP5444874B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP2010141166A (ja) 拡散ウェーハの製造方法
WO2020261860A1 (ja) 半導体ウェーハの厚み測定方法及び半導体ウェーハの厚み測定システム
CN103681392B (zh) 机械性刮伤检测的方法
JP6288515B2 (ja) 評価方法及び測定方法
JP2015126010A (ja) エピタキシャル成長前後の半導体ウェーハのエッジ形状の評価方法
JP6123150B2 (ja) シリコンウェーハ加工量の評価方法およびシリコンウェーハの製造方法
US12119375B2 (en) Silicon epitaxial wafer production method and silicon epitaxial wafer
JP7063259B2 (ja) シリコンエピタキシャルウェーハの製造方法
US20220148925A1 (en) Wafer evaluation method
JP2017174864A (ja) エピタキシャルウェーハの評価方法及び製造方法
JP5614394B2 (ja) 気相成長装置の清浄度評価方法
JP2020077662A (ja) パターンシフト測定方法
WO2019017190A1 (ja) シリコンウェーハ製造工程の評価方法およびシリコンウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130916

R150 Certificate of patent or registration of utility model

Ref document number: 5380912

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250