JP2009288735A5 - - Google Patents

Claims (8)

1. 画素をマトリックス状に配置して表示部が形成され、
   各画素は、
   垂直方向に延長する細長い形状により全体形状が形成され、
   垂直方向に延長する形状の分割領域に分割されて、各分割領域がそれぞれ減点化可能に作成された
   画像表示装置。
2. 前記画素は、
   カラー画像の１画素を形成するサブ画素である
   請求項１に記載の画像表示装置。
3. 前記表示部は、
   画素回路をマトリックス状に配置して形成され、
   前記画素回路は、
   発光素子と、
   ゲートソース間電圧に応じた駆動電流により前記発光素子を電流駆動する駆動トランジスタと、
   前記ゲートソース間電圧を保持する保持容量と、
   前記保持容量を信号線に接続して前記保持容量の端子間電圧を設定する書込トランジスタとを少なくとも有する
   請求項１または２に記載の画像表示装置。
4. 前記発光素子は、
   有機ＥＬ素子である
   請求項３に記載の画像表示装置。
5. 前記有機ＥＬ素子は、
   下部電極及び上部電極で有機ＥＬ素子材料層を挟持して形成され、
   前記画素を囲む形状により前記下部電極材料で、前記上部電極の補助電極が形成され、
   前記補助電極と前記下部電極とを絶縁する絶縁材料層が、前記下部電極の前記上部電極側に部分的に設けられて前記分割領域が形成された
   請求項４に記載の画像表示装置。
6. 前記画素回路は、
   前記発光素子を発光させる発光期間と、前記発光素子の発光を停止させる非発光期間とを交互に繰り返し、
   前記非発光期間において、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定した後、前記駆動トランジスタのしきい値電圧に応じた電圧に設定し、
   続いて前記保持容量の端子電圧を前記信号線の電圧に設定して、続く前記発光期間を開始する
   請求項３〜５のいずれかに記載の画像表示装置。
7. 前記画素回路は、
   前記駆動トランジスタのドレイン電圧の立ち下げと共に、前記書込トランジスタを介して前記信号線により前記保持容量の端子電圧をばらつき補正用の電圧に設定することにより、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定する
   請求項６に記載の画像表示装置。
8. 表示部に設けられた画素から欠陥画素を検出する欠陥検出ステップと、
   前記欠陥検出ステップで検出した欠陥画素を修復する修復ステップとを有し、
   前記画素は、
   垂直方向に延長する細長い形状により全体形状が形成され、
   垂直方向に延長する形状の分割領域に分割されて、各分割領域がそれぞれ減点化可能に作成され、
   前記欠陥検出ステップは、
   前記欠陥画素における欠陥の分割領域を検出し、
   前記修復ステップは、
   前記欠陥の分割領域を減点化して前記欠陥画素を修復する
   画像表示装置の製造方法。