JP2009277171A - スロット型cpu装置 - Google Patents

スロット型cpu装置 Download PDF

Info

Publication number
JP2009277171A
JP2009277171A JP2008130395A JP2008130395A JP2009277171A JP 2009277171 A JP2009277171 A JP 2009277171A JP 2008130395 A JP2008130395 A JP 2008130395A JP 2008130395 A JP2008130395 A JP 2008130395A JP 2009277171 A JP2009277171 A JP 2009277171A
Authority
JP
Japan
Prior art keywords
cpu
slot position
address
slot
port number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008130395A
Other languages
English (en)
Other versions
JP5309688B2 (ja
Inventor
Reiko Matsushima
麗子 松嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008130395A priority Critical patent/JP5309688B2/ja
Publication of JP2009277171A publication Critical patent/JP2009277171A/ja
Application granted granted Critical
Publication of JP5309688B2 publication Critical patent/JP5309688B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)

Abstract

【課題】複数のCPU間通信用の通信パラメータを自動的に設定することが可能なスロット型CPU装置を提供する。
【解決手段】CPUは自CPUを実装したスロット位置をスロット位置検索機能201にて検知してスロット位置設定テーブル251に登録し、スロット位置に基づいてIPアドレス作成機能202にてLAN通信用に必要なIPアドレスを決定してIPアドレス設定テーブル252に登録し、通信に必要なIPポート番号を、自CPUと通信可能な他のCPUとのスロット位置の組み合わせとしてIPポート番号作成機能204にて作成してIPポート番号設定テーブル254に登録する。CPUの実装スロット位置は、電源投入時の電源電圧または電源電流の立ち上がり速度を測定することにより、または、スロット位置ごとに備えたハードスイッチを読み取ることにより、検知する。CPU間通信は、スイッチングハブを用いたメッシュ型ネットワークにて行う。
【選択図】 図2

Description

本発明は、スロット型CPU装置に関し、特に、CPU間の通信パラメータの設定を自動的に行うスロット型CPU装置に関する。
スロット型CPU装置は、複数のCPUを有するマルチCPUとして構成するものであり、CPU間の通信が必須である。しかし、特許文献1の特開2004−302735号公報「機器構成管理装置」に記載のように、CPU間の通信を行うためには、ユーザはCPU間の通信を行わせるためのネットワーク設計作業つまり通信パラメータの設計作業を行う必要がある。また、ネットワーク設計により決定したIPアドレス、IPポート番号、サブネットマスクなどの通信パラメータを、設計した通りに、CPUそれぞれに初期設定することが必要であり、さらには、CPUに実装するOS(Operating System)の種類により、設定方法が異なることがあるため、正常に通信を行うことが可能になるまで、煩雑な処理が必要であった。
また、ユーザが手動で通信パラメータを設定する際には、設定ミスが発生する場合や、各CPUの形状が箱型ケースのスロットそれぞれに収納する同一の形状であるため、箱型ケースのスロット位置の誤認識などに伴う設定ミスが発生する場合がある。かくのごとき設定ミスが一箇所でも発生すると、CPU間の通信は不可能になる。例えば、設定ミスの一つとして、IPアドレスを同じ番号に設定した場合には、正常に通信できたり、通信ができなかったりするなど、不安定な状況を引き起こすことになるとともに、設定ミスの箇所を特定するためには、全部のCPUの設定内容を見直すことが必要になるなど、設定作業が非効率な点が多数発生していた。
特開2004−302735号公報(第4−5頁)
本発明は、前述のような問題に鑑みてなされたものであり、CPU間通信用の通信パラメータの人手による設定を行うことなく、マルチCPU間の通信を実現することを可能とするスロット型CPU装置を提供することを、その目的としている。
前述の課題を解決するため、本発明によるスロット型CPU装置は、次のような特徴的な構成を採用している。
(1)複数のCPUで構成されたシステムにおいて、複数のCPUそれぞれを搭載する複数のスロットを備えて、目的の処理をマルチCPUで実行するために、搭載したCPU間の通信をLANインタフェースに基づいて行うスロット型CPU装置であって、CPU自身が、当該CPUが実装された実装スロット位置を検知し、検知した前記実装スロット位置に基づいて、当該CPUのLANインタフェース用に必要な通信パラメータを決定するスロット型CPU装置。
本発明のスロット型CPU装置によれば、以下のような効果を得ることができる。
本発明に係るスロット型CPU装置においては、ネットワークを介してLAN接続されたCPU間の通信に必要となる送信先IPアドレス、送信先IPポート番号、送信元IPアドレス、送信元IPポート番号が、すべて、CPUが実装された箱型ケースのスロット位置から自動的に算出されるので、ネットワーク設計およびIPアドレス、IPポート番号の通信パラメータの初期設定が不要であり、CPU間の通信パラメータの設定が容易で、設定作業の効率が良いネットワーク構築を行うことができる。
以下、本発明によるスロット型CPU装置の好適な実施形態について添付図を参照して説明する。
(本発明の特徴)
本発明の実施形態の説明に先立って、本発明の特徴について、その概要をまず説明する。本発明は、スロット型CPUにおいて、CPU間通信にLAN回線を使用する際のIPアドレス等の通信パラメータの設定を自動的で行うことにより、容易にCPU間通信を行うことを可能とする。なお、スロット型CPUとは、実装用のケースの各スロットにCPUボードを複数枚並べて実装し、目的のシステムをマルチCPU構成で実現するものである。
つまり、本発明においては、自CPUが実装されている箱型ケース内のスロット位置を自動的に検索するスロット位置検索手段と、検索されたスロットの実装位置から、自CPUおよび通信相手のCPUのIPアドレスを自動的にかつ一意に作成するIPアドレス作成手段および自CPUと通信相手のCPUとの通信に用いるIPポート番号を自動的にかつ一意に作成するIPポート番号作成手段と、データ送信時に、決定した自CPUおよび通信相手のCPUのIPアドレス、IPポート番号を自動的に設定する送信先自動設定手段と、データ受信時に、自CPU宛のデータか否かを自動的に判別する受信先検索手段と、CPU間のネットワークをメッシュ型に構築するメッシュ型ネットワーク構築手段(例えばSW−HUB:スイッチングハブ)と、を少なくとも備えている。
かくのごとき手段を用いることにより、スロット型CPUにおいて、各CPUは、自CPUが実装されているスロット位置を検索し、自CPUに割り当てるべきIPアドレス、IPポート番号を作成するとともに、通信相手先となる実装可能なCPU個数分のIPアドレス、IPポート番号を作成することにより、自動的に、かつ、一意に定まるIPアドレス、IPポート番号を設定して、CPU間の正常な通信を行うことを可能とする。さらに、SW−HUB(スイッチングハブ)を用いて、各CPUそれぞれとの間に、メッシュ型のネットワークを構築することにより、双方向通信経路を構築することを可能とする。
なお、本発明におけるIPアドレスの割り当て方法と、TCP/IPのIPアドレス、サブネットマスクなどの設定情報を動的に割り付けるDHCP(Dynamic Host Configuration Protocol)との違いは、DHCPは、DHCPサーバがIPアドレスを一意に設定することに対し、本発明においては、各CPUが自律的にIPアドレス、IPポート番号を一意に設定することにある。さらには、何らかの外部装置を使用してIPアドレスを指定する方式との違いは、CPUの実装位置を自律的に検索し、IPアドレスを設定することにある。
(実施形態の構成)
図1は、本発明によるスロット型CPU装置の装置構成の一例を示す装置構成図である。図1に示すように、本実施形態のスロット型CPU装置100は、箱型ケース101と電源バス301と電源ユニット300と最大n台(n:整数)のCPU1〜CPU nとネットワーク(SW−HUB)200とLANケーブル11〜1nとネットワークコネクタ21〜2nとを少なくとも含んで構成されている。
箱型ケース101には、電源ユニット300が内蔵されるとともに、CPU1〜CPU nを並列に搭載するn個のスロットが用意されており、各スロットには、電源ユニット300からの電源を、各スロットに搭載された際のCPU1〜CPU nそれぞれに供給する電源バス301が接続されている。また、各スロットに搭載されたCPU1〜CPU nは、それぞれ、LANケーブル11〜1nを介して、ネットワーク(SW−HUB)200のネットワークコネクタ21〜2nと接続されており、CPU1〜CPU nは、ネットワーク(SW−HUB)200によりメッシュ型に双方向に接続されていて、相互に通信を行うことが可能である。
次に、図2を参照して、CPU内の機能を説明する。図2は、図1のスロット型CPU装置100を構成する各CPU内のブロック構成の一例を説明するブロック構成図である。スロット型CPU装置において、各CPUは、図2に示すように、実装したスロットの位置を決定するスロット位置検索機能201、IPアドレスを作成するIPアドレス作成機能202、CPU番号を作成するCPU番号作成機能203、IPポート番号を作成するIPポート番号作成機能204を少なくとも備えている。
また、スロット位置検索機能201により検索したスロット位置はスロット位置設定テーブル251に、IPアドレス作成機能202により作成したIPアドレスはIPアドレス設定テーブル252に、CPU番号作成機能203により作成したCPU番号はCPU番号設定テーブル253に、IPポート番号作成機能204により作成したIPポート番号はIPポート番号設定テーブル254にそれぞれ保存される。
ここで、スロット位置設定テーブル251、IPアドレス設定テーブル252、CPU番号設定テーブル253、IPポート番号設定テーブル254の各テーブルは、各CPU内のメモリに設けられている。スロット位置設定テーブル251、IPアドレス設定テーブル252、CPU番号設定テーブル253は、自CPU分のみならず、通信の相手先となる可能性を有する各CPUについても設定できるように、最大実装数分(n個分)の容量を有している。また、IPポート番号設定テーブル254は、通信の相手先となる可能性を有する各CPUとの通信を行う際の自CPU側のIPポート番号および相手CPU側のIPポート番号の双方を設定できるように、最大実装数分(n個分)の2倍の容量を有している。
例えば、CPUをスロット位置Apとして“p”
(p=1〜nのいずれか)の位置に実装したCPUの場合、スロット位置検索機能201により、自CPUのスロット位置Apとして“p”がスロット位置設定テーブル251に登録されるとともに、“p”以外の他のCPUのスロット位置についても、スロット位置設定テーブル251に登録される。ここで、Apと異なるスロット位置例えば“1”に実装し直した場合、自CPUのスロット位置は、Apではなく、スロット位置A1の“1”がスロット位置設定テーブル251に登録される。
同様に、スロット位置設定テーブル251に自CPUのスロット位置Apとして“p”が登録されている自CPUの場合、IPアドレス作成機能202により自CPUのIPアドレスのホストアドレスとして、スロット位置Apと同一の“p”が、IPアドレス設定テーブル252に登録されるとともに、“p”以外の他のCPUのIPアドレスのホストアドレスについても、スロット位置に対応してIPアドレス設定テーブル252に登録される。Apと異なるスロット位置例えば“1”に実装し直した場合、自CPUのスロット位置A1として“1”がスロット位置設定テーブル251に登録されるとともに、自CPUのIPアドレスのホストアドレスも、“1”がIPアドレス設定テーブル252に登録される。ここで、IPアドレスのネットワークアドレスについては、各CPUすべてについて同一のネットワーク内に存在するものとして、各CPUすべてについて共通で、例えば、“10.1.1.0”であり、サブネットマスクは“255.255.255.0”である。したがって、最終的には、IPアドレス設定テーブル252には、(ネットワークアドレス)+(ホストアドレス)の合成が行われ、IPアドレスとして登録される。
同様に、スロット位置設定テーブル251に自CPUのスロット位置Apとして“p”が登録されている自CPUの場合、CPU番号作成機能203により自CPUのCPU番号として、スロット位置Apと同一の“p”が、CPU番号設定テーブル253に登録されるとともに、“p”以外の他のCPUのCPU番号についても、CPU番号設定テーブル253に登録される。Apと異なるスロット位置例えば“1”に実装し直した場合、自CPUのスロット位置A1として“1”がスロット位置設定テーブル251に登録されるとともに、自CPUのCPU番号も、“1”がCPU番号設定テーブル253に登録される。
また、スロット位置設定テーブル251に自CPUのスロット位置Apとして“p”が登録されている自CPUの場合、IPポート番号作成機能204により、自CPUのIPポート番号は、(自CPU番号+通信先CPU番号)の形式で生成され、自CPU番号の“p”を2桁の“0p”、通信先の相手のCPU番号“k”(kは1〜n)も、2桁の“0k”として、“0p0k”が、IPポート番号設定テーブル254に登録される。ここで、IPポート番号設定テーブル254に登録されるIPポート番号は、通信を行う際に必要とする、自CPU pとの相手となるすべてのCPU側のIPポート番号も含めて設定されるものであり、自CPU pがデータを送受信する自CPU p側のIPポート番号“0p0k”のみならず自CPU pとの間でデータを送受信する相手側のCPUで使用されるIPポート番号“0k0p”を含めて設定している例を示している。
さらに、各CPUは、送信データの送信時に、IPアドレス設定テーブル252とIPポート番号設定テーブル254とから、送信先のCPUのIPアドレス、IPポート番号および送信元の自CPU pのIPアドレス、IPポート番号を設定する送信先設定機能205と、該送信先設定機能205により設定した送信先に送信すべき送信データ256をLANケーブル、ネットワーク(SW−HUB)200を介して送信する送信機能206と、LANケーブル、ネットワーク(SW−HUB)200を介して送信元から送信されてきた受信データ257を受信する受信機能207と、該受信機能207により受信した受信データ257から送信先を示すIPアドレスとIPポート番号とを取り出して、IPアドレス設定テーブル252とIPポート番号設定テーブル254とを検索することにより、自CPU向けのデータか否かを判別し、自CPU向けのデータであれば、取り込む受信先検索機能208とを、備えている。
(実施形態の動作の説明)
次に、図1、図2のスロット型CPU装置100の動作の一例を、図3、図4、図5を用いて説明する。
まず、図2に示したCPU p(p=1〜n)のスロット位置検索機能201が、自CPU pが箱型ケース101に実装されたスロット位置Apを検知する動作について説明する。本実施形態においては、電源投入時に、電源ユニット300とCPU pの実装スロット位置pとの距離に応じて変化する電源バス301の反射時間を利用するものであり、電源電圧または電源電流の立ち上がり速度を算出することによって、実装されているスロット位置A1〜スロット位置Anの中からスロット位置Apを検知する。あるいは、スロット位置A1〜スロット位置Anのそれぞれの位置を示すハードスイッチをそれぞれに用意して、スロット位置Apに実装したCPU pは、該ハードスイッチを読み取ることによって、スロット位置Apを検知するようにしても良い。スロット位置検索機能201は、検知したスロット位置Apをスロット位置設定テーブル251に登録する。
自CPU pの実装スロット位置Apが決定すると、図3に示すように、自CPU pのCPU番号、IPアドレスも自動的に決定される。図3は、本発明のスロットCPU装置のスロット位置、CPU番号、IPアドレスに対応関係を説明するための説明図である。つまり、図3に示すように、CPU pの実装スロット位置Apが決定すると、自CPU pのCPU番号はスロット位置そのものの“p”であり、また、IPアドレスのホストアドレスも、スロット位置そのものの“p”である。なお、IPアドレスのネットワークアドレス“10.1.1.0”、サブネットマスク“255.255.255.0”はすべてのCPUに共通の値である。
例えば、スロット位置“1”に実装したCPUのCPU番号は“1”であり、そのIPアドレスのホストアドレスも“1”であり、IPアドレスは、ネットワークアドレス“10.1.1.0”とホストアドレス“1”とを合成した符号B1で示す“10.1.1.1”となる。また、スロット位置“2”に実装したCPUのCPU番号は“2”であり、そのIPアドレスのホストアドレスも“2”であり、IPアドレスは、ネットワークアドレス“10.1.1.0”とホストアドレス“2”とを合成した符号B2で示す“10.1.1.2”となる。同様に、スロット位置“n”に実装したCPUのCPU番号は“n”であり、そのIPアドレスのホストアドレスも“n”であり、IPアドレスは、ネットワークアドレス“10.1.1.0”とホストアドレス“n”とを合成した符号Bnで示す“10.1.1.n”となる。
すなわち、図2に示したCPU p(p=1〜n)のIPアドレス作成機能202は、スロット位置Apと同一の“p”を、ホストアドレスとして、共通のネットワークアドレス“10.1.1.0”と合成して、“10.1.1.p”(IPアドレスBp)のIPアドレスを生成して、IPアドレス設定テーブル252に登録する。なお、CPU p以外のCPUのIPアドレスについても、実装可能なCPUの個数分(n個分)、送信先のIPアドレスとして登録しておく。
また、CPU番号作成機能203は、スロット位置Apと同一の“p”を、CPU pのCPU番号として、CPU番号設定テーブル253に登録する。箱型ケース101のスロットに実装したCPU番号 pと、スロット位置Apとの対応関係を模式的に図4に示している。図4に示すように、「スロット位置(A1〜An)」=「CPU番号(1〜n)」と同一の番号が付与されていることになる。なお、CPU p以外のCPUのCPU番号についても、実装可能なCPUの個数分(n個分)、登録しておく。
また、図2に示すIPポート番号作成機能204は、スロット位置p(p=1〜n)のCPU pの場合、自CPU pとの通信相手となる他のCPU側に関する情報も必要となるため、スロット位置設定テーブル251からスロット位置A1〜スロット位置Anを取り出し、または、CPU番号設定テーブル253からCPU1〜CPU nを取り出し、自CPU pにて送受信する場合のすべてのCPU k(k=1〜n)の組み合わせ、および、通信の可能性がある通信相手先のCPU k(k=1〜n)側で使用されるものについても、自CPU pを通信相手とする場合のすべての組み合わせを作成する。
ここで、IPポート番号として、送信元のCPU pから送信先の例えばCPU1に送信する場合、送信するCPU p側では、“0p01”(送信元CPU番号+送信先CPU番号)を使って送信する。一方、送信元のCPU pから受信するCPU1側では、“010p”(送信先CPU番号+送信元CPU番号)を使って受信する。逆に、CPU pが、他のCPU例えばCPU1からの送信先となって、CPU1からの情報を受信する場合、送信するCPU1側では、“010p”(送信元CPU番号+送信先CPU番号)を使って送信する。一方、送信元のCPU1から受信するCPU p側では、“0p01”(送信先CPU番号+送信元CPU番号)を使って受信する。
つまり、自CPU pを送信元としてデータを送信する場合には、送信先がCPU1の場合、IPポート番号は“0p01”であり、送信先がCPU2の場合、IPポート番号は“0p02”であり、…、送信先が自CPU pの場合、IPポート番号は“0p0p”であり、…、送信先がCPU nの場合、IPポート番号は“0p0n”である。一方、自CPU pを送信先として他のCPUから送られてくるデータを受信する場合も、送信元がCPU1の場合、IPポート番号は“0p01”であり、送信元がCPU2の場合、IPポート番号は“0p02”であり、…、送信元が自CPU pの場合、IPポート番号は“0p0p”であり、…、送信元がCPU nの場合、IPポート番号は“0p0n”である。
また、自CPU pが通信を行う際に、通信相手側のCPUのIPポート番号もデータ内にアドレス情報として設定する必要があるので、IPポート番号作成機能204は、通信の可能性があるすべてのCPU k(k=1〜n)側のIPポート番号も作成する。自CPU pを送信元としてデータを送信し、通信相手の送信先のCPUに受信してもらう場合には、送信先がCPU1の場合、相手側のIPポート番号は“010p”であり、送信先がCPU2の場合、相手側のIPポート番号は“020p”であり、…、送信先が自CPU pの場合、相手側のIPポート番号は“0p0p”であり、…、送信先がCPU nの場合、相手側のIPポート番号は“0n0p”である。一方、通信相手の送信元のCPUから自CPU pを送信先とするデータを送信する場合も、送信元がCPU1の場合、相手側のIPポート番号は“010p”であり、送信元がCPU2の場合、相手側のIPポート番号は“020p”であり、…、送信元が自CPU pの場合、相手側のIPポート番号は“0p0p”であり、…、送信元がCPU nの場合、相手側のIPポート番号は“0n0p”である。
CPI pのIPポート番号作成機能204は、自CPU p側と、自CPUpとの間で通信を行う可能性があるすべてのCPU側との双方に関して作成したIPポート番号を、IPポート番号設定テーブル254に登録する。ただし、データ通信においては、自CPU p同士つまり送信元、送信先がいずれもCPU pとなるIPポート番号“0p0p”は、わざわざ、LANケーブルを介した通信を行う必要がない場合であるので、IPポート番号設定テーブル254には「無効」として登録される。
次に、スロット型CPU装置100のCPU間通信の仕組みつまりCPU1〜CPU nが相互に通信する仕組みについて図5を用いて説明する。図5は、スロット型CPU装置100のCPU間通信の仕組みを説明するための説明図であり、CPU1からCPU2へ送信データ256を送信する場合について例示している。図5(A)は、CPUの実装個数が4個の場合について、スロット位置A1〜A4に実装されたCPU1〜CPU4それぞれが、図1に示すように、LANケーブル11〜14およびネットワーク200(SW−HUB:スイッチングハブ)によりメッシュ型のネットワークを構成していて、いずれのCPUとの間でも通信を行うことが可能である。また、図5(A)には、CPU1〜CPU4それぞれに割り当てられているCPU番号、IPアドレス、IPポート番号についても示している。
図5(A)に示すように、例えば、スロット位置A1に実装されたCPU番号が“1”のCPUの場合、自CPU1のIPアドレスB1は、前述したように、“10.1.1.1”、CPU番号が“2”のCPUの場合、自CPU2のIPアドレスB2は、“10.1.1.2”、CPU番号が“3”のCPUの場合、自CPU3のIPアドレスB3は、“10.1.1.3”、CPU番号が“4”のCPUの場合、自CPU4のIPアドレスB4は、“10.1.1.4”である。
また、例えば、スロット位置A1に実装されたCPU番号が“1”のCPUの場合、自CPU1のIPポート番号は、前述したように、通信相手先のCPUがCPU2の場合、“0102”であり、通信相手先のCPUがCPU3の場合、“0103”であり、通信相手先のCPUがCPU4の場合、“0104”である。同様に、スロット位置A2に実装されたCPU番号が“2”のCPUの場合、自CPU2のIPポート番号は、通信相手先のCPUがCPU1の場合、“0201”であり、通信相手先のCPUがCPU3の場合、“0203”であり、通信相手先のCPUがCPU4の場合、“0204”である。
また、図5(B)には、CPU1からCPU2へ送信される送信データ256の先頭に設定すべきアドレス情報の一例を示している。図5(B)に示すように、送信データ256として送信するデータ本体の先頭には、送信先IPアドレス511、送信元IPアドレス512、送信先IPポート番号513、送信元IPポート番号514がアドレス情報として付与されるものであり、送信先設定機能205によって生成される。
例えば、CPU1からCPU2へ送信する送信データ256については、送信先IPアドレス511は、送信先であるCPU2のIPアドレスB2“10.1.1.2”であり、送信元IPアドレス512は、送信元であるCPU1のIPアドレスB1“10.1.1.1”であり、送信先IPポート番号513は、送信先のCPU2がCPU1から受信する場合であるので、“0201”であり、送信元IPポート番号514は、CPU1からCPU2に送信する場合であるので、“0102”である。
つまり、送信先設定機能205は、送信先のCPU番号(本実施例では、CPU2)に基づいて、図2に示すIPアドレス設定テーブル252を検索して、CPU2に対応する送信先IPアドレス(本実施例では、CPU2であるので、IPアドレス=ネットワークアドレス“10.1.1.0”+ホストアドレス“2”=“10.1.1.2”)を抽出する。また、送信元の自CPU番号(本実施例では、CPU1)に基づいて、図2に示すIPアドレス設定テーブル252を検索して、自CPU1に対応する送信元IPアドレス(本実施例では、CPU1であるので、IPアドレス=ネットワークアドレス“10.1.1.0”+ホストアドレス“1”=“10.1.1.1”)を抽出する。
また、送信先のCPU番号(本実施例では、CPU2)と送信元のCPU番号(本実施例では、CPU1)とに基づいて、IPポート番号設定テーブル254を検索して、送信先のCPU2が用いる送信先IPポート番号(本実施例では、送信先のCPU2は、CPU1から受信するので、(送信先CPU番号+送信元CPU番号)=“0201”)を抽出する。また、送信元のCPU番号(本実施例では、CPU1)と送信先のCPU番号(本実施例では、CPU2)とに基づいて、IPポート番号設定テーブル254を検索して、送信元の自CPU1が用いる送信元IPポート番号(本実施例では、送信元のCPU1から送信先のCPU2へ送信するので、(送信元CPU番号+送信先CPU番号)=“0102”)を抽出する。
以上の送信先設定機能205の動作により、データ本体の先頭に前述のような送信先IPアドレス511、送信元IPアドレス512、送信先IPポート番号513、送信元IPポート番号514のアドレス情報を設定した送信データ256が作成され、送信機能206により、LANケーブル11を介してネットワーク200へ送信される。
逆に、CPU1から送信された送信データ256は、ネットワーク200を経由して各CPUに配信されてくるが、送信先のCPU2において該送信データ256を受信データ257として受信機能207にて受信した場合、CPU2は、受信先検索機能208により、該受信データ257のアドレス情報の中から送信先IPアドレス511および送信先IPポート番号513を抽出する。この結果、受信データ257の送信先IPアドレス511は、“10.1.1.2”という自CPU2のIPアドレスであり、送信先IPポート番号513は、送信先を示す自CPU2へ送信元を示すCPU1からの受信用IPポート番号であることを識別する。したがって、CPU2の受信先検索機能208は、当該受信データ257は自CPU2が受信すべきデータであるものとして、取り込んで、CPU2内において、当該受信データ257の処理が適宜実施される。
(本実施形態の効果の説明)
以上に詳細に説明したように、本実施形態のスロット型CPU装置100においては、ネットワーク200を介してLAN接続されたCPU間の通信に必要となる送信先IPアドレス、送信先IPポート番号、送信元IPアドレス、送信元IPポート番号が、すべて、CPUが実装された箱型ケース101のスロット位置Apから自動的に算出されるので、ネットワーク設計およびIPアドレス、IPポート番号の通信パラメータの初期設定が不要であり、CPU間の通信パラメータの設定が容易で、設定作業の効率が良いネットワーク構築を行うことができる。
なお、前述の実施形態においては、スロット位置設定テーブル251、IPアドレス設定テーブル252、CPU番号設定テーブル253、IPポート番号設定テーブル254の各テーブルに、自CPUのみならず他のCPUに関する、スロット位置、IPアドレス、CPU番号、IPポート番号もあらかじめ登録する場合について説明したが、場合によっては、スロット位置設定テーブル251、IPアドレス設定テーブル252、CPU番号設定テーブル253、IPポート番号設定テーブル254の各テーブルには自CPUに関する情報のみを登録しておき、通信を行う場合に、通信先のCPUに関するIPアドレス、CPU番号、IPポート番号を算出するようにしても良い。
また、前述の実施形態においては、スロット位置設定テーブル251、IPアドレス設定テーブル252、CPU番号設定テーブル253、IPポート番号設定テーブル254の各テーブルを、それぞれのCPU内のメモリに設定する場合について説明したが、本発明はかかる場合のみに限るものではない。例えば、スロット型CPU装置として、各CPU1〜CPU nそれぞれが共通に読み書きを行うことができる共通メモリを備え、各CPU1〜CPU nと共通メモリとの間をシステムバスを介して接続するように構成しても良い。かかる場合には、スロット位置設定テーブル251、IPアドレス設定テーブル252、CPU番号設定テーブル253、IPポート番号設定テーブル254の各テーブルを、共通メモリ側に配置するようにし、各CPUは、自CPUに関する情報(つまり、自スロット位置Ap、自IPアドレスBp、自CPU番号CPU p、自IPポート番号(自CPU側のIPポート番号)のみを、共通メモリの該当テーブルにそれぞれ登録するようにしても良い。
さらに、共通メモリを備えている場合、スロット位置にCPUが実装されているか否かを示す情報(実装テーブル)を備え、他のCPUへの通信に先立って、該実装テーブルを参照して、通信相手のCPUが実装されているか否かを確認するようにしても良いし、さらには、それぞれのCPUが扱う処理の種類を示す情報を登録するようにしても良い。
なお、実装したスロット位置に対応して、論理的なアドレスを付与する対象装置としては、本発明のスロット型CPU装置のように、同じ形式のCPUを対象とする場合のみに限らず、他の装置について適用することも可能であり、例えば、複数の通信装置を並列に備えているような場合に、各通信装置をスロット型の形式として実装し、各通信装置の論理的なアドレスをスロットの実装位置に対応付けて付与するような場合についても、拡張して適用することができる。
以上、本発明の好適実施例の構成を説明した。しかし、斯かる実施例は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であることが、当業者には容易に理解できよう。例えば、本発明の実施態様は、課題を解決するための手段における構成(1)に加えて、次のような構成として表現できる。
(2)前記実装スロット位置に基づいて決定するLANインタフェース用に必要な前記通信パラメータとして、自CPUのIPアドレス、自CPUのIPポート番号を少なくとも含む上記(1)のスロット型CPU装置。
(3)前記実装スロット位置を検知する手段として、電源投入時の電源電圧または電源電流の立ち上がり速度を測定することにより、自CPUの前記実装スロット位置を検知する上記(1)または(2)のスロット型CPU装置。
(4)前記実装スロット位置を検知する手段として、各スロット位置ごとに、それぞれのスロット位置を示すハードスイッチを備え、当該ハードスイッチを読み取ることにより、自CPUの前記実装スロット位置を検知する上記(1)または(2)のスロット型CPU装置。
(5)LANインタフェースに基づいてCPU間の通信を行うLANネットワークが、スイッチングハブを用いたメッシュ型ネットワークからなっている上記(1)ないし(4)のいずれかのスロット型CPU装置。
(6)複数のCPUから共通にアクセスすることができる共通メモリを備え、CPUの前記スロット位置に基づいて、当該CPUのLANインタフェース用に必要な前記通信パラメータを決定した際に、決定した当該CPUのLANインタフェース用の前記通信パラメータを前記共通メモリに登録する上記(1)ないし(5)のいずれかのスロット型CPU装置。
(7)複数のCPUから共通にアクセスすることができる共通メモリを備え、CPUが前記スロット位置を検知した際に、検知した当該CPUの前記実装スロット位置を前記共通メモリに登録する上記(1)ないし(5)のいずれかのスロット型CPU装置。
本発明によるスロット型CPU装置の装置構成の一例を示す装置構成図である。 図1のスロット型CPU装置を構成する各CPU内のブロック構成の一例を説明するブロック構成図である。 本発明のスロットCPU装置のスロット位置、CPU番号、IPアドレスに対応関係を説明するための説明図である。 箱型ケースのスロットに実装したCPU番号とスロット位置との対応関係を模式的に示す模式図である。 スロット型CPU装置のCPU間通信の仕組みを説明するための説明図である。
符号の説明
1〜n CPU
11〜1n LANケーブル
21〜2n ネットワークコネクタ
100 スロット型CPU装置
101 箱型ケース
200 ネットワーク(SW−HUB)
201 スロット位置検索機能
202 IPアドレス作成機能
203 CPU番号作成機能
204 IPポート番号作成機能
205 送信先設定機能
206 送信機能
207 受信機能
208 受信先検索機能
251 スロット位置設定テーブル
252 IPアドレス設定テーブル
253 CPU番号設定テーブル
254 IPポート番号設定テーブル
256 送信データ
257 受信データ
300 電源ユニット
301 電源バス
511 送信先IPアドレス
512 送信元IPアドレス
513 送信先IPポート番号
514 送信元IPポート番号

Claims (7)

  1. 複数のCPUで構成されたシステムにおいて、複数のCPUそれぞれを搭載する複数のスロットを備えて、目的の処理をマルチCPUで実行するために、搭載したCPU間の通信をLANインタフェースに基づいて行うスロット型CPU装置であって、CPU自身が、当該CPUが実装された実装スロット位置を検知し、検知した前記実装スロット位置に基づいて、当該CPUのLANインタフェース用に必要な通信パラメータを決定することを特徴とするスロット型CPU装置。
  2. 前記実装スロット位置に基づいて決定するLANインタフェース用に必要な前記通信パラメータとして、自CPUのIPアドレス、自CPUのIPポート番号を少なくとも含むことを特徴とする請求項1に記載のスロット型CPU装置。
  3. 前記実装スロット位置を検知する手段として、電源投入時の電源電圧または電源電流の立ち上がり速度を測定することにより、自CPUの前記実装スロット位置を検知することを特徴とする請求項1または2に記載のスロット型CPU装置。
  4. 前記実装スロット位置を検知する手段として、各スロット位置ごとに、それぞれのスロット位置を示すハードスイッチを備え、当該ハードスイッチを読み取ることにより、自CPUの前記実装スロット位置を検知することを特徴とする請求項1または2に記載のスロット型CPU装置。
  5. LANインタフェースに基づいてCPU間の通信を行うLANネットワークが、スイッチングハブを用いたメッシュ型ネットワークからなっていることを特徴とする請求項1ないし4のいずれかに記載のスロット型CPU装置。
  6. 複数のCPUから共通にアクセスすることができる共通メモリを備え、CPUの前記スロット位置に基づいて、当該CPUのLANインタフェース用に必要な前記通信パラメータを決定した際に、決定した当該CPUのLANインタフェース用の前記通信パラメータを前記共通メモリに登録することを特徴とする請求項1ないし5のいずれかに記載のスロット型CPU装置。
  7. 複数のCPUから共通にアクセスすることができる共通メモリを備え、CPUが前記スロット位置を検知した際に、検知した当該CPUの前記実装スロット位置を前記共通メモリに登録することを特徴とする請求項1ないし5のいずれかに記載のスロット型CPU装置。
JP2008130395A 2008-05-19 2008-05-19 スロット型cpu装置 Expired - Fee Related JP5309688B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008130395A JP5309688B2 (ja) 2008-05-19 2008-05-19 スロット型cpu装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008130395A JP5309688B2 (ja) 2008-05-19 2008-05-19 スロット型cpu装置

Publications (2)

Publication Number Publication Date
JP2009277171A true JP2009277171A (ja) 2009-11-26
JP5309688B2 JP5309688B2 (ja) 2013-10-09

Family

ID=41442512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008130395A Expired - Fee Related JP5309688B2 (ja) 2008-05-19 2008-05-19 スロット型cpu装置

Country Status (1)

Country Link
JP (1) JP5309688B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012053504A (ja) * 2010-08-31 2012-03-15 Hitachi Ltd ブレード型サーバ装置
JP2013210796A (ja) * 2012-03-30 2013-10-10 Oki Electric Ind Co Ltd 冗長化構築システム及び冗長化構築プログラム
JP2016503267A (ja) * 2013-01-09 2016-02-01 テレフオンアクチーボラゲット エル エム エリクソン(パブル) ネットワークのプロトコルアドレスを扱う方法及び処理デバイス
CN111522772A (zh) * 2020-04-27 2020-08-11 杭州迪普科技股份有限公司 一种业务板配置的方法及装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109257155B (zh) * 2018-11-21 2021-01-05 南京安讯科技有限责任公司 一种3g、4g手机上网信令集群处理优化系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01228048A (ja) * 1988-03-08 1989-09-12 Yokogawa Electric Corp アドレス自動割付け回路
JP2000216784A (ja) * 1998-11-23 2000-08-04 Lucent Technol Inc 共通バス上のハ―ドウェアコンポ―ネントを識別するアドレスを決定するための方法およびシステム
JP2004533139A (ja) * 2001-02-24 2004-10-28 インターナショナル・ビジネス・マシーンズ・コーポレーション 大量並列システムの物理位置を介するイーサネット(r)・アドレッシング
JP2005260828A (ja) * 2004-03-15 2005-09-22 Nec Corp Ipアドレス自動付与方法/プログラム/記録媒体/装置/システム、シャーシ管理装置、制御カード
JP2007034582A (ja) * 2005-07-26 2007-02-08 Hitachi Industrial Equipment Systems Co Ltd モジュール間通信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01228048A (ja) * 1988-03-08 1989-09-12 Yokogawa Electric Corp アドレス自動割付け回路
JP2000216784A (ja) * 1998-11-23 2000-08-04 Lucent Technol Inc 共通バス上のハ―ドウェアコンポ―ネントを識別するアドレスを決定するための方法およびシステム
JP2004533139A (ja) * 2001-02-24 2004-10-28 インターナショナル・ビジネス・マシーンズ・コーポレーション 大量並列システムの物理位置を介するイーサネット(r)・アドレッシング
JP2005260828A (ja) * 2004-03-15 2005-09-22 Nec Corp Ipアドレス自動付与方法/プログラム/記録媒体/装置/システム、シャーシ管理装置、制御カード
JP2007034582A (ja) * 2005-07-26 2007-02-08 Hitachi Industrial Equipment Systems Co Ltd モジュール間通信装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012053504A (ja) * 2010-08-31 2012-03-15 Hitachi Ltd ブレード型サーバ装置
JP2013210796A (ja) * 2012-03-30 2013-10-10 Oki Electric Ind Co Ltd 冗長化構築システム及び冗長化構築プログラム
JP2016503267A (ja) * 2013-01-09 2016-02-01 テレフオンアクチーボラゲット エル エム エリクソン(パブル) ネットワークのプロトコルアドレスを扱う方法及び処理デバイス
CN111522772A (zh) * 2020-04-27 2020-08-11 杭州迪普科技股份有限公司 一种业务板配置的方法及装置

Also Published As

Publication number Publication date
JP5309688B2 (ja) 2013-10-09

Similar Documents

Publication Publication Date Title
US10263891B2 (en) Switching device, computer system, method, and program
CN106688208B (zh) 利用机架规模架构中的池化存储器进行的网络通信
CN108270676B (zh) 一种基于Intel DPDK的网络数据处理方法及装置
US20030061428A1 (en) Dynamic master/slave configuration for multiple expansion modules
JP5309688B2 (ja) スロット型cpu装置
US20090198956A1 (en) System and Method for Data Processing Using a Low-Cost Two-Tier Full-Graph Interconnect Architecture
US9087162B2 (en) Using a PCI standard hot plug controller to modify the hierarchy of a distributed switch
CN103092798B (zh) 片上系统及总线下的访问设备的方法
TW201017430A (en) Resource sharing expansion card
JP6379291B2 (ja) ファイルアクセス方法、システム、及びホスト
WO2021081409A4 (en) Methods and apparatus for dma engine descriptors for high speed data systems
CN107851078B (zh) 一种PCIe设备的聚合友好型地址分配的方法和系统
US7716409B2 (en) Globally unique transaction identifiers
CN103503421A (zh) 负荷平衡系统中的sctp关联端点重定位
JP2008181389A (ja) ノード制御装置および情報処理装置
CN113168384B (zh) 通信设备、信息处理系统和通信方法
CN113676409B (zh) 一种报文转发方法、装置、电子设备以及存储介质
JP6273972B2 (ja) 情報処理装置、送受信装置、及び情報処理装置の制御方法
JP2011113163A (ja) Ioアクセス通信システムにおけるエンドポイント間通信制御装置および方法
JP5483020B2 (ja) 通信制御装置、ネットワーク、及びネットワークシステム
CN116389357B (zh) 基于片上网络的空洞地址处理方法、装置、设备及介质
CN109951365B (zh) 结合PCIe总线与以太网络的网络通信方法、系统及控制器
CN117135103B (zh) 片上网络的路由方法、装置、计算机设备及存储介质
WO2024001549A1 (zh) 地址配置方法和电子设备
US20240104045A1 (en) System and method for ghost bridging

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091211

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees