JP2007034582A - モジュール間通信装置 - Google Patents

モジュール間通信装置 Download PDF

Info

Publication number
JP2007034582A
JP2007034582A JP2005215691A JP2005215691A JP2007034582A JP 2007034582 A JP2007034582 A JP 2007034582A JP 2005215691 A JP2005215691 A JP 2005215691A JP 2005215691 A JP2005215691 A JP 2005215691A JP 2007034582 A JP2007034582 A JP 2007034582A
Authority
JP
Japan
Prior art keywords
computer
computer module
communication
address
physical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005215691A
Other languages
English (en)
Other versions
JP4732823B2 (ja
Inventor
Tsutomu Yamada
山田  勉
Hiromichi Endo
浩通 遠藤
Noritake Matsumoto
典剛 松本
Satoru Funaki
覚 船木
Atsushi Ito
厚 伊東
Norihisa Yanagihara
徳久 柳原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Industrial Equipment Systems Co Ltd
Original Assignee
Hitachi Industrial Equipment Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Industrial Equipment Systems Co Ltd filed Critical Hitachi Industrial Equipment Systems Co Ltd
Priority to JP2005215691A priority Critical patent/JP4732823B2/ja
Priority to US11/491,247 priority patent/US8069273B2/en
Priority to EP06015585A priority patent/EP1752877A3/en
Publication of JP2007034582A publication Critical patent/JP2007034582A/ja
Application granted granted Critical
Publication of JP4732823B2 publication Critical patent/JP4732823B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646Configuration or reconfiguration
    • G06F12/0669Configuration or reconfiguration with decentralised address assignment
    • G06F12/0676Configuration or reconfiguration with decentralised address assignment the address being position dependent

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)
  • Multi Processors (AREA)

Abstract

【課題】従来は、通信ソフトウェアの設計者が通信相手モジュールのアドレスを意識して送信および受信動作を設計する必要があり、アドレスの解決手段が課題になっていた。
【解決手段】バスなどの汎用の通信路2を用いて、計算機モジュール間の通信を行うため、各計算機モジュール1は、位置認識手段20と物理位置・アドレス変換データベース44を備える。位置認識手段20は計算機モジュール1と独立に設けられる位置情報指示手段2−bから位置情報を与えられ、処理装置10は位置情報を取得することで、変換DB44から自身に割り当てられた固有論理アドレス50を知る。これにより、物理位置と固有論理アドレス、物理アドレスを、計算機モジュール自身が自律的に変換することができ、特定のモジュールに依存することなく、モジュール相互の通信が可能となる。
【選択図】図1

Description

本発明は、複数のモジュール装置間で情報を伝達する通信装置に関する。特に、複数のモジュール装置において自律的に通信に関する設定を行う通信装置に関する。
複数のモジュール間を接続する通信方式として、特にモジュール間をパラレルバスにて接続する場合に、特許文献1に開示される通信方式が例として挙げられる。すなわち、第1のモジュール(システム処理装置)が第2のモジュール(システムインターフェース装置)とシステムバスを介して接続するシステムバスアーキテクチャにおいて、第1と第2のモジュールとはSRAM共有バスメモリを介して送信および受信動作を行う。
他の通信方式として、非特許文献1に開示されるマルチコンピューティングの通信方式が例として挙げられる。すなわち、PCIバスを介して接続する、一つのシステムノード(SN)と複数の周辺ノード(PN)から構成されるバスアーキテクチャにおいて、PCIバス上の共有メモリを介して送信および受信動作を行う。そして、システムノードが複数の周辺ノードからの通信を仲介する必要がある。例えばシステムノードは、システムの立ち上げ時にメモリマップを構築し、同報通信(ブロードキャスト)時には仲介者として動作する。
特開平9−6271号公報 PICMG2.14「CompactPCI Multicomputing Specification」
しかしながら、特許文献1のシステムバスアーキテクチャにおけるモジュール間通信方式には、モジュール間通信の送信あるいは受信に使用するアドレスの解決方法の開示がない。そのため、当該システムバスアーキテクチャを構築する設計者が各モジュールのアドレスを静的に割り振り、通信ソフトウェアの設計者が通信相手モジュールのアドレスを意識して送信および受信動作をするよう設計する必要がある。特許文献1によるシステムは設計者の負担が大きく、システム構築の柔軟性や容易性に問題がある。
一方、非特許文献1に記載のマルチコンピューティングの通信方式においては、システムノードが、モジュール間通信における送信あるいは受信に使用するアドレスを解決する。そのため、アドレス解決をするためには、システムノードという特殊なノードの存在が、システムに少なくとも一つは必要となる。システムノードが担う役割は多岐に渡るため、システムノードは、多大な処理能力やメモリ容量を必要とし、他のノードとは異なる構成を必要とする。
しかしながら、モジュール間通信をするために、システムノードのような特殊なモジュールの存在を前提とすることは、使用する部品点数やコストに制約が多い組込み向け計算機システムにおいては特に問題がある。
また、当該計算機システムをリアルタイム制御システムへ適用する場合には、システムノードにおける負荷増大がリアルタイム制御性能へ影響することも懸念される。
本発明の目的は、上記従来技術の問題点に鑑み、計算機システムにおけるモジュール間の通信方式が特定のモジュールに依存することなく、各モジュール自身がモジュール間通信を行う際のアドレスを解決し、自律的に通信できる通信装置を提供することにある。
上記課題を解決する本発明の計算機モジュールは、複数の計算機モジュールが伝送路を介して接続される計算機システムに用いられ、前記伝送路における前記計算機モジュールの実装位置情報と、前記計算機モジュールを表す固有論理アドレスと、前記伝送路における前記計算機モジュールの物理アドレスとの対応を取るデータベースと、前記計算機モジュールの前記伝送路における実装位置情報を認識する位置認識手段と、前記固有論理アドレスを宛先に持つ通信パケットより前記データベースから前記固有論理アドレスに対応する前記物理アドレスを取得する固有・物理アドレス変換手段と、前記実装位置情報から前記物理アドレスを検索する位置・物理アドレス変換手段と、を有することを特徴とする。
また、上記計算機モジュールは、前記計算機モジュール間で通信を行う通信装置と、前記通信装置からの要求で前記伝送路から受信した通信データを格納するメモリと、を有することを特徴とする。
また、上記計算機モジュールは、前記通信装置は割込通知手段を有し、他の計算機モジュールから通信データを受信した後、前記割込通知手段により前記計算機モジュール内部の処理装置に、前記他の計算機モジュールから通知されることを特徴とする。
本発明による別の計算機モジュールは、複数の計算機モジュールが伝送路を介して接続される計算機システムに用いられ、前記伝送路における前記計算機モジュールの実装位置情報と、前記計算機モジュールを表す固有論理アドレスと、前記伝送路における前記計算機モジュールの物理アドレスとの対応を取るデータベースと、前記計算機モジュールの前記伝送路における実装位置情報を認識する位置認識手段と、前記固有論理アドレスを宛先に持つ通信パケットより前記データベースから前記固有論理アドレスに対応する前記物理アドレスを取得する固有・物理アドレス変換手段と、前記実装位置情報から前記物理アドレスを検索する位置・物理アドレス変換手段とを有し、前記通信パケットに含まれる前記宛先固有論理アドレスより、前記通信パケットの送信先を判定して、前記宛先固有論理アドレスが複数の前記計算機モジュールを意味する場合には、前記データベースから前記計算機システムにおける全計算機モジュールの前記物理アドレスを検索して送信することを特徴とする。
また、上記計算機モジュールは、前記計算機モジュールに前記伝送路を包含し、前記計算機モジュールを積層して前記計算機システムを構築可能とすることを特徴とする。
さらに、上記計算機モジュールは、前記伝送路はPCIバスプロトコルによるデータ通信を行うことを特徴とする。
本発明によれば、複数の計算機モジュールから構成される計算機システムにおいて、各計算機モジュールが自身の物理的な位置を把握することが可能となる。そのため、中央で計算機モジュールに関する資源(例えば固有論理アドレスや計算機モジュールの物理アドレス)を管理することなく、各計算機モジュールが自身でこれらの資源を設定することが可能となる。これにより、計算機モジュール間での処理は平準化され、組込み計算機向けに適した構成とコストで計算機モジュールを構成できる効果がある。
本発明は、計算機システムを構成する複数のモジュール間の通信を行う装置に関するものであり、自律的に通信に関する設定をする通信装置を実現するものである。以下、本発明の複数の実施例について図面を参照しながら説明する。
図1は本発明による第一の実施の形態における計算機システムの構成図を示す。計算機システムは、複数の計算機モジュール1(特にn台目のモジュールを示す場合には1−nと表す)がシステム通信路2を介して結合される。計算機モジュール1は処理装置10、メモリ12、通信装置14、位置認識手段20を有する。ローカル通信路16によって、処理装置10、メモリ12、通信装置14を結合され、これら装置間でデータの受け渡しがなされる。
処理装置10は、命令の取得と解釈を繰り返す汎用のプロセッサのほかに、演算装置内容を動的に構成するリコンフィギュラブル・プロセッサなどが利用できる。
メモリ12は、処理装置10が取得する命令や変数値、通信に使用するデータなどを有する。また、メモリ12は、計算機モジュール1の物理的位置に関連するデータを含む変換データベース44を有する。変換データベース44は、計算機モジュール1の物理的な位置から対応する物理アドレス等を取得する機能を有する。なお、これらメモリ12と変換データベース44とに関する説明は、後に詳しく説明する。
通信装置14は処理装置10からの要求に応じ、システム通信路2へ通信データを送信、あるいはシステム通信路2からの要求に応じメモリ12へ通信データを受信する機能を有する。通信データは、当該データの宛先を表す物理アドレス情報を有する。通信装置14は、自身が受け付ける物理アドレスの範囲を個別に設定されている。通信データがシステム通信路2に出力されると、各通信装置14は通信データの宛先物理アドレスを検査し、自身が受け付けるアドレス範囲に含まれていれば当該通信データを受領する。
ローカル通信路16とシステム通信路2は複数の計算機モジュール1間で通信データを伝送する機能を有する。通信データを伝送するためには、汎用のSRAMを接続するバスや、Peripheral Component Interconnect(PCI)バスのようなアドレス・データ時分割のバス、シリアルの通信路によって装置間を結合する通信手段を利用するのが好適である。これら通信データを伝送する手段に対して、当業者によって自明な接続技術を用いることに本発明は制限されない。
位置認識手段20はシステム通信路2に接続される。位置認識手段20は、自身が実装される計算機モジュール1の、他の計算機モジュールに対する物理的な位置を知るための手段である。位置認識手段20の具体的な実施方式については後述する。
計算機モジュール1自身の物理的な位置を知ることにより、システム通信路2において、自身が応答するアドレス範囲を所定のアルゴリズムにより算出することが可能となる。ここでアドレス範囲とは、通信路上の通信データに含まれる、宛先に相当する符号列の集合(空集合を含む)を意味する。
これらの機能や装置による、計算機モジュール1の動作概要を説明する。計算機モジュール1は位置認識手段20により、自身の物理的な位置を知る。物理的な位置からは、変換データベース44を使うことで、計算機モジュール1が応答すべきアドレスと、通信する相手の計算機モジュール1が受け入れるアドレスとを知ることができる。
よって、通信相手の計算機モジュール1の物理位置を知ることで、計算機モジュール1は通信相手の計算機モジュール1へ通信データを送信することが可能となる。通信相手の物理位置を知るための手順は後述する。また、計算機モジュール1は自身の物理位置が分かるので、他の計算機モジュール1から受信した通信データのアドレス情報から、自身への要求か否かを判断することが可能となる。
図2は本発明による第一の実施の形態における通信装置の構成図を示す。通信装置14は、状態管理手段22、アドレスバッファ24、データバッファ26、システム通信路2やローカル通信路16へ通信データを入出力する入出力バッファ28、割込通知機能30を有する。なお、これらの機能は必ずしも同一のパッケージやLSI、モジュールに包含されている必要は無く、例えば割込通知機能30だけ独立した部品として実装されていても本発明の効果を損なうものではない。
状態管理手段22は、通信装置14の状態管理を行うものである。具体的には、アドレスバッファ24、データバッファ26、入出力バッファ28の方向制御や出力イネーブル制御を行う有限状態ステートマシン(図示せず)や通信装置制御レジスタ(図示せず)、ダイレクトメモリアクセス(DMA)制御手段(図示せず)を有する。アドレスバッファ24とデータバッファ26は、ローカル通信路16とシステム通信路2との間で通信データを授受する際に、通信データの宛先や通信データそのものを蓄える記憶素子である。アドレスバッファ24とデータバッファ26は、それぞれの通信路毎に個別に用意しても兼用しても良い。
割込通知機能30は、通信相手側の通信装置14から設定される割込通知レジスタ32を有し、通信相手側から通信データが入力されたことを処理装置10へ割込み報告する。割込通知レジスタ32は、複数の計算機モジュールから任意のタイミングで設定されるため、簡便な方法で排他制御が可能な構成とすることが望ましい。例えば、割込通知レジスタ32に、通信する計算機モジュール毎にビットを用意し、通知元の計算機モジュールは自身と対応するビットへ“1”を書き込むことで割込通知ビットを反転(「0から1」あるいは「1から0」)させる構成とする。このような構成であれば、自身と対応しないビットを“0”とすることで、他の計算機モジュールに該当するビットは影響を受けない。
なお、通知元の計算機モジュール1は、自身の物理位置を位置認識手段20により把握できるので、自身が設定すべきビットを自律的に判断できる。また、通知された計算機モジュール1は、通知されたビットから、物理的にどの位置にある計算機モジュールからの割込み要求かを知ることができる。
図3は本発明による第一の実施の形態における通信装置の通信データ送受信動作を表すシーケンス図を示す。
処理装置10(実態は処理装置10によって実行される通信路ドライバ;詳細は後述)は、システム通信路2へ送信したい通信データをデータバッファ26へ、通信データの送出先をアドレスバッファ24へ設定する(ステップ200)。設定後、処理装置10から明示的に指示されるか、あるいは状態管理手段22の状態から、送出条件を判断する(ステップ202)。送出条件が成立すると通信装置14は、入出力バッファ28を介してシステム通信路2へ通信データを送出する(ステップ204)。送出し終えた通信装置14は送信完了を相手の通信装置14へ通知する(ステップ206)。その後、自身の処理装置10へ完了報告する(ステップ208)。
一方、送出された通信データを受信した相手の通信装置14は、通信データをメモリ12へ転送する(ステップ210)。その後、送信完了を通知された通信装置14は、受信した通信データの宛先が自身への物理アドレスの範囲と合致するか判定する(ステップ212)。受信した通信データが自身へのものと判定した通信装置14は、受信側の処理装置10に通信データを受信した旨を報告する。
以上により、送信側における処理装置10の通信データは、受信側におけるメモリ12へ格納される。
ここで、ステップ208における完了報告は必須ではない。例えば処理装置10が通信装置14への通信データの書き込みが完了した時点で、処理装置10は当該送信処理が完了したと認識しても良い。
さらに、メモリ12へ転送する際には、受信側の通信装置14は、ダイレクトメモリアクセス等によりメモリ12への転送先アドレスが通知されても良い。例えばシステム通信路2がPCIバスで、通信装置14がPCI−to−ローカルバスブリッジである場合、特定アドレスへの受信データは即座にメモリ12へ書き込まれる。
また、ステップ206において、通信相手の割込通知機能30を利用して送信完了を意味する通知をしても良い。この場合、まず送信側の通信装置14は、受信側の通信装置14の割込通知機能30における割込通知レジスタ32の「計算機モジュール自身に対応するビット」がクリアされているか、すなわち相手は受信可能な状態にあるかを判定する。該当ビットがクリアされていれば、送信側の通信装置14は通信データを送出し、該当ビットをセットすることで、受信側の通信装置14は通信データを受信したことを知ることができる。
本実施例において、通信装置14への通信データ設定処理(ステップ200)を処理装置10より行ったが、他の手段により通信データを設定しても良い。例えば、状態管理手段22に含まれるダイレクトメモリアクセス制御手段により、通信装置14がメモリ12から直接通信データを取得しても良い。
図4は本発明による第一の実施の形態における、通信データの送受信処理に関連する処理装置の機能図を示す。本実施例において、処理装置10の機能はメモリ12に格納されるソフトウェアにて実施する例を示す。
メモリ12に格納され、処理装置10により逐次読み出され実行される機能として、オペレーティングシステム(OS)18、位置・固有変換機能40、位置・物理変換機能41、固有・物理変換機能42と、変換データベース(DB)44、通信路ドライバ46が挙げられる。
ここで、計算機モジュールを表し、計算機システム内で唯一となる値を固有論理アドレスと呼ぶ。固有論理アドレスは、計算機モジュールそのものを指し示す値であり、計算機システムを管理する便宜上有用である。例えば固有論理アドレスは、Ethernet(商標)におけるMedia Access Control(MAC)アドレスに相当する。
OS18は、計算機モジュール1の全体を管理する基本ソフトウェアであり、さまざまなタスクのスケジューリングやメモリ等の資源を管理し、計算機モジュールにおける特権的処理であるシステムコールを実行する。
位置・固有変換機能40は、位置認識手段20により得られた自身の物理位置情報から、固有論理アドレスを検索し変換する機能である。
位置・物理変換機能41は、物理位置情報から、物理アドレスを検索し変換する機能である。固有・物理変換機能42は、固有論理アドレスから該当する通信装置14の物理アドレスを検索し変換する機能である。
図5に、変換データベースの構成を示す。変換データベース44は、物理位置情報48、固有論理アドレス50、物理アドレス52からなるテーブルである。変換データベース44は、計算機システム内の各計算機モジュール間で整合が取られるよう構成される。そのため、物理位置情報48が定まると、固有論理アドレス50と物理アドレス52を一意に定めることができる。通信路ドライバ46は、システム通信路2と通信データを送受信する手順を提供する。
計算機モジュール1において、自身の固有論理アドレスを得る手順を説明する。処理装置10は、位置認識手段20から、自身の物理位置情報を得る。次に、処理装置10は、位置・固有変換機能40により、物理位置情報から自身の固有論理アドレスを得る。本手順により、計算機モジュール1は自身で固有論理アドレスを導出することが可能となる。同様に、計算機モジュール1は位置・物理変換機能41により、自身が応答すべき物理アドレスを知ることが可能となる。
なお、本実施例では物理位置情報48、固有論理アドレス50、物理アドレス52の対応を表形式にて表したが、変換データベース44の実装形態は、これらデータ間で対応付けができる限りは、この構成に限定されるものではない。
これらの関係を数式モデルにて表現できる場合には、対応をアルゴリズムとして実装し、変換データベース44に相当する機能を実現しても良い。または、物理位置情報48をインデックスとして与えると、対応する固有論理アドレス50と物理アドレス52を出力する配列で表現してもよい。さらに、変換データベース44は必ずしも同一メモリに存在する必要もなく、上記データの一部が別のメモリに存在しても、またはアルゴリズムに従い算出しても良い。例えばPCIバスデバイスを通信装置14として採用する場合、自身の物理アドレス52はPCIデバイスに具備されるコンフィギュレーションアドレスレジスタを参照することで得られ、他の計算機モジュールのアドレスは自身のアドレス範囲を元に算出しても良い。
図6は本発明による第一の実施の形態における通信データ(パケット)のフォーマットを示す。送出される通信データパケット60は、宛先固有論理アドレス62、送信元固有論理アドレス64、データ66からなる。宛先固有論理アドレス62は、通信データパケット60を配送する先の計算機モジュールと対応する、固有論理アドレスである。送信元固有論理アドレス64は、当該通信データを発信する計算機モジュールと対応する固有論理アドレスである。データ66は、送信したいデータそのものである。
図7は本発明による第一の実施の形態における通信データの送信手順を示す。はじめに、OS18が通信データパケット60(図6参照)と共に送信起動要求を通信路ドライバ46へ発行する(ステップ220)。通信路ドライバ46は、通信データパケット60の宛先固有論理アドレス62から、システム通信路2における物理アドレスを得るために固有・物理変換機能42へ変換要求を発行する(ステップ222)。固有・物理変換機能42は、変換DB44を検索し(ステップ224)、物理アドレスを得る(ステップ226)。固有・物理変換機能42は、通信路ドライバ46へ固有論理アドレスに対応する物理アドレスを応答する(ステップ228)。その後、得られた物理アドレスを通信装置のアドレスバッファ24へ設定し、通信データパケット60をデータバッファ26へ設定するべく、図3におけるステップ200を経て、送信処理が完了(ステップ208)したことをOS18へ通知する(ステップ230)。
以上の処理により、計算機モジュール1内部では、通信データを固有論理アドレスによって管理しながら、送信処理中に物理アドレスへ変換し相手の計算機モジュールへ送信することが可能となる。そのため、計算機システムの設計者は、物理アドレスや計算機システム内部の構成情報を変換DB44のみに集約することが可能となり、計算機システムの拡張や変更が容易となる。
図8は本発明による第一の実施形態における通信データの受信手順を示す。送信側の通信装置から送信完了を通知されると(ステップ206)、受信側の通信路ドライバ46は、どの通信装置から送信されてきたかを判定する(ステップ302)。受信側の割込通知レジスタ32には送信元に対応するビットが設定されていることから、送信元の通信装置の物理位置を判別可能である。
通信路ドライバ46は、割り出した送信元の物理位置から、送信されたデータの格納された位置を割り出すために、位置・物理変換機能41へ問い合わせる(ステップ304)。位置・物理変換機能41は、変換データベース44へ、物理位置をキーとして問い合わせ(ステップ306)、応答を得る(ステップ308)。その結果、物理位置に対応する物理アドレスを通信路ドライバ46へ返答する(ステップ310)。通信路ドライバ46は、割り出した物理アドレスを元に格納されている通信データパケット60から、宛先固有論理アドレス62を取得する(ステップ312)。その後、宛先固有論理アドレス62と共に、位置・固有変換機能40へ問い合わせる(ステップ314)。位置・固有変換機能40は、固有論理アドレス62をキーとして、変換データベース44へ問い合わせ(ステップ316)、応答を得る(ステップ318)。その結果、位置・固有変換機能40は、固有論理アドレスに対応する物理位置を通信路ドライバ46へ応答する(ステップ320)。通信路ドライバ46は、送信された通信データパケットが、自分自身の物理位置へ対する送信データと判定すると、受信したデータをOS18へ通知するための領域へコピーし(ステップ322)、OS18へ受信したことを報告する(ステップ324)。
以上により、通信路ドライバ46は、任意の計算機モジュール1から送信されたデータについて、送信元の計算機モジュールを特定し、メモリ上のデータの書き込みアドレスを割り出し、自分宛てのデータであるか否かを判定することが可能となる。
図9は本発明による第一の実施形態における位置認識手段の構成図を示す。システム通信路2と計算機モジュール1とが独立した構成、例えばシステム通信路2をバックプレーンのプリント基板にて実装し、計算機モジュール2をバックプレーンとは別のプリント基板で実装する場合に好適な構成を示す。この場合、各計算機モジュール1に対して、独立に位置情報指示手段2−bと位置情報指示配線2−aを用意する。なお、位置情報指示手段2−bにおいて、GNDは低電位(値0)を、Vccは高電位(値1)を意味する。
位置認識手段20は位置情報レジスタ21を有する。本実施例では、位置情報として4ビットの情報、その値として二進数で0011(十進数で3)を表す例を示している。位置情報として、基準位置からの計算機モジュールの個数を示すこととすれば、3(十進数)は基準位置から3番目に位置することを意味する。すなわち、処理装置10は位置認識手段20から位置情報「3」を取得することで、例えば変換DB44から自身に割り当てられた固有論理アドレス50を知ることが可能となる。
図10は本発明による第一の実施形態における位置認識手段の別の構成例を示す。システム通信路2と計算機モジュール1とが、独立あるいは一体の構成いずれでも好適な構成である。この場合、システム通信路2と計算機モジュール1との間には、計算機モジュール1へ入力される信号線である位置情報入力2−cと、計算機モジュール1から出力される信号線である位置情報出力2−dが存在する。本実施例における位置情報指示手段2−eは、図9の場合と異なり、システム通信路2の一端にのみ存在する。図10では、位置情報指示手段2−eから1つ目と2つ目に位置する位置認識手段20を例として示している。
本実施例の特徴は、同一信号線の組の入力と出力との間で、一部の信号線が「たすきがけ」となっていることである。すなわち、同一の信号線名であっても、位置情報指示手段2−eから離れれば、一部の信号が入れ替わって取り込まれる。そのため、位置情報指示手段2−eにおいて、図に示されるように1本の信号線のみVccに接続されている場合、位置情報指示手段2−eから近い方の位置情報レジスタ21は0001(二進数)であるのに対して、隣の位置情報レジスタ21は0010(二進数)という値をとる。
本実施例では、位置情報入力2−c、位置情報出力2−dは4本の構成を示したが、本発明はそれに限定されるものではなく、計算機モジュール数に応じて信号線数を拡張することが可能である。
この他に、本発明者らによる位置情報を得るための手段が特開2004−326342号の明細書に開示されている。この公知技術やその組み合わせを用いて、位置情報を計算機モジュール1にて得ることは、本発明の効果を制限するものではない。
本発明によれば、複数の計算機モジュールから構成される計算機システムにおいて、各計算機モジュールが自身の物理的な位置を把握することが可能となる。そのため、中央で計算機モジュールに関する資源(例えば固有論理アドレスや計算機モジュールの物理アドレス)を管理することなく、各計算機モジュールが自身でこれらの資源を設定することが可能となる。これにより、計算機モジュール間での処理は平準化され、組込み計算機向けに適した構成とコストで計算機モジュールを構成することが可能になる。
次に、本発明による第二の実施形態を説明する。図11は実施例2における計算機システムの構成図で、(a)に機能ブロック図を、(b)に物理構成図を示す。実施例に使用する符号は、特に断りのない限り、実施例1で説明した機能や要素等と同一であることを意味する。
本実施例の特徴は、システム通信路2を分断し、各計算機モジュール1に分断したシステム通信路2を含めたことにある。図11(a)におけるシステム通信路2の両端2−f、2−gは、図11(b)に示すようにそれぞれコネクタで表現することができる。
本実施例では、計算機モジュール1が図11(b)に示すようにプリント基板で実装され、さらにシステム通信路2がプリント基板上のコネクタで実装されることで、計算機システムをこれらプリント基板の積み重ねで構築できる。この場合、システム通信路2の最両端の一方に、図10に示す位置情報指示手段2−eを実装する必要があるが、例えば電源を供給するモジュールにその機能を実装すると良い。
本実施例における位置認識手段20は、図10に示す位置情報取得手段を用いることで、同一回路構成の各計算機モジュールを積み重ねて計算機システムを構成しても、各計算機モジュールにて取得する位置情報は適切な値を取ることを保証できる。
本実施例に示す構成により、実施例1と同等の効果を得る計算機システムを構築することが可能となる。
本発明による第三の実施形態を説明する。図12は実施例3における、通信データの送受信処理に関連する、処理装置1の通信路ドライバ80の処理フローを示す。本実施例の前提となる計算機システムや計算機モジュール1に関して、特に図示しない他の要素に関しても、実施例1の場合と同様である。
本実施例の特徴は、システム通信路2において、イーサネット(登録商標)に相当する通信を模擬する点にある。本実施例では、実施例1の図4における通信路ドライバ46と比べ、本実施例における通信路ドライバ80の処理内容が異なる。
また実施例1における「固有論理アドレス」は、本実施例ではイーサネットの「MACアドレス」と等価であり、適宜読み替えて使用する。なお、本実施例の計算機モジュール1において、自身の固有論理アドレス(MACアドレス)を得る手順は実施例1の場合と同様である。
図12に従って通信路ドライバ80の動作を説明する。OS18が通信路ドライバ80へ通信データパケット60と共に送信起動要求を発行するステップ220より、本フローが開始する。通信路ドライバ80は、通信データパケット60の宛先MACアドレスを検査して、ユニキャストアドレスか非ユニキャスト(ブロードキャストまたはマルチキャスト)アドレスかを判定する(ステップ250)。イーサネットにおいて、MACアドレスの第1オクテットのLeast Significant Bit(LSB)の値が0の場合、ユニキャストアドレスである。
ここで宛先MACアドレスがユニキャストアドレスの場合、得られたMACアドレスを元に図7のステップ222からステップ206を実行し(ステップ252)、通信データ送出処理が終了する。
一方、宛先MACアドレスが非ユニキャストアドレスの場合、全ての計算機モジュールへ当該通信データパケットを送達する必要がある。そこで、位置変数posを0に初期化し(ステップ254)、全ての位置に存在する計算機モジュールへステップ256からステップ260を繰り返し実行する。
変換DB44から、位置変数posと等しいMACアドレスと物理アドレスを取得する(ステップ256)。その後、変更した通信データパケットを対象となっている計算機モジュールへ送出する(ステップ260)。送出後、位置変数posを1増加させ(ステップ262)、次に送達すべき対象がいるか判定する(ステップ264)。最大の計算機ユニット数を超えていない場合、再度ステップ256からステップ264を繰り返し、超えている場合、通信データの送出処理を終了する。
以上の処理により、1対1での通信しかできないシステム通信路2においても、ブロードキャスト動作が可能となる。ブロードキャスト動作によれば、例えばAddress Resolution Protocol(ARP)の処理が可能となり、IPアドレスから対応する計算機モジュールの持つMACアドレスを、自動的に解消することが可能となる。
本実施例によれば、各計算機モジュールが自律的にMACアドレスを一意に定めることが可能となり、あわせてシステム通信路2における物理アドレスを解決することができる。よって、イーサネットと異なる物理層を用いて、イーサネットと同等の操作が可能となるため、計算機システムの使用者やアプリケーション設計者はイーサネットの利便性を享受することができる。
もちろん本実施例は、実施例2で示した構成においても同様に適用することに何ら制限はない。
本発明によると、例えばTCP/IPのようなネットワーク技術を、イーサネットとは異なる物理層を持つ計算機モジュール間の通信路上で使用することが可能となる。よって、物理層は既存のシステムバスを用いて、上位のネットワーク層以上はTCP/IPとすることで、旧来の計算機システムであっても情報系ネットワークとの親和性の高い計算機システムを構築することが可能となる。
本発明の実施例1における計算機システムの構成図。 実施例1による通信装置の構成図。 実施例1による通信装置間の通信動作シーケンス図。 実施例1による処理装置の通信機能のブロック図。 通信機能における変換DBの実装表形式を示す構成図。 通信データパケットの構成図。 実施例1による送信時における通信路ドライバの動作シーケンス図。 実施例1による受信時における通信路ドライバの動作シーケンス図。 実施例1による位置認識手段の実装図。 位置認識手段の他の例を示す実装図。 本発明の実施例2による第二の実施例における計算機システムの構成図。 本発明の実施例3による通信路ドライバの手順を示すフローチャート。
符号の説明
1…計算機モジュール、2…システム通信路、10…処理装置、12…メモリ、14…通信装置、16…ローカル通信路、18…OS、20…位置認識手段、30…割込通知機能、44…変換DB、46,80…通信路ドライバ、60…通信データパケット。

Claims (8)

  1. 複数の計算機モジュールが伝送路を介して接続される計算機システムに用いられる計算機モジュールであって、
    前記伝送路における前記計算機モジュールの実装位置情報と、前記計算機モジュールを表す固有論理アドレスと、前記伝送路における前記計算機モジュールの物理アドレスとの対応を取るデータベースと、
    前記計算機モジュールの前記伝送路における実装位置情報を認識する位置認識手段と、
    前記固有論理アドレスを宛先に持つ通信パケットより前記データベースから前記固有論理アドレスに対応する前記物理アドレスを取得する固有・物理アドレス変換手段と、
    前記実装位置情報から前記物理アドレスを検索する位置・物理アドレス変換手段と、を有することを特徴とする計算機モジュール。
  2. 前記計算機モジュール間で通信を行う通信装置と、
    前記通信装置からの要求で前記伝送路から受信した通信データを格納するメモリと、を有することを特徴とする請求項1に記載の計算機モジュール。
  3. 前記通信装置は割込通知手段を有し、他の計算機モジュールから通信データを受信した後、前記割込通知手段により前記計算機モジュール内部の処理装置に、前記他の計算機モジュールから通知されることを特徴とする請求項2に記載の計算機モジュール。
  4. 前記計算機モジュールに前記伝送路を包含し、前記計算機モジュールを積層して前記計算機システムを構築可能とすることを特徴とする請求項1に記載の計算機モジュール。
  5. 前記伝送路はPCIバスプロトコルによるデータ通信を行うことを特徴とする請求項1に記載の計算機モジュール。
  6. 複数の計算機モジュールが伝送路を介して接続される計算機システムに用いられる計算機モジュールであって、
    前記伝送路における前記計算機モジュールの実装位置情報と、前記計算機モジュールを表す固有論理アドレスと、前記伝送路における前記計算機モジュールの物理アドレスとの対応を取るデータベースと、
    前記計算機モジュールの前記伝送路における実装位置情報を認識する位置認識手段と、
    前記固有論理アドレスを宛先に持つ通信パケットより前記データベースから前記固有論理アドレスに対応する前記物理アドレスを取得する固有・物理アドレス変換手段と、
    前記実装位置情報から前記物理アドレスを検索する位置・物理アドレス変換手段とを有し、
    前記通信パケットに含まれる前記宛先の固有論理アドレスより、前記通信パケットの送信先を判定して、前記宛先の固有論理アドレスが複数の前記計算機モジュールを意味する場合には、前記データベースから前記計算機システムにおける全計算機モジュールの前記物理アドレスを検索して送信することを特徴とする計算機モジュール。
  7. 前記計算機モジュールに前記伝送路を包含し、前記計算機モジュールを積層して前記計算機システムを構築可能とすることを特徴とする請求項6に記載の計算機モジュール。
  8. 前記伝送路はPCIバスプロトコルによるデータ通信を行うことを特徴とする請求項6に記載の計算機モジュール。
JP2005215691A 2005-07-26 2005-07-26 モジュール間通信装置 Expired - Fee Related JP4732823B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005215691A JP4732823B2 (ja) 2005-07-26 2005-07-26 モジュール間通信装置
US11/491,247 US8069273B2 (en) 2005-07-26 2006-07-24 Processing module
EP06015585A EP1752877A3 (en) 2005-07-26 2006-07-26 A processing module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005215691A JP4732823B2 (ja) 2005-07-26 2005-07-26 モジュール間通信装置

Publications (2)

Publication Number Publication Date
JP2007034582A true JP2007034582A (ja) 2007-02-08
JP4732823B2 JP4732823B2 (ja) 2011-07-27

Family

ID=37192645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005215691A Expired - Fee Related JP4732823B2 (ja) 2005-07-26 2005-07-26 モジュール間通信装置

Country Status (3)

Country Link
US (1) US8069273B2 (ja)
EP (1) EP1752877A3 (ja)
JP (1) JP4732823B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075074A1 (ja) * 2007-12-13 2009-06-18 Hitachi Industrial Equipment Systems Co., Ltd. 情報処理装置および情報処理方法
JP2009277171A (ja) * 2008-05-19 2009-11-26 Nec Corp スロット型cpu装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009003625A (ja) * 2007-06-20 2009-01-08 Yokogawa Electric Corp フィールド機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6410369A (en) * 1987-07-03 1989-01-13 Nippon Telegraph & Telephone Module address conversion system
JPH02133852A (ja) * 1988-11-15 1990-05-23 Hitachi Ltd 情報処理システム
JPH1091576A (ja) * 1996-08-05 1998-04-10 Samsung Electron Co Ltd マルチメディアバスを持つマルチメディアシステム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4228496A (en) * 1976-09-07 1980-10-14 Tandem Computers Incorporated Multiprocessor system
JPS62245461A (ja) * 1986-04-18 1987-10-26 Fanuc Ltd ボ−ドスロツト番号の割当方法
JP2977688B2 (ja) * 1992-12-18 1999-11-15 富士通株式会社 マルチプロセッシング装置、方法、及びこれらに使用するプロセッサ
JPH096271A (ja) 1995-06-19 1997-01-10 Matsushita Electric Ind Co Ltd 映像拡大装置
US5978894A (en) 1995-11-27 1999-11-02 Hitachi, Ltd. Method of interprocessor data transfer using a network, virtual addresses and paging, a buffer, flags, data transfer status information and user accessible storage areas in main memory
US5793998A (en) * 1996-04-17 1998-08-11 Digital Equipment Corporation Method and apparatus for interconnection of multiple modules
US6044411A (en) * 1997-11-17 2000-03-28 International Business Machines Corporation Method and apparatus for correlating computer system device physical location with logical address
JP3454217B2 (ja) * 1999-12-28 2003-10-06 日本電気株式会社 通信経路制御方法、機器制御装置、及びブリッジ
US6431879B2 (en) * 2000-02-10 2002-08-13 Tyco Electronics Corporation Printed circuit board connector
US6920519B1 (en) * 2000-05-10 2005-07-19 International Business Machines Corporation System and method for supporting access to multiple I/O hub nodes in a host bridge
US6944786B2 (en) * 2001-07-27 2005-09-13 International Business Machines Corporation Network node failover using multicast address or port
US6547569B1 (en) * 2001-12-13 2003-04-15 Cisco Technology, Inc. PC/104 or PC/104+ connector with selected pin isolation feature
US7447778B2 (en) * 2002-05-06 2008-11-04 Qlogic, Corporation System and method for a shared I/O subsystem
US7024494B1 (en) * 2003-05-12 2006-04-04 Cisco Technology, Inc. Method and system for configuring a peripheral card in a communications environment
US7984136B2 (en) * 2004-06-10 2011-07-19 Emc Corporation Methods, systems, and computer program products for determining locations of interconnected processing modules and for verifying consistency of interconnect wiring of processing modules

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6410369A (en) * 1987-07-03 1989-01-13 Nippon Telegraph & Telephone Module address conversion system
JPH02133852A (ja) * 1988-11-15 1990-05-23 Hitachi Ltd 情報処理システム
JPH1091576A (ja) * 1996-08-05 1998-04-10 Samsung Electron Co Ltd マルチメディアバスを持つマルチメディアシステム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075074A1 (ja) * 2007-12-13 2009-06-18 Hitachi Industrial Equipment Systems Co., Ltd. 情報処理装置および情報処理方法
JP2009146123A (ja) * 2007-12-13 2009-07-02 Hitachi Industrial Equipment Systems Co Ltd 情報処理装置および情報処理方法
JP2009277171A (ja) * 2008-05-19 2009-11-26 Nec Corp スロット型cpu装置

Also Published As

Publication number Publication date
EP1752877A2 (en) 2007-02-14
EP1752877A3 (en) 2007-12-05
US8069273B2 (en) 2011-11-29
US20070038745A1 (en) 2007-02-15
JP4732823B2 (ja) 2011-07-27

Similar Documents

Publication Publication Date Title
JP4477613B2 (ja) AXIプロトコルを適用したNoCシステム
US9025495B1 (en) Flexible routing engine for a PCI express switch and method of use
US8407367B2 (en) Unified connector architecture
CN100579108C (zh) 一种远程密钥验证的方法和主机结构适配器
RU2249847C2 (ru) Система коммутации клавиатуры, видеоподсистемы и манипулятора мышь на основе сети
US20130346666A1 (en) Tunneling platform management messages through inter-processor interconnects
JP2011028650A (ja) 情報処理装置
KR20210033996A (ko) 전용 저 레이턴시 링크를 사용한 다수의 하드웨어 가속기에 대한 통합된 어드레스 공간
CN103338217A (zh) 基于低等待时间接口的连网
CN101242284B (zh) 基于spi总线的通信方法和网络设备
JP4732823B2 (ja) モジュール間通信装置
WO2012013080A1 (zh) 一种数据透明传输的方法及系统
WO2004025485A3 (en) Protocol for accessing a local device of a remote node via infiniband
WO2020110895A1 (ja) 通信装置、情報処理システム、および通信方法
US6457079B1 (en) Communication apparatus with means for allocating alternate designation information to each function unit, and communication system with said two communication apparatuses
US7404020B2 (en) Integrated fibre channel fabric controller
KR20190108001A (ko) 네트워크온칩 및 이를 포함하는 컴퓨팅 장치
WO2020258062A1 (zh) 地址扩展装置、系统和可移动平台
CN100456273C (zh) PCI-Express通信系统及其通信方法
CN116361215B (zh) 一种AXI4-Lite总线远程扩展方法
US20130318223A1 (en) Communication system and communicaton method
US20240129183A1 (en) System and method for transferring configuration, management, debug information and asynchronous events between network-on-chip (noc) and external interface
CN109902044B (zh) 一种控制系统、一组控制系统及其设计方法、电子装置
JP2006042164A (ja) ゲートウェイ装置
TW201724822A (zh) 遠程式控制系統

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110421

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4732823

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees