JP2009276489A - 光基板及びその製造方法 - Google Patents
光基板及びその製造方法 Download PDFInfo
- Publication number
- JP2009276489A JP2009276489A JP2008126779A JP2008126779A JP2009276489A JP 2009276489 A JP2009276489 A JP 2009276489A JP 2008126779 A JP2008126779 A JP 2008126779A JP 2008126779 A JP2008126779 A JP 2008126779A JP 2009276489 A JP2009276489 A JP 2009276489A
- Authority
- JP
- Japan
- Prior art keywords
- insulating resin
- optical
- light emitting
- receiving element
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Light Receiving Elements (AREA)
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】第1面に金属層(20)がパターニングされ、かつ開口部が形成された絶縁樹脂層(10)と前記開口部に受発光部(61)が前記第一面側となるように設置された受発光素子(60)と、前記絶縁樹脂層上に前記受発光素子と光学的に接続するように配置された光導波路(50)と、を備える光基板とする。
【選択図】図1
Description
第一に、受発光素子と絶縁樹脂の厚さを合わせ、絶縁樹脂層中に受発光素子を埋め込むことで、絶縁樹脂層の表面と受発光素子の受発光面の高さを合わせることが可能となる。これにより、光導波路を実装する場所を平坦とすることができ、光導波路の実装信頼性を向上し、実装難易度を簡易化する効果がある。
本発明の光基板110は、第1面に金属層がパターニングされた電気配線21を有する絶縁樹脂層10を備えている。絶縁樹脂層には開口部が形成され、該開口部に受発光素子60がその受発光部61を外面、つまり電気配線側に向けてはめ込まれて設置されている。受発光面上には光信号を受発光素子と光配線との間で入出力するための光導波路50が配置されている。
まず片面に銅箔等の金属層が形成された絶縁樹脂フィルムの絶縁樹脂層及び金属層を相前後してパターニングし、電気配線の形成と、受発光素子を設置する開口部やバイアホール等の絶縁樹脂層除去部分の除去を行う。
まず東レ製片面銅箔ポリイミド基材(銅箔12μm厚、ポリイミド350μm厚)の銅箔上にエッチングレジストパターン25を形成し、銅箔をエッチングすることで、パターニングされた銅箔20を得た(図2b)。
まず感光性絶縁材料として、ビスフェノールA型エポキシアクリレート(リポキシVR−90:昭和高分子)52重量部と無水フタル酸15重量部をプロピレングリコールモノメチルエーテルアセテート溶媒中で110℃30分攪拌してアルカリ現像型感光性絶縁樹脂ワニス原料を調製した。更に、前記アルカリ現像型感光性絶縁樹脂ワニス原料を50重量部、脂環式エポキシ類化合物(EHPE3150:ダイセル化学)17重量部、光硬化型エポキシ樹脂(サイクロマーM100:ダイセル化学)30重量部、光開始剤(LucirinTPO:BASF)3重量部に、プロピレングリコールモノメチルエーテルアセテート溶剤を加えて連続式横型サンドミルにて約3時間分散し、アルカリ現像型感光性絶縁樹脂ワニスを調製した。
20 金属層(銅箔)
30 支持基材
40 コントロールチップ
50 光導波路
60 受発光素子
61 受発光部
70 モールド樹脂
80 透明樹脂
90 半田バンプ
100 光基板
110 配線基板
Claims (11)
- 少なくとも第1面に電気配線が形成され、かつ開口部が形成された絶縁樹脂層と
前記開口部に受発光部が前記第一面側となるように設置された受発光素子と、
前記絶縁樹脂層上に前記受発光素子と光学的に接続するように配置された光導波路と、
を備える光基板。 - 前記受発光素子の厚みと前記絶縁樹脂層の膜厚が略同一であることを特徴とする請求項1記載の光基板。
- 前記絶縁樹脂層が感光性樹脂からなることを特徴とする請求項1記載の光基板。
- 少なくとも前記第一面上の少なくとも一部がモールド樹脂で覆われていることを特徴とする請求項1乃至3記載の光基板。
- 絶縁樹脂層の少なくとも前記第一面上に金属層を有する絶縁樹脂フィルムの該金属層をパターニングして電気配線を形成する電気配線工程と、
前記絶縁樹脂層をパターニングして、開口部を設ける絶縁樹脂層形成工程と、
支持基材上に、絶縁樹脂フィルムを前記第一面を外側にして貼り合せる絶縁樹脂基板設置工程と、
前記開口部に受発光面が前記第一面側となるように前記受発光素子を設置する受発光素子実装工程と、
前記受発光素子と光学的に接続するように前記受発光面と光導波路の光入出力面を一致させて絶縁樹脂フィルム上に光導波路を設置する光導波路実装工程と、
前記支持基材を除去する支持基材除去工程と、
を有する光基板の製造方法。 - 感光性樹脂からなる絶縁樹脂層の少なくとも前記第一面上に金属層を有する絶縁樹脂フィルムの該絶縁樹脂層をフォトリソグラフィー法によりパターニングして開口部を形成する絶縁樹脂層形成工程と、
支持基材上に、絶縁樹脂フィルムを前記第一面を外側にして貼り合せる絶縁樹脂基板設置工程と、
前記金属層をパターニングして電気配線を形成する電気配線工程と、
前記開口部に受発光素子の受発光面が前記第一面側となるように前記受発光素子を設置する受発光素子実装工程と、
前記受発光素子と光学的に接続するように前記受発光部と光導波路の光入出力面を一致させて絶縁樹脂フィルム上に光導波路を設置する光導波路実装工程と、
前記支持基材を除去する支持基材除去工程と、
を有する光基板の製造方法。 - 前記電気配線上に受発光素子のコントロールチップを実装するコントロールチップ実装工程を有することを特徴とする請求項5又は6に記載の光基板の製造方法。
- 前記受発光面と、前記光入出力面との間隙に透明樹脂を充填させる透明樹脂充填工程を有することを特徴とする請求項4から8のいずれか記載の光基板の製造方法光基板の製造方法。
- 絶縁樹脂層の少なくとも一部をモールド樹脂で覆うモールド樹脂形成工程を有することを特徴とする請求項4から8のいずれか記載の光基板の製造方法。
- 請求項1から4のいずれかに記載の光基板を備える事を特徴とする光部品。
- 請求項1から4のいずれかに記載の光基板を備える事を特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008126779A JP5380903B2 (ja) | 2008-05-14 | 2008-05-14 | 光基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008126779A JP5380903B2 (ja) | 2008-05-14 | 2008-05-14 | 光基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009276489A true JP2009276489A (ja) | 2009-11-26 |
JP5380903B2 JP5380903B2 (ja) | 2014-01-08 |
Family
ID=41442000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008126779A Expired - Fee Related JP5380903B2 (ja) | 2008-05-14 | 2008-05-14 | 光基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5380903B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1152198A (ja) * | 1997-08-08 | 1999-02-26 | Kyocera Corp | 光接続構造 |
JP2001007403A (ja) * | 1999-06-23 | 2001-01-12 | Nec Corp | 並列伝送型光モジュールおよびその製造方法 |
JP2004022666A (ja) * | 2002-06-13 | 2004-01-22 | Kyocera Corp | 半導体装置 |
JP2004069824A (ja) * | 2002-08-02 | 2004-03-04 | Toppan Printing Co Ltd | 光配線基板 |
WO2006093117A1 (ja) * | 2005-02-28 | 2006-09-08 | Nec Corporation | 2次元アレイ状光素子と光回路の接続構造 |
JP2006270037A (ja) * | 2005-02-28 | 2006-10-05 | Sony Corp | ハイブリットモジュール及びその製造方法並びにハイブリット回路装置 |
JP2007256298A (ja) * | 2004-03-19 | 2007-10-04 | Nec Corp | 光モジュールおよびその製造方法 |
-
2008
- 2008-05-14 JP JP2008126779A patent/JP5380903B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1152198A (ja) * | 1997-08-08 | 1999-02-26 | Kyocera Corp | 光接続構造 |
JP2001007403A (ja) * | 1999-06-23 | 2001-01-12 | Nec Corp | 並列伝送型光モジュールおよびその製造方法 |
JP2004022666A (ja) * | 2002-06-13 | 2004-01-22 | Kyocera Corp | 半導体装置 |
JP2004069824A (ja) * | 2002-08-02 | 2004-03-04 | Toppan Printing Co Ltd | 光配線基板 |
JP2007256298A (ja) * | 2004-03-19 | 2007-10-04 | Nec Corp | 光モジュールおよびその製造方法 |
WO2006093117A1 (ja) * | 2005-02-28 | 2006-09-08 | Nec Corporation | 2次元アレイ状光素子と光回路の接続構造 |
JP2006270037A (ja) * | 2005-02-28 | 2006-10-05 | Sony Corp | ハイブリットモジュール及びその製造方法並びにハイブリット回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5380903B2 (ja) | 2014-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8041159B2 (en) | Optical/electrical hybrid substrate and method of manufacturing the same | |
JP4163689B2 (ja) | 電気光学組立品 | |
JP2015149671A (ja) | 高周波モジュール及びその製造方法 | |
JP2010026508A (ja) | 光インターフェースモジュールの製造方法、及び、光インターフェースモジュール | |
JP5395734B2 (ja) | 光電気複合基板の製造方法 | |
JP5029343B2 (ja) | 光基板の製造方法 | |
JP2010097169A (ja) | 光電気モジュール、光基板および光電気モジュール製造方法 | |
US7450793B2 (en) | Semiconductor device integrated with opto-electric component and method for fabricating the same | |
JP2012008518A (ja) | 光軟性印刷回路基板及びその製造方法 | |
JP5076860B2 (ja) | 光基板の製造方法 | |
JP5076869B2 (ja) | 光基板の製造方法 | |
JP5136142B2 (ja) | 光基板の製造方法 | |
JP5349192B2 (ja) | 光配線構造およびそれを具備する光モジュール | |
JP5380903B2 (ja) | 光基板の製造方法 | |
JP4339198B2 (ja) | 光モジュールの製造方法 | |
JP4234061B2 (ja) | 光導波路デバイスの製造方法 | |
JP2013242475A (ja) | 光電気基板、光モジュール及び光電気基板の製造方法 | |
JP5104039B2 (ja) | 光基板の製造方法 | |
JP2010078815A (ja) | 光基板およびその製造方法 | |
JP2016118594A (ja) | 位置決め構造を有するポリマ光導波路の製造方法、これによって作製されるポリマ光導波路、並びにこれを用いた光モジュール | |
JP5477576B2 (ja) | 光基板の製造方法 | |
JP5387240B2 (ja) | 光基板およびその製造方法 | |
JP5648724B2 (ja) | 光基板およびその製造方法 | |
JP5109643B2 (ja) | 光基板の製造方法 | |
JP4698728B2 (ja) | 光電気集積配線基板および光電気集積配線システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130814 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5380903 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |