JP2009273241A

JP2009273241A - 電源装置

Info

Publication number: JP2009273241A
Application number: JP2008121958A
Authority: JP
Inventors: Akihiro Kyogoku; 章弘京極
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2008-05-08
Filing date: 2008-05-08
Publication date: 2009-11-19
Anticipated expiration: 2028-05-08
Also published as: JP5228609B2

Abstract

【課題】交流電源の電源周波数が変動しても、安定して高力率動作を実現する電源装置を提供する。
【解決手段】交流電源１からの交流電圧を整流する整流回路２と、交流電源１に直列に接続されたリアクタ６と、リアクタ６を介して交流電源１を短絡・開放するスイッチング手段７と、交流電源１に同期したパルス信号を発生する電圧位相検出手段８と、電圧位相検出手段８の出力パルス信号に基づいてスイッチング手段７を駆動する制御手段９とを備え、交流電源１の電圧位相に同期して交流電源１の半周期間に１回もしくは複数回、交流電源１を短絡・開放する電源装置において、電圧位相検出手段８より得られるパルス信号の周期Ｔが、予め定められた第１の所定時間Ｔ１から第２の所定時間Ｔ２までの範囲内にある場合にのみ、複数回の短絡・開放動作を行う。
【選択図】図１

Description

本発明は交流電源からの交流電圧を直流電圧に変換して負荷に供給する電源装置に関
する。

従来、交流電源からの交流電圧を直流電圧に変換して負荷へ供給する電源装置として、交流電源のゼロクロス点を検出し、リアクタを介して交流電源を電源半周期に１回もしくは複数回短絡することにより、力率を改善しつつ、高い直流出力電圧が得られるものが提案されている（例えば、特許文献１および特許文献２参照）。

図８は、特許文献１に記載された従来の電源装置の構成を示すものである。

図８に示すように、特許文献１に記載された電源装置は、交流電源１と、交流電源１からの交流電圧を整流する第１のダイオードブリッジ３１と、平滑用コンデンサ３２，３３，３４とで構成される倍電圧整流回路を備えており、さらに、交流電源１の両端には、リアクタ６を介して第２のダイオードブリッジ３５およびスイッチング素子３６が接続されている。

また力率改善部３７とゼロクロス検出部３８とインバータ制御部２３とが、制御手段３９内に設けられる。ゼロクロス検出部３８は交流電源１の両端に接続され、交流電源１のゼロクロス点を検出する。力率改善部３７は、交流電源１の半周期毎に、検出されたゼロクロス点から所定の時間だけスイッチング素子３６を短絡し、その後開放する。

これによって、交流電源１からの入力電流の導通幅を拡大し、力率を改善するとともに、リアクタ６に蓄えられたエネルギーを平滑コンデンサ３２，３３，３４へ供給することで、通常の倍電圧整流回路よりも高い直流出力電圧を得ることができる。

さらに、特許文献１に記載の従来の電源装置は、負荷として、インバータ回路２１およびインバータ回路２１により駆動される電動機２２を備えており、インバータ回路２１を制御するインバータ制御部２３におけるパルス幅変調制御信号のデューティ比に基づいてスイッチング素子３６の短絡開始時刻および短絡期間を決定することで、負荷状態に応じて力率を改善することができる。

図９は、特許文献２に記載された従来の電源装置の構成を示すものである。

図９に示すように、本電源装置は、交流電源１の半周期毎に、スイッチング手段４０を複数回短絡させることで、力率を改善するとともに高調波を抑制することができる。
特開平１０−２０１２４８号公報特許第３４８５０４７号公報

しかしながら、従来の電源装置は、交流電源のゼロクロス点からの経過時間（ディレイ時間）によって決定される交流電源の短絡開始タイミングを、例えばインバータ回路のＰＷＭ信号のデューティ比や負荷モータのトルクなどの負荷状態に応じて予め設定された関数によって算出するが、その際、交流電源の周波数変動について考慮がなされていない。

したがって、系統接続されている商用電源に比べて電源周波数の変動が起こりやすい自家用発電機などの交流電源に接続された場合、従来の電源装置は、電源周波数の変動時に、交流電源を短絡する電源位相がずれることにより、入力電流の歪みが大きくなりやすい。

特に、交流電源の半周期に複数回、リアクタを介して交流電源を短絡・開放する電源装置では、短絡タイミングずれによって、交流電源の波高値が高い電圧位相においてスイッチング素子を短絡・開放することで、高い電流ピークが生じやすく、その結果、力率の低下や電流歪みへの影響も顕著になりやすい。

本発明は、前記従来の課題を解決するもので、電源周波数が変動しても、安定して高力率動作を実現する電源装置を提供することを第1の目的とし、さらに、交流電源の状態が不安定な状態においては、停電回避のため、電源装置の昇圧性能を制限することで交流電源への負担を軽減することを第２の目的とする。

前記従来の課題を解決するために、本発明の電源装置は、交流電源からの交流電圧を整流する整流回路と、交流電源に直列に接続されたリアクタと、リアクタを介して交流電源を短絡・開放するスイッチング手段と、交流電源に同期したパルス信号を発生する電圧位相検出手段と、電圧位相検出手段の出力信号に基づいてスイッチング手段を駆動する制御手段とを備え、交流電源の電圧位相に同期して交流電源の半周期間に１回もしくは複数回、リアクタを介してスイッチング手段により交流電源を短絡・開放する電源装置であって、電圧位相検出手段より得られるパルス信号の周期が、予め定められた第１の所定時間から第２の所定時間までの範囲内にある場合にのみ、複数回の短絡・開放動作を行うものである。

本発明の電源装置によれば、交流電源の電源周波数が所定の範囲内にある場合には、電源半周期間に複数回の短絡動作を行うことで、高い力率改善効果と昇圧能力を実現するとともに、電源周波数が所定の範囲外にある場合には、電源半周期間に１回の短絡動作、もしくは短絡動作の停止によって、短絡タイミングずれによる入力電流歪みの影響を低減もしくは排除することができる。

第１の発明は、交流電源からの交流電圧を整流する整流回路と、交流電源に直列に接続されたリアクタと、リアクタを介して交流電源を短絡・開放するスイッチング手段と、交流電源に同期したパルス信号を発生する電圧位相検出手段と、電圧位相検出手段の出力信号に基づいてスイッチング手段を駆動する制御手段とを備え、交流電源の電圧位相に同期して交流電源の半周期間に１回もしくは複数回、リアクタを介してスイッチング手段により交流電源を短絡・開放する電源装置であって、制御手段は、電圧位相検出手段より得られるパルス信号の周期が、予め定められた第１の所定時間から第２の所定時間までの範囲内（第１の所定時間＜第２の所定時間）にある場合にのみ、複数回の短絡・開放動作を行うものである。

これにより、電源周波数が所定の範囲外にある場合には、電源半周期間の短絡回数を１回以下に制限することによって、短絡タイミングずれによる入力電流歪みの影響を低減することができる。

第２の発明は、第１の発明において、電圧位相検出手段より得られるパルス信号の周期が、前記第１の所定時間以下の値に設定された第３の所定時間よりも短い場合に、スイッ
チング手段を開放状態に制御することで、交流電源の電源周波数が高くなりすぎた場合に、昇圧機能を停止し、最小限の動作（整流動作）のみを継続することができる。

第３の発明は、第２の発明において、電圧位相検出手段より得られるパルス信号の周期が、前記第２の所定時間以上の値に設定された第４の所定時間よりも長い場合に、スイッチング手段を開放状態に制御することで、交流電源の電源周波数が低くなりすぎた場合に、第２の発明同様、昇圧機能を停止し、最小限の動作（整流動作）のみを継続することができる。

以下、本発明の実施の形態について、図面を参照しながら説明する。なお、この実施の形態によって本発明が限定されるものではない。

（実施の形態１）
図１は本発明の実施の形態１による電源装置の構成を示すブロック構成図である。

図１に示すように、本発明の電源装置は、交流電源１の交流電圧を整流する整流回路２を備え、整流回路２の交流入力端の一方と整流回路２の一方の直流入力端との間に接続される第１のコンデンサ３と、整流回路２の同じ交流入力端と整流回路２の他方の直流入力端との間に接続される第２のコンデンサ４とにより、負荷５へ直流電圧を供給する倍電圧整流回路を構成する。

さらに、交流電源１と整流回路２の交流入力端との間にリアクタ６が接続され、ダイオードブリッジやＭＯＳＦＥＴ・ＩＧＢＴなどの半導体素子で構成される双方向性のスイッチング手段７がリアクタ６を介して交流電源１を短絡する位置に接続される。

また、電圧位相検出手段８が、交流電源１の両端に接続され、交流電源１の電圧位相に同期したパルス信号を出力する。

制御手段９は、マイクロコンピュータ等で構成され、周期検出部９ａによって測定された電圧位相検出手段８からの出力パルス信号の周期Ｔと、記憶部９ｂに予め記憶されている複数の時間（Ｔ１〜Ｔ４）とを短絡回数決定部９ｃにて比較し、電源半周期間にスイッチング手段７を短絡する回数を決定する。

さらに、制御手段９は、駆動信号生成部９ｄにおいて、電圧位相検出手段８から出力されるパルス信号をタイミングの基準とし、スイッチング手段７を駆動する駆動信号を生成することによって、電源半周期毎に短絡回数決定部９ｃにて決定した短絡回数だけ、スイッチング手段７の短絡・開放を繰り返す。

図２は、短絡回数決定部９ｃのフローチャートの一例である。

図２に示すように、制御手段９は、電圧位相検出手段８から出力されるパルス信号の周期Ｔが予め制御手段９内の記憶部９bに記憶されている第１の所定時間Ｔ１以上かつ、第２の所定時間Ｔ２以下の範囲にある場合には、電源半周期間の短絡回数を５回とすることで、電源装置は、高力率かつ高い昇圧能力が得られる入力電流波形にて動作する。

また、電圧位相検出手段８から出力されるパルス信号の周期Ｔが、第１の所定時間Ｔ１以下の値に設定された第３の所定時間Ｔ３よりも短いか、第２の所定時間Ｔ２以上の値に設定された第４の所定時間よりも長い場合には、交流電源１の状態が不安定であるとみなして短絡回数を０とし、スイッチング手段７を開放状態に制御する。

周期Ｔが上記以外の場合には、電源半周期間の短絡回数を１回に限定することで、スイッチングタイミングずれによる入力電流波形の歪みを回避しつつ、必要最小限の昇圧性能を確保する。

図３は、本発明における電圧位相検出手段８の具体的な回路の一例を示すものである。

図３に示すように、電圧位相検出手段８は、交流入力のフォトカプラ１０と抵抗１１、１２、１３とによって構成される。

フォトカプラ１０がオンする交流電源１の電圧位相は、フォトカプラ１０の１次側に接続される抵抗１１と抵抗１２とによって調整される。

またフォトカプラ１０の２次側は、出力トランジスタのコレクタが抵抗１３によってプルアップされて、マイクロコンピュータである制御手段９の入力ポートに接続される。

図４は、電源半周期間の短絡回数が１回の場合における、電圧位相検出手段８の出力パルス信号とスイッチング手段７の駆動信号との関係を表すタイミングチャートである。

制御手段９は、電圧位相検出手段８からのパルス信号の終了に相当するエッジ（図４では立ち上がりエッジ）を検出したタイミングから、予め負荷５の状態に応じて定められた時間Ｔｄに基づいて、時間Ｔｄ経過後にスイッチング手段７の短絡動作を開始し、その後時間Ｔｗ後に開放するよう、スイッチング手段７を制御する。

時間Ｔｗは、電流やモータ回転数など、負荷５の状態に応じて予め設定された値を用いてもよいし、電源装置の直流出力電圧が所定の目標電圧に等しくなるようにフィードバック制御により調整してもよい。

図５は、電源半周期間の短絡回数が５回の場合における、電圧位相検出手段８の出力パルス信号とスイッチング手段７の駆動信号との関係を表すタイミングチャートである。

制御手段９は、電圧位相検出手段８からのパルス信号の終了に相当するエッジ（図５では立ち上がりエッジ）を検出したタイミングから、予め負荷５の状態に応じて定められた時間Ｔｄｎ（ｎ＝１〜５）に基づいて、それぞれ時間Ｔｄｎ（ｎ＝１〜５）経過後にスイッチング手段７の短絡動作を開始し、その後それぞれ時間Ｔｗｎ（ｎ＝１〜５）（図５には記号を図示せず）後に開放するよう、スイッチング手段７を制御する。

なお、時間Ｔｗｎ（ｎ＝１〜５）は、短絡回数が１回の場合と同様、負荷５の状態に応じて予め設定された値としてもよいし、電源装置の直流出力電圧が所定の目標電圧に等しくなるようにフィードバック制御により調整してもよい。

図６（ａ）〜（ｄ）に、本発明の電源装置における入力電流波形の一例を示す。

図６（ａ）、（ｂ）に示すように、電源周波数が５０Ｈｚ、５５Ｈｚの場合には、電源半周期に５回スイッチング動作することで高力率な電流波形（力率約９９％）を得ている。

図６（ｃ）は、電源周波数がさらに高くなって、電圧位相検出手段８のパルス信号の周期ＴがＴ１を下回り、電源半周期に１回スイッチング動作をしているときの入力電流波形である。

また図６（ｄ）は、電源周波数が低くなって、電圧位相検出手段８のパルス信号の周期ＴがＴ２を超えたため、電源半周期に１回のスイッチング動作となっているときの入力電流波形である。

図６（ｃ）、（ｄ）いずれの場合も、短絡回数を１回に抑えることで、短絡タイミングずれによって電源電圧の波高値が高い電圧位相でのスイッチングが生じるのを回避することで、入力電流を比較的高力率な状態に保っていることがわかる。

なお、図示はしていないが、本発明の電源装置は、電圧位相検出手段８のパルス信号の周期Ｔが８．３３３ｍｓ（６０Ｈｚ時の半周期相当）以下、もしくは１２．５ｍｓ（４０Ｈｚ時の半周期相当）以上となった場合には、スイッチング手段７は、開放状態に制御される。

このとき、入力電流は、よく知られたコンデンサインプット時の波形となり、電源装置の昇圧性能を完全に停止することで、交流電源１への負担を軽減する。

なお、本実施例において、電圧位相検出手段８は、図３に示すように、交流電源１の半周期毎に１回、パルス信号が出力されることから、パルス信号の周期Ｔは、交流電源１の半周期にほぼ等しい値となるが、電圧位相検出手段８として、交流電源１の一周期に１回、パルス信号が出力される回路を採用し、パルス信号の周期Ｔが電源周期に等しくなる場合についても同様の効果が得られることは言うまでもない。

以上のように、本実施の形態１は、電圧位相検出手段８の出力パルス信号の周期Ｔに応じて、電源半周期間の短絡回数を切り替えることにより、交流電源１が比較的安定している場合には、高力率かつ高い昇圧能力を有するとともに、電源周波数が標準周波数から大幅に乖離し、交流電源１が不安定と考えられる場合には、スイッチング手段７の短絡動作を一時的に停止することで、電源への負担を最小限とすることができる。

なお、本実施の形態１における電源装置の構成においては、図１に示すように倍電圧整流回路として説明を行ったが、図７に示すような全波整流回路であっても同様の効果が得られることは言うまでもない。

以上のように、本発明にかかる電源装置は、交流電源の電源周波数が変動しても、安定して高力率動作を実現することができるため、国内外の空気調和機やヒートポンプ給湯機、冷蔵庫、洗濯機などの電化製品への用途に適用できる。

本発明の実施の形態１における電源装置のブロック構成図同短絡回数決定部のフローチャート同電圧位相検出手段の具体的な回路の一例を示す回路図同電圧位相検出手段の出力パルス信号とスイッチング手段の駆動信号との関係を表すタイミングチャート(短絡回数が１回の場合) 同電圧位相検出手段の出力パルス信号とスイッチング手段の駆動信号との関係を表すタイミングチャート(短絡回数が５回の場合) （ａ）本発明の実施の形態１における電源装置の５０Ｈｚの場合の入力電流波形図（ｂ）同５５Ｈｚの場合の入力電流波形図（ｃ）同５８．５Ｈｚの場合の入力電流波形図（ｄ）同５Ｈｚの場合の入力電流波形図同実施の形態１における電源装置の別のブロック構成図従来の電源装置のブロック構成図別の従来の電源装置のブロック構成図

符号の説明

１交流電源
２整流回路
５負荷
６リアクタ
７スイッチング手段
８電圧位相検出手段
９制御手段
Ｔ１第１の所定時間
Ｔ２第２の所定時間
Ｔ３第３の所定時間
Ｔ４第４の所定時間

Claims

交流電源からの交流電圧を整流する整流回路と、交流電源に直列に接続されたリアクタと、リアクタを介して交流電源を短絡・開放するスイッチング手段と、交流電源に同期したパルス信号を発生する電圧位相検出手段と、電圧位相検出手段の出力信号に基づいてスイッチング手段を駆動する制御手段とを備え、交流電源の電圧位相に同期して交流電源の半周期間に１回もしくは複数回、リアクタを介してスイッチング手段により交流電源を短絡・開放する電源装置であって、前記制御手段は、電圧位相検出手段より得られるパルス信号の周期が、予め定められた第１の所定時間から第２の所定時間までの範囲内（第１の所定時間＜第２の所定時間）にある場合にのみ、複数回の短絡・開放動作を行うことを特徴とする電源装置。
制御手段は、電圧位相検出手段より得られるパルス信号の周期が、前記第１の所定時間以下の値に設定された第３の所定時間よりも短い場合に、スイッチング手段を開放状態に制御することを特徴とする請求項１に記載の電源装置。
制御手段は、電圧位相検出手段より得られるパルス信号の周期が、前記第２の所定時間以上の値に設定された第４の所定時間よりも長い場合に、スイッチング手段を開放状態に制御することを特徴とする請求項１または２に記載の電源装置。