JP2009272875A - 遅延検出回路、歪み補償回路、及び通信装置 - Google Patents
遅延検出回路、歪み補償回路、及び通信装置 Download PDFInfo
- Publication number
- JP2009272875A JP2009272875A JP2008121455A JP2008121455A JP2009272875A JP 2009272875 A JP2009272875 A JP 2009272875A JP 2008121455 A JP2008121455 A JP 2008121455A JP 2008121455 A JP2008121455 A JP 2008121455A JP 2009272875 A JP2009272875 A JP 2009272875A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- delay
- transmission
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 35
- 238000004891 communication Methods 0.000 title claims abstract description 20
- 230000005540 biological transmission Effects 0.000 claims abstract description 72
- 238000006243 chemical reaction Methods 0.000 claims abstract description 48
- 238000012545 processing Methods 0.000 claims abstract description 46
- 230000003111 delayed effect Effects 0.000 claims description 11
- 230000001934 delay Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 28
- 238000000034 method Methods 0.000 description 8
- 108010076504 Protein Sorting Signals Proteins 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Nonlinear Science (AREA)
- Transmitters (AREA)
- Amplifiers (AREA)
Abstract
【課題】回路規模を縮小した歪み補償回路、通信装置、及び遅延検出回路を提供すること。
【解決手段】遅延検出回路において、時間領域の信号を周波数領域の信号に変換または周波数領域の信号を時間領域の信号に変換する変換回路を備え、前記変換回路は送信信号に対して直交変調により信号処理を行う信号処理回路において使用され、前記変換回路は前記送信信号に対する第1の信号の遅延量を出力する。
【選択図】図1
【解決手段】遅延検出回路において、時間領域の信号を周波数領域の信号に変換または周波数領域の信号を時間領域の信号に変換する変換回路を備え、前記変換回路は送信信号に対して直交変調により信号処理を行う信号処理回路において使用され、前記変換回路は前記送信信号に対する第1の信号の遅延量を出力する。
【選択図】図1
Description
本発明は、遅延検出回路、歪み補償回路、及び通信装置に関する。
従来から、ディジタルプリディストーション方式による歪み補償回路がある。歪み補償回路は通信装置の出力アンプから出力されるRF信号の歪みを補償する回路であり、ディジタルプリディストーション方式はRF信号の歪みにさらに歪みを乗算することで歪みを補償する方式である。
図16はディジタルプリディストーション方式による歪み補償回路50の構成例を示す図である(例えば、以下の特許文献1)。LUT(ルックアップテーブル)11は歪み特性の逆特性となる係数(歪み補償係数)を記憶し、複素掛算器12はベースバンド信号に対してLUT11からの係数を乗算する。係数が乗算されたベースバンド信号はD/A変換器13と直交変調器(QDEM)14とを介してアンプ15に出力される。アンプ15は歪みが補償(線形性が補償)されたRF信号を増幅して出力する。そして、かかる信号はアンプ15の後段にあるアンテナから通信相手先に送信される。
また、歪み補償回路50は、LUT11に記憶された係数を更新する。すなわち、減算器19はベースバンド信号とアンプ15からのフィードバック信号との誤差を検出し、加算器21はその誤差とLUT11の係数とを加算する。そして、この加算値と振幅算出部20で算出したベースバンド信号の振幅とから、アンプ15からのRF信号の歪みがより小さくなるように、LUT11に記憶された係数を更新する。
減算器19は誤差を検出するときにベースバンド信号(参照信号)とアンプ15からのフィードバック信号とを比較する。フィードバック信号はD/A変換器13と直交変調器14とを介して信号処理が施されているため、アンプ15からの出力信号に対して直交復調器16とA/D変換器17とにより信号処理を行う。
このとき、フィードバック信号は、減算器19に入力される参照信号に対して、D/A変換器13からA/D変換器17までの信号処理が行われる分だけ設計時に補償できない遅延がある。そこで、歪み補償回路50は、遅延検出回路51により参照信号とフィードバック信号の遅延量を検出し、遅延回路18によりその遅延量に基づいて参照信号を遅延させる。減算器19は参照信号とフィードバック信号のタイミングが合った状態で両者の誤差を検出する。
図17(A)は従来の遅延検出回路51の構成例、同図(B)は従来の遅延検出の例を示す図である(例えば、以下の特許文献1)。遅延検出回路51は遅延回路510と相関器511とを有し、遅延回路510により参照信号(ベースバンド信号)を所定遅延量遅延させ、相関器511によりフィードバック信号との相関値出力を得る。遅延回路510への遅延量を可変にし、出力が最大となる遅延量(a)が参照信号とフィードバック信号との遅延量となる(同図(B)参照)。
特許第4014343号特許公報
しかし、従来の歪み補償回路50は、参照信号とフィードバック信号との遅延量を検出するために専用の遅延検出回路51を設けなければならない。そのため、歪み補償回路50の回路規模は増大する。
そこで、本発明は上記問題点に鑑みてなされたもので、その目的は回路規模を縮小した歪み補償回路、通信装置、及び遅延検出回路を提供することにある。
本発明の一態様によれば、遅延検出回路において、時間領域の信号を周波数領域の信号に変換または周波数領域の信号を時間領域の信号に変換する変換回路を備え、前記変換回路は送信信号に対して直交変調により信号処理を行う信号処理回路において使用され、前記変換回路は前記送信信号に対する第1の信号の遅延量を出力する。
また、本発明の他の態様によれば、歪み補償係数を用いて送信信号に対する歪みを補償する歪み補償回路において、歪み補償係数を用いて送信信号に対する歪みを補償する歪み補償回路において、時間領域の信号を周波数領域の信号に変換または周波数領域の信号を時間領域の信号に変換する変換回路と、前記変換回路の出力に基づいて前記送信信号又はフィードバック信号を遅延させる遅延回路とを備え、前記変換回路は送信信号に対して直交変調により信号処理を行う信号処理回路において使用され、前記変換回路は、前記送信信号に対する、前記信号処理回路の出力側からフィードバックされる前記フィードバック信号の遅延量又は前記遅延量から求められる量を出力し、前記遅延量に基づいて遅延された前記送信信号又は前記フィードバック信号に基づいて前記歪み補償係数を更新する。
さらに、本発明の他の態様によれば、送信信号に対して直交変調を行い、直交変調後の前記送信信号を送信する信号処理回路を備える通信装置において、時間領域の信号を周波数領域の信号に変換または周波数領域の信号を時間領域の信号に変換する変換回路を備え、前記変換回路は前記信号処理回路において使用され、前記変換回路は前記送信信号に対する第1の信号の遅延量を出力する。
本発明によれば、回路規模を縮小した歪み補償回路、通信装置、及び遅延検出回路を提供することができる。
以下、図面を参照して本発明を実施するための最良の形態を説明する。
図1(A)は歪み補償回路10の構成例を示す図である。歪み補償回路10は、LUT11、複素掛算器12、D/A変換器13、直交変調器(QMOD)14、アンプ15、直交復調器(QDEM)16、A/D変換器17、遅延回路18、減算器19、振幅算出部(√I2+Q2)20、加算器21、及びFFT(Fast Fourier Transfer)回路22を備える。
LUT11は、アンプ15から出力されるRF信号の歪みを補償するため、当該信号の歪み特性に対して逆特性となる係数(歪み補償係数)を記憶する。
複素掛算器12は、ベースバンド信号とLUT11からの係数とを複素乗算し、乗算されたベースバンド信号を出力する。
D/A変換器13は、複素掛算器12からのベースバンド信号をアナログ信号に変換する。
直交変調器14は、D/A変換器13からのベースバンド信号を変調しRF信号として出力する。直交変調器14は、例えば、QPSK(Quaternary Phase Shit Keying)、16QAM(Quadrature Amplitude Modulation)、64QAM等の直交変調を行う。
アンプ15は直交変調器14からのRF信号を増幅する。
直交復調器16は、アンプ15からのRF信号を復調し、ベースバンド信号を出力する。直交復調器16の復調方式は直交変調器14の変調方式と対応する。
A/D変換器17は、直交復調器16からのベースバンド信号をディジタル信号に変換し、減算器19に出力する。
遅延回路18は、FFT回路22からの出力信号(遅延量)に基づいてベースバンド信号を遅延させて減算器19に出力する。
減算器19は、A/D変換器17からのベースバンド信号(フィードバック信号)と、遅延回路18からのベースバンド信号(参照信号)とを減算して両者の差分(誤差)を検出し、誤差値を出力する。
振幅算出部20は、ベースバンド信号の振幅を算出しLUT11に出力する。
加算器21は、減算器19からの誤差値とLUT11から出力される係数とを加算し、LUT11に出力する。LUT11は、振幅算出部20からの振幅値と加算器21からの加算値とに基づいて係数を更新する。LUT11はアンプ15からのRF信号の歪みがより小さくなるように係数を更新する。
FFT回路22は、A/D変換器17からのフィードバック信号が入力され、時間領域の信号であるフィードバック信号を周波数領域の信号に変換し、遅延回路18に出力する。遅延回路18はFFT回路22からの出力に基づいてフィードバック信号を遅延させる。
本歪み補償回路10は、OFDM(Orthogonal Frequency Division Multiplexing:直交周波数分割多重)やOFDMA(Orthogonal Frequency Division Multiplexing Access:直交周波数分割多重接続)等の直交変調により、受信信号を復調する信号処理回路で用いられるFFTを、歪み補償回路10における遅延検出回路に流用している。
図2は、OFDM方式による信号処理回路の構成例を示す図である。本信号処理回路は、IFFT回路23、D/A変換器13、直交変調器14、アンプ15、アンテナ24、直交直交復調器16、A/D変換器17、FFT回路22とを有する。
サブキャリア毎の送信符号は、IFFT回路23により周波数領域から時間領域の信号に変換され、D/A変換器13でアナログ信号に変換後、直交変調器14で変調され、アンプ15で増幅後、アンテナ24から送信される。
一方、アンテナ24で受信した受信信号はアンプ25で増幅後、直交復調器16で復調され、A/D変換器17でディジタル信号に変換された後、FFT回路22で時間領域から周波数領域のサブキャリア毎の受信符号に変換される。
本歪み補償回路10は、このOFDM方式による信号処理回路の受信系で用いられるFFT回路22を、遅延検出回路に流用している。
なお、FFT回路22はIFFT回路23と全く同一の回路を利用し実現できる。どちらも、入力信号が周波数領域の信号のとき出力は時間領域に信号となり、入力が時間領域の信号のとき出力は周波数領域の信号となるからである。したがって、歪み補償回路10はFFT回路22に代えてIFFT回路23を遅延検出回路に用いてもよい。
図3は歪み補償回路10を含む通信装置30の構成例を示す図である。通信装置30は、図1(A)の歪み補償回路10に対して、さらに、第1及び第2の切替え部31,32と、P/S変換部33と、S/P変換部34と、アンテナ24を備える。
第1の切替え部31は、送信データとS/P変換部34からの出力とが入力され、いずれか一方をIFFT回路23に出力する。
第2の切替え部32は、IFFT回路23の出力をP/S変換部33または遅延回路18のいずれか一方に出力する。
P/S変換部33はIFFT回路23からの出力をシリアル信号に変換する。また、S/P変換部34はA/D変換器17からの出力をパラレル信号に変換する。
通信装置30がOFDM方式等による送信処理を行うときは、送信データは第1の切替え部31を経由して、IFFT回路23で周波数領域の信号から時間領域に信号に変換され、第2の切替え部32、P/S変換部33を経由してベースバンド信号として、複素掛算器12等により直交変調等の信号処理が行われる。送信データは、アンテナ24からRF信号として送信される。
一方、通信装置30が遅延検出を行うとき、A/D変換器17から出力されるフィードバック信号はS/P変換部34によりパラレル信号に変換され、第1の切替え部31を経由してIFFT回路23に入力される。IFFT回路23は遅延検出回路として、その出力を第2の切替え部32を経由して遅延回路18に出力する。以降は図1(A)と同様である。
図4はOFDM方式の送信系のみならず受信系も含む通信装置30の構成例である。IFFT回路23はFFT回路22と同一回路で実現できるため、送信処理、受信処理、さらに歪み補償回路10の遅延検出回路に流用している。
送信データに対する処理と、歪み補償回路10の遅延検出処理は図3と同様である。受信信号に対する処理は以下のようになる。すなわち、アンテナ24で受信した受信信号は直交復調器16、A/D変換器17、S/P変換部34で各処理が施され、第1の切替え部31でIFFT回路23に出力される。IFFT回路23は時間領域の受信信号を周波数領域に変換して第2の切替え部32に出力する。第2の切替え部32は受信データを他の処理回路に出力するよう切替える。
図1(A)に戻り、歪み補償回路10は、D/A変換器13の前段までと、A/D変換器17の後段以降はディジタル回路である。ディジタル回路により構成された部分は回路設計時にその遅延を計算できる。そして、D/A変換器13からアンプ15を経由してA/D変換器17までのアナログ回路で処理される信号(フィードバック信号)に遅延がなければ、FFT回路22(またはIFFT回路23)はあるタイミングでフィードバック信号を取り込むことができる。
図5は1シンボル分のOFDM信号の例を示す図である。例えば直交変調器14から出力されるOFDM信号の例である。上述したようにフィードバック信号に遅延がなければ、FFT回路22は、例えばCP(Cyclic Prefix)部の直後(図中、X)からフィードバック信号を取り込むように予め設計することができる。
しかし、このようにFFT回路22を設計したとき、D/A変換器13からA/D変換器17までは信号処理が行われるため、フィードバック信号は参照信号(ベースバンド信号)に対して遅延する。
図6(A)及び同図は、それぞれ遅延がない場合と遅延がある場合とでFFT回路22がフィードバック信号を取り込む範囲の例を示す図である。フィードバック信号がΔt遅延したとき、FFT回路22は図6(B)の「Y」から取り込むことになる。
次に、FFT回路22の出力から遅延を検出できることについて説明する。
図7はFFT回路22から出力される信号列の例を示す図である。フィードバック信号が参照信号に対してΔtだけ遅延したとき、FFT回路22の出力は以下となる。
ここで、Fk=1となるFkのパターンを選択し、FFT回路22の出力(数1)から虚数項(sin(2πΔt・k1/n))を取り出してみる。図8は、その虚数項のグラフの例を示す図である。横軸が遅延量Δtであり、縦軸は虚数項(sin(2πΔt・k1/n))の値である。
同図に示すように、虚数項の値がプラスの値を取り得るとき遅延量ΔtはΔt>0となり、虚数項の値がマイナスのときΔt<0となる。また、虚数項の値が「0」のときΔt=0となる。すなわち、遅延量Δtに応じて虚数項の値は変化する。FFT回路22の出力(数1)は実数項も含まれるが、実数項も同様に遅延量Δtに応じて値が変化する。つまり、FFT回路22からは遅延量Δtに応じた値(数1)が出力される。
そこで、FFT回路22の出力(数1)を遅延量として遅延回路18に出力させ、遅延回路18はFFT回路22の出力の正負を逆転した値を参照信号に加算すれば、遅延回路18からはフィードバック信号の遅延分の参照信号を出力できる。よって、減算器19は参照信号とフィードバック信号とをタイミングを合わせて減算できる。
このように、本歪み補償回路10は、信号処理回路で使用されるFFT回路22またはIFFT回路23を、歪み補償回路10での遅延検出回路として兼用して使用する。したがって、専用の遅延検出回路を用いる場合と比較して、本歪み補償回路10は回路規模を縮小できる。
図1(A)に示す歪み補償回路10は以下のような変形例も考えられる。図1(B)はその変形例の構成例を示す図である。遅延回路182は、A/D変換器17と減算器19との間に設けられる。FFT回路22は、A/D変換器17と遅延回路182との間に設けられる。遅延回路181は、参照信号側(フィードフォーワード側)の遅延として、フィードバック側で考えられる遅延の最大値(例えば、100nsec)に設定する。FFT回路22はフィードバック信号の遅延を検出(例えば、30nsec)し、最大値に対する差分(例えば、70nsec。遅延量から求められる量)を遅延回路182に設定する。このように、FFT回路22からの出力が入力される遅延回路182はフィードバック側にあってもよい。
実施例1において、遅延回路18はFFT回路22(またはIFFT回路23)の出力をそのまま用いた。例えば、送信符号として使用するサブキャリアが把握できればそのサブキャリアを利用して遅延量を検出することもできる。
図9はFFT回路22周辺の構成例を示す図である。FFT回路22の後段に送信符号キャンセル回路35を設け、その出力を遅延回路18に入力させる。FFT回路22はフィードバック信号が入力され、サブキャリア数分のFFT出力を出力する。送信符号キャンセル回路35は、FFT出力とともに、例えばk1番目のサブキャリアに対応する送信符号Fk1が入力され、k1番目のサブキャリアに対応するFFT出力を選択して、送信符号Fk1で除算する。
遅延回路18への入力は、結果的に、Fk=1となる符号パターンを選択したものと同様となる。遅延回路18は送信符号キャンセル回路35の出力に基づいて参照信号を遅延する。本例はFk=±1,±j等の符号パターンを容易に選択できないときに有効である。
なお、送信符号キャンセル回路35に入力される送信符号Fk1は、例えば図3において、第1の切替え部31の前段からの送信データを送信符号キャンセル回路35に入力させればよい。送信符号キャンセル回路35は例えば送信符号Fk1を一時記憶し、FFT回路22からの出力を待ってk1番目のサブキャリアに対応するFFT出力を選択し除算すればよい。
実施例1で説明したように、FFT回路22はサブキャリア数に応じてサブキャリア毎にFFT出力を出力する(数1)。実施例1はそのうち1点を用いた例を説明した。例えば、複数点を遅延検出に用いることもできる。以下では2点に着目し、その応用例を説明する。
k1番目とk2番目のサブキャリアに対応するFFT出力はそれぞれ以下のように示すことができる。
図10は、数2,数3の各出力のうち虚数項のグラフを示す図である。同図に示すようにk2番目のサブキャリアに対応する出力はk1番目の出力よりも遅延量Δtの検出範囲は狭い。しかし、k2番目の方がk1番目よりも遅延量Δtの変動が小さくても大きな出力を得ている。つまり、周波数の高いサブキャリアの出力の方が周波数の低い方と比較して遅延量Δtの検出幅は狭いが遅延量Δtの変動が小さくても大きな値を出力する。
この特性を利用して、遅延量Δtの分解能(ビット数)を調整することもできる。例えば、より多くのビット数で遅延量Δtを表現できるときは周波数の高いk2番目の出力を利用して遅延を検出し、少ないビット数により遅延量Δtを表現するときは周波数の低いk1番目の出力を利用する。遅延回路18で表現できるビット数に応じてFFT回路22からの出力を利用すればよい。
それ以外にも、例えば、遅延回路18は最初に周波数の低いk1番目の出力を利用して参照信号を遅延させ(粗調整)、次に遅延量Δtが小さくなったところで周波数の高いk2番目の出力を利用して遅延させる(微調整)こともできる。
実施例1では予め回路設計時にディジタル回路の構成部分についてその遅延を考慮して設計し、例えば図5の「X」のタイミングでFFT回路22はフィードバック信号を取り込むように設計した。本実施例4はこのように回路設計時に遅延を考慮しないで遅延検出を行う場合の例である。
図11は実施例4の歪み補償回路10の構成例を示す図である。同図に示すように、本実施例4の歪み補償回路10は、減算器25により参照信号とフィードバック信号との差分をとりその差分値をFFT回路22に入力させる。ここで、減算器25の入力段で参照信号はΔtrの遅延が生じ、フィードバック信号はΔtfの遅延が生じるものとする。フィードバック信号の参照信号に対する遅延は(Δtf−Δtr)となる。この遅延量(Δtf−Δtr)をFFT回路22に入力すると、その出力は以下のようになる。
このような場合でも、遅延回路18はFFT回路22の出力が入力され、実施例1と同様に、その出力が負のとき参照信号の遅延を増加させ、その出力が正のとき参照信号の遅延を減少させるようにする。これにより実施例1と同様に、減算器19の入力段で参照信号とフィードバック信号とのタイミングが合った状態で減算できる。
本実施例5は、実施例1等のFFT回路22におけるフィードバック信号の取り込み範囲を実施例1と比較して短い範囲で行う例である。図14(A)及び同図(B)はその例を示す図である。
同図(B)に示すように、FFT回路22に取り込む範囲を実施例1(図6(B)参照)と比較して短い範囲で行うことで、短い時間でFFT回路22から出力が得られ、短時間で遅延量Δtを検出できる。
図15は本実施例5の構成例を示す図である。A/D変換器17とS/P変換部34との間にカウンタ40を備える。カウンタ40は、予めカウント値が記憶され、入力された信号のサンプル数を一定間隔でカウントし、カウントした分の入力信号を出力する。カウント値を図14(B)に示す範囲とすることで、FFT回路22に取り込む範囲を実施例1と比較して短くできる。
以上まとめると付記のようになる。
(付記1)
遅延検出回路において、
時間領域の信号を周波数領域の信号に変換または周波数領域の信号を時間領域の信号に変換する変換回路を備え、
前記変換回路は送信信号に対して直交変調により信号処理を行う信号処理回路において使用され、
前記変換回路は前記送信信号に対する第1の信号の遅延量を出力することを特徴とする遅延検出回路。
遅延検出回路において、
時間領域の信号を周波数領域の信号に変換または周波数領域の信号を時間領域の信号に変換する変換回路を備え、
前記変換回路は送信信号に対して直交変調により信号処理を行う信号処理回路において使用され、
前記変換回路は前記送信信号に対する第1の信号の遅延量を出力することを特徴とする遅延検出回路。
(付記2)
前記変換回路は前記第1の信号に対して複数の周波数領域または時間領域の信号を出力し、前記複数の周波数領域または時間領域の信号を前記遅延量として出力することを特徴とする付記1記載の遅延検出回路。
前記変換回路は前記第1の信号に対して複数の周波数領域または時間領域の信号を出力し、前記複数の周波数領域または時間領域の信号を前記遅延量として出力することを特徴とする付記1記載の遅延検出回路。
(付記3)
前記変換回路は、前記送信信号と第1の信号との差分が入力されることを特徴とする付記1記載の遅延検出回路。
前記変換回路は、前記送信信号と第1の信号との差分が入力されることを特徴とする付記1記載の遅延検出回路。
(付記4)
前記送信信号は参照信号であり、前記第1の信号は前記信号処理回路の送信側からのフィードバック信号であることを特徴とする付記1記載の遅延検出回路。
前記送信信号は参照信号であり、前記第1の信号は前記信号処理回路の送信側からのフィードバック信号であることを特徴とする付記1記載の遅延検出回路。
(付記5)
前記直交変調はOFDMまたはOFDMAによる直交変調であることを特徴とする付記1記載の遅延検出回路。
前記直交変調はOFDMまたはOFDMAによる直交変調であることを特徴とする付記1記載の遅延検出回路。
(付記6)
歪み補償係数を用いて送信信号に対する歪みを補償する歪み補償回路において、
時間領域の信号を周波数領域の信号に変換または周波数領域の信号を時間領域の信号に変換する変換回路と、
前記変換回路の出力に基づいて前記送信信号又はフィードバック信号を遅延させる遅延回路とを備え、
前記変換回路は送信信号に対して直交変調により信号処理を行う信号処理回路において使用され、
前記変換回路は、前記送信信号に対する、前記信号処理回路の出力側からフィードバックされる前記フィードバック信号の遅延量又は前記遅延量から求められる量を出力し、
前記遅延量に基づいて遅延された前記送信信号又は前記遅延量から求められる量に基づいて遅延された前記フィードバック信号に基づいて前記歪み補償係数を更新することを特徴とする歪み補償回路。
歪み補償係数を用いて送信信号に対する歪みを補償する歪み補償回路において、
時間領域の信号を周波数領域の信号に変換または周波数領域の信号を時間領域の信号に変換する変換回路と、
前記変換回路の出力に基づいて前記送信信号又はフィードバック信号を遅延させる遅延回路とを備え、
前記変換回路は送信信号に対して直交変調により信号処理を行う信号処理回路において使用され、
前記変換回路は、前記送信信号に対する、前記信号処理回路の出力側からフィードバックされる前記フィードバック信号の遅延量又は前記遅延量から求められる量を出力し、
前記遅延量に基づいて遅延された前記送信信号又は前記遅延量から求められる量に基づいて遅延された前記フィードバック信号に基づいて前記歪み補償係数を更新することを特徴とする歪み補償回路。
(付記7)
さらに、前記送信信号と前記変換回路からの出力とが入力され、前記変換回路からの出力から前記送信信号の送信符号をキャンセルする送信符号キャンセル回路を備え、
前記送信符号キャンセル回路の出力を前記遅延回路に入力させることを特徴とする付記6記載の歪み補償回路。
さらに、前記送信信号と前記変換回路からの出力とが入力され、前記変換回路からの出力から前記送信信号の送信符号をキャンセルする送信符号キャンセル回路を備え、
前記送信符号キャンセル回路の出力を前記遅延回路に入力させることを特徴とする付記6記載の歪み補償回路。
(付記8)
前記信号処理回路はOFDMまたはOFDMAによる直交変調により信号処理を行うことを特徴とする付記6記載の歪み補償回路。
前記信号処理回路はOFDMまたはOFDMAによる直交変調により信号処理を行うことを特徴とする付記6記載の歪み補償回路。
(付記9)
送信信号に対して直交変調を行い、直交変調後の前記送信信号を送信する信号処理回路を備える通信装置において、
時間領域の信号を周波数領域の信号に変換または周波数領域の信号を時間領域の信号に変換する変換回路を備え、
前記変換回路は前記信号処理回路において使用され、
前記変換回路は前記送信信号に対する第1の信号の遅延量を出力することを特徴とする通信装置。
送信信号に対して直交変調を行い、直交変調後の前記送信信号を送信する信号処理回路を備える通信装置において、
時間領域の信号を周波数領域の信号に変換または周波数領域の信号を時間領域の信号に変換する変換回路を備え、
前記変換回路は前記信号処理回路において使用され、
前記変換回路は前記送信信号に対する第1の信号の遅延量を出力することを特徴とする通信装置。
(付記10)
前記信号処理回路はOFDMまたはOFDMAによる直交変調により信号処理を行うことを特徴とする付記9記載の歪み補償回路。
前記信号処理回路はOFDMまたはOFDMAによる直交変調により信号処理を行うことを特徴とする付記9記載の歪み補償回路。
10 歪み補償回路、 11 LUT、 12 複素掛算器、 13 D/A変換器、 14 直交変調器、 15 アンプ、 16 直交復調器、 17 A/D変換器、 18 遅延回路、 19 減算器、 20 振幅算出部、 21 加算器、 22 FFT回路、 23 IFFT回路、 24 アンテナ、 31 第1の切替え部、 32 第2の切替え部、 33 P/S変換部、 34 S/P変換部、 35 送信符号キャンセル回路、 40 カウンタ
Claims (7)
- 遅延検出回路において、
時間領域の信号を周波数領域の信号に変換または周波数領域の信号を時間領域の信号に変換する変換回路を備え、
前記変換回路は送信信号に対して直交変調により信号処理を行う信号処理回路において使用され、
前記変換回路は前記送信信号に対する第1の信号の遅延量を出力することを特徴とする遅延検出回路。 - 前記変換回路は前記第1の信号に対して複数の周波数領域または時間領域の信号を出力し、前記複数の周波数領域または時間領域の信号を前記遅延量として出力することを特徴とする請求項1記載の遅延検出回路。
- 前記変換回路は、前記送信信号と第1の信号との差分が入力されることを特徴とする請求項1記載の遅延検出回路。
- 前記送信信号は参照信号であり、前記第1の信号は前記信号処理回路の送信側からのフィードバック信号であることを特徴とする請求項1記載の遅延検出回路。
- 歪み補償係数を用いて送信信号に対する歪みを補償する歪み補償回路において、
時間領域の信号を周波数領域の信号に変換または周波数領域の信号を時間領域の信号に変換する変換回路と、
前記変換回路の出力に基づいて前記送信信号又はフィードバック信号を遅延させる遅延回路とを備え、
前記変換回路は送信信号に対して直交変調により信号処理を行う信号処理回路において使用され、
前記変換回路は、前記送信信号に対する、前記信号処理回路の出力側からフィードバックされる前記フィードバック信号の遅延量又は前記遅延量から求められる量を出力し、
前記遅延量に基づいて遅延された前記送信信号又は前記遅延量から求められる量に基づいて遅延された前記フィードバック信号に基づいて前記歪み補償係数を更新することを特徴とする歪み補償回路。 - さらに、前記送信信号と前記変換回路からの出力とが入力され、前記変換回路からの出力から前記送信信号の送信符号をキャンセルする送信符号キャンセル回路を備え、
前記送信符号キャンセル回路の出力を前記遅延回路に入力させることを特徴とする請求項5記載の歪み補償回路。 - 送信信号に対して直交変調を行い、直交変調後の前記送信信号を送信する信号処理回路を備える通信装置において、
時間領域の信号を周波数領域の信号に変換または周波数領域の信号を時間領域の信号に変換する変換回路を備え、
前記変換回路は前記信号処理回路において使用され、
前記変換回路は前記送信信号に対する第1の信号の遅延量を出力することを特徴とする通信装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008121455A JP2009272875A (ja) | 2008-05-07 | 2008-05-07 | 遅延検出回路、歪み補償回路、及び通信装置 |
US12/362,235 US20090279641A1 (en) | 2008-05-07 | 2009-01-29 | Delay Detection Circuit, Distortion Compensation Circuit, And Communication Apparatus |
EP09152026A EP2117116A2 (en) | 2008-05-07 | 2009-02-04 | Delay detection circuit, distortion compensation circuit, and communication apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008121455A JP2009272875A (ja) | 2008-05-07 | 2008-05-07 | 遅延検出回路、歪み補償回路、及び通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009272875A true JP2009272875A (ja) | 2009-11-19 |
Family
ID=40863400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008121455A Withdrawn JP2009272875A (ja) | 2008-05-07 | 2008-05-07 | 遅延検出回路、歪み補償回路、及び通信装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090279641A1 (ja) |
EP (1) | EP2117116A2 (ja) |
JP (1) | JP2009272875A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9077298B2 (en) * | 2009-09-10 | 2015-07-07 | Nec Corporation | Sampling circuit, communication device, distortion correction circuit, signal sampling method, and program |
US10666303B1 (en) * | 2018-04-13 | 2020-05-26 | Nxp Usa, Inc. | Spurious signal cancellation in radio frequency transmitters |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59204841A (ja) | 1983-05-07 | 1984-11-20 | Konishiroku Photo Ind Co Ltd | 電子写真感光体 |
FR2707127A1 (fr) * | 1993-06-29 | 1995-01-06 | Philips Laboratoire Electroniq | Système de transmission numérique à prédisposition. |
JP4014343B2 (ja) * | 1999-12-28 | 2007-11-28 | 富士通株式会社 | 歪補償装置 |
KR100532422B1 (ko) * | 2003-02-28 | 2005-11-30 | 삼성전자주식회사 | 동일 심볼을 다수의 채널에 중복적으로 전송하여 통신거리를 확장시킨 무선 랜 시스템의 직교 주파수 분할다중화 송수신 장치 및 그 송수신 방법 |
JP4255361B2 (ja) * | 2003-11-07 | 2009-04-15 | 富士通株式会社 | 歪み補償増幅器 |
JP5034319B2 (ja) * | 2006-05-26 | 2012-09-26 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
-
2008
- 2008-05-07 JP JP2008121455A patent/JP2009272875A/ja not_active Withdrawn
-
2009
- 2009-01-29 US US12/362,235 patent/US20090279641A1/en not_active Abandoned
- 2009-02-04 EP EP09152026A patent/EP2117116A2/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP2117116A2 (en) | 2009-11-11 |
US20090279641A1 (en) | 2009-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4515155B2 (ja) | 送信装置 | |
JP5365369B2 (ja) | 送信装置、歪み補償装置及び歪み補償方法 | |
JP5775639B2 (ja) | Ofdm通信システムの受信装置およびその位相雑音緩和方法 | |
JP2010525710A (ja) | Ofdm受信機におけるiqインバランス補正方法及び装置 | |
KR20050011258A (ko) | 직교 주파수 분할 다중 수신 시스템에서의 임펄스 잡음억제 회로 및 방법 | |
JP2004080731A (ja) | Ofdm受信装置及びofdm信号の補正方法 | |
JP4686412B2 (ja) | 無線通信装置 | |
JP2004104162A (ja) | 振幅制限装置 | |
KR20180052003A (ko) | Ofdm 시스템에서 단일 탭 등화기를 이용한 부반송파의 왜곡 보상 방법 및 그를 위한 장치 | |
US7418070B2 (en) | Signal generator | |
JP2009272875A (ja) | 遅延検出回路、歪み補償回路、及び通信装置 | |
CN1574820A (zh) | 时域同步正交频分复用接收装置及其均衡方法 | |
JP2014127826A (ja) | 歪み補償装置及び歪み補償方法 | |
WO2009011071A1 (en) | Amplifier device with nonlinear-distortion compensation | |
JP2001308820A (ja) | 直交周波数分割多重信号受信装置 | |
JP4772911B2 (ja) | 送信装置及び受信装置 | |
JP5023006B2 (ja) | Ofdm信号受信装置および中継装置 | |
JPH10117178A (ja) | Ofdm復調装置 | |
JP2004165990A (ja) | Ofdm信号受信装置 | |
JP6547621B2 (ja) | 送信機および歪補正方法 | |
KR100978674B1 (ko) | Ofdm 시스템의 대략적 주파수 동기 장치 및 그 방법 | |
JP4930262B2 (ja) | Ofdm受信装置及びofdm受信方法 | |
JP5071168B2 (ja) | 歪み補償係数更新装置および歪み補償増幅器 | |
JP2010213026A (ja) | デジタル放送受信機 | |
JP4454524B2 (ja) | 遅延プロファイル解析回路及びそれを用いた装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110802 |