JP2009271382A - 画像処理装置及び画像処理装置の制御方法 - Google Patents

画像処理装置及び画像処理装置の制御方法 Download PDF

Info

Publication number
JP2009271382A
JP2009271382A JP2008122777A JP2008122777A JP2009271382A JP 2009271382 A JP2009271382 A JP 2009271382A JP 2008122777 A JP2008122777 A JP 2008122777A JP 2008122777 A JP2008122777 A JP 2008122777A JP 2009271382 A JP2009271382 A JP 2009271382A
Authority
JP
Japan
Prior art keywords
frame data
frame
pixel value
pixel
displayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008122777A
Other languages
English (en)
Other versions
JP5081058B2 (ja
Inventor
Kohei Inamura
浩平 稲村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008122777A priority Critical patent/JP5081058B2/ja
Publication of JP2009271382A publication Critical patent/JP2009271382A/ja
Application granted granted Critical
Publication of JP5081058B2 publication Critical patent/JP5081058B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Television Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】フリッカを抑制すると共に、残像の低減効果を向上することができる画像処理装置を提供する。
【解決手段】入力映像信号を入力フレームレートに従ってフレームデータとして格納する格納手段と、前記格納手段に格納されたフレームデータを前記入力フレームレートよりも高いフレームレートで読み出して複製し、同一のフレームデータから複数のフレームデータを生成する生成手段と、前記生成手段によって生成された複数のフレームデータの画素値を変換する変換手段と、前記変換手段によって変換された複数のフレームデータを前記入力フレームレートよりも高いフレームレートで表示する表示手段と、を有し、前記変換手段は、1フレーム周期の間において、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素とが所定の比率で含まれるように、前記複数のフレームデータの画素値を変換することを特徴とする画像処理装置を提供する。
【選択図】図1

Description

本発明は、画像処理装置及び画像処理装置の制御方法に関する。
近年、表示装置の大画面化に伴うフリッカを抑制するために、入力映像信号のフレームレートよりも高いフレームレートで画像の表示を行うようになってきている。
入力映像信号のフレームレートよりも高いフレームレートで画像の表示を行う場合には、入力映像信号にないフレームを新たに生成して表示する必要があり、最も簡単な方法として、入力映像信号のフレームを繰り返して表示する方法がある。
このような方法においては、静止している物体を表示する場合には問題はないが、動いている物体を表示する場合には残像が見えてしまうという問題がある。図10は、入力映像信号のフレームを繰り返して表示する場合に、残像が見える原理を説明するための図である。動いている物体を60フレーム/秒で表示した場合を図10(a)に、同じ画像を2回繰り返して表示して120フレーム/秒で表示した場合を図10(b)に示す。図10(a)の場合には、観察者が物体の動きに追従して視線を動かすと、観察者には1つの物体の像しか知覚されない。一方、図10(b)の場合には、1回目に表示される物体の像に対して、2回目に表示される物体の像がずれた位置に知覚されて残像となってしまう。このとき、2回目に表示される物体の像のずれ量は、元の物体の入力フレーム間の動き量の半分となる。
このため、入力映像信号の連続するフレームに基づいて補間を行って、連続するフレーム間のフレーム、即ち、補間フレームを生成する方法が提案されている。但し、かかる方法では、補間処理を行うための大規模な処理回路が必要となってしまう。
そこで、動いている物体を表示する場合であっても、大規模な処理回路を用いることなく、残像の少ない表示を実現する技術が提案されている(特許文献1参照)。特許文献1では、入力映像信号をフレームメモリに蓄積し、これを入力よりも高いフレームレートで読み出して表示する際に、画像データの一部(動いている物体に相当する画像データ)をマスクすることで、残像を低減させている。
特許第3841104号公報
特許文献1には、好適な実施形態として、入力される1つのフレームに対して出力を2倍にする場合に、一方のフレームでマスクされたデータに置換される画素と、他方のフレームでマスクされたデータに置換される画素とを交互に配置することが開示されている。
このような表示を行った場合の画像の見え方を図11に示す。図11(a)は、入力されるフレーム(入力フレーム)Fin(N)乃至Fin(N+3)を示しており、ここでは、黒色の背景に白色の文字「A」が左から右に移動している。図11(b)は、出力されるフレーム(出力フレーム)を示している。図11(c)は、図11(b)に示す出力フレームを表示した場合に、観察者が文字「A」の動きに視線を追従させた際に知覚される像を示している。この場合、2つの出力フレームが同じ明るさ(輝度)の画像となるため、観察者には、同じ輝度の像であって、フレーム間の動きが半分ずれて重なった像が観察され、残像の低減効果が低い。
また、特許文献1には、一方のフレームではマスクをかけず(即ち、全ての画素についてマスクされたデータに置換せず)、他方のフレームでは全ての画素をマスクする(即ち、全ての画素をマスクされたデータに置換する)ことも開示されている。この場合、一方のフレームの輝度が他方のフレームの輝度よりも低くなるため、一方のフレームでマスクされたデータに置換される画素と、他方のフレームでマスクされたデータに置換される画素とを交互に配置する場合よりは残像の低減効果を高めることができる。但し、両方のフレームで全ての画素を表示しているため、やはり残像の低減効果は低いままである。
そこで、本発明は、このような従来技術の課題に鑑みて、フリッカを抑制すると共に、残像の低減効果を向上することができる画像処理装置及び画像処理装置の制御方法を提供することを例示的目的とする。
上記目的を達成するために、本発明の第1の側面としての画像処理装置は、入力映像信号を入力フレームレートに従ってフレームデータとして格納する格納手段と、前記格納手段に格納されたフレームデータを前記入力フレームレートよりも高いフレームレートで読み出して複製し、同一のフレームデータから複数のフレームデータを生成する生成手段と、前記生成手段によって生成された複数のフレームデータの画素値を変換する変換手段と、前記変換手段によって変換された複数のフレームデータを前記入力フレームレートよりも高いフレームレートで表示する表示手段と、を有し、前記変換手段は、1フレーム周期の間において、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素とが所定の比率で含まれるように、前記複数のフレームデータの画素値を変換することを特徴とする。
本発明の第2の側面としての画像処理装置の制御方法は、入力映像信号を入力フレームレートに従ってフレームデータとして格納する格納ステップと、前記格納ステップで格納されたフレームデータを前記入力フレームレートよりも高いフレームレートで読み出して複製し、同一のフレームデータから複数のフレームデータを生成する生成ステップと、前記生成ステップで生成された複数のフレームデータの画素値を変換する変換ステップと、前記変換ステップで変換された複数のフレームデータを前記入力フレームレートよりも高いフレームレートで表示する表示ステップと、を有し、前記変換ステップでは、1フレーム周期の間において、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素とが所定の比率で含まれるように、前記複数のフレームデータの画素値を変換することを特徴とする。
本発明の更なる目的又はその他の側面は、以下、添付図面を参照して説明される好ましい実施形態によって明らかにされるであろう。
本発明によれば、例えば、フリッカを抑制すると共に、残像の低減効果を向上する画像処理装置及び画像処理装置の制御方法を提供することができる。
以下、添付図面を参照して、本発明の好適な実施の形態について説明する。なお、各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。
[第1の実施形態]
図1は、本発明の第1の実施形態における画像処理装置1の構成を示す概略ブロック図である。画像処理装置1は、入力映像信号のフレームレートよりも高いフレームレートで画像の表示を行う。画像処理装置1は、図1に示すように、書き込み制御部102と、フレームメモリ104と、読み出し制御部106と、乗算部108と、係数選択部110と、表示部112とを有する。
書き込み制御部102は、フレームメモリ104へのデータの書き込み(格納)を制御する。具体的には、書き込み制御部102は、画像処理装置1の外部から入力される入力映像信号をフレームメモリ104に書き込む(格納する)。
フレームメモリ104は、書き込み制御部102から入力される入力映像信号を、かかる入力映像信号に含まれる同期信号(入力フレームレート)に従って、フレームデータ(画像データ)として格納する。
読み出し制御部106は、フレームメモリ104に格納されたデータの読み出しを制御する。具体的には、読み出し制御部106は、フレームメモリ104に格納されたフレームデータを、入力フレームレートよりも高いフレームレートで読み出して複製し、同一のフレームデータから複数のフレームデータを生成する。本実施形態では、読み出し制御部106は、入力フレームレートの2倍のフレームレートでフレームデータを読み出して、かかるフレームデータを乗算部108に入力する。従って、フレームメモリ104から同一のフレームデータが2回読み出されて、乗算部108に入力される。
乗算部108は、読み出し制御部106から入力されるフレームデータの各画素の画素値に係数選択部110から入力される係数を乗算して、かかるフレームデータを表示部112に入力する。換言すれば、乗算部108は、読み出し制御部106から入力されるフレームデータを、係数選択部110から出力される係数でマスクして表示部112に入力する。
係数選択部110は、読み出し制御部106から乗算部108に入力されるフレームデータをマスクするために、かかるフレームデータの画素のアドレスに従って(即ち、画素ごとに)所定の係数を出力する。換言すれば、係数選択部110は、フレームデータの画素ごとに所定の係数を有する係数パターン(所謂、マスクデータ)を乗算部108に入力する。
表示部112は、乗算部108から入力されるフレームデータの画像を入力フレームレートよりも高いフレームレート(即ち、読み出し制御部106がフレームメモリ104からフレームデータを読み出しフレームレート)で表示する。従って、表示部112は、本実施形態では、入力映像信号の入力フレームレートの2倍のフレームレートで画像の表示を行う。表示部112は、例えば、表面伝導型放出素子を用いたSED(Surface conduction electron Emitter Display)であって、入力されるフレームデータの大きさに比例した輝度が得られるような駆動を行う。但し、表示部112は、SEDに限定されず、入力映像信号のフレームレートよりも高いフレームレートで画像の表示を行うことができれば、どのようなディスプレイであってもよい。
本実施形態では、乗算部108及び係数選択部110は、上述したように、協同して、読み出し制御部106によって生成される複数のフレームデータのデータ変換を行う。具体的には、フレームメモリ104に格納されたフレームデータの画素値と同じ画素値で1回だけ表示される画素と、かかるフレームデータの画素値を均等に分割した画素値で複数回表示される画素とが所定の比率で含まれるように、データ変換を行う。
図2は、第1の実施形態における画像処理装置1の動作を説明するための図である。図2(a)は、書き込み制御部102に入力される(フレームメモリ104に格納される)フレームデータ(入力フレーム)Fin(N)乃至Fin(N+2)を示しており、本実施形態の例では、黒色の背景に白地の文字「A」が左から右に移動している。
読み出し制御部106は、フレームメモリ104に格納された入力フレームを2回読み出して複製し、図2(b)に示すような読み出しフレームを生成する。具体的には、読み出し制御部106は、入力フレームFin(N)から読み出しフレームFout1(N)及びFout2(N)を生成する。同様に、読み出し制御部106は、入力フレームFin(N+1)から読み出しフレームFout1(N+1)及びFout2(N+1)を生成する。同様に、読み出し制御部106は、入力フレームFin(N+2)から読み出しフレームFout1(N+2)及びFout2(N+2)を生成する。
乗算部108は、読み出し制御部106から入力される読み出しフレーム(の各画素の画素値)に係数選択部110から出力される係数パターンを乗算して、図2(c)に示すような出力フレームに変換する。具体的には、係数選択部110は、読み出しフレームFout1(N)に対しては、図3(a)に示す係数パターンを出力し、読み出しフレームFout2(N)に対しては、図3(b)に示す係数パターンを出力する。図3(a)に示す係数パターンは、2×2の4画素を単位とし、対角上に1.0の係数と0.5の係数を有する。図3(b)に示す係数パターンは、2×2の4画素を単位とし、図3(a)に示す係数パターンに対応して、対角上に0の係数と0.5の係数を有する。換言すれば、読み出しフレームFout1(N)では係数が1であり、読み出しフレームFout2(N)では係数が0である画素と、読み出しフレームFout1(N)及びFout2(N)のそれぞれで係数が0.5である画素とが配置されている。乗算部108は、係数選択部110から出力された図3(a)及び図3(b)に示す係数パターンのそれぞれを読み出しフレームFout1(N)及びFout2(N)に乗算して、出力フレームFd1(N)及びFd2(N)に変換する。同様に、乗算部108は、係数選択部110から出力された図3(a)及び図3(b)に示す係数パターンのそれぞれを読み出しフレームFout1(N+1)及びFout2(N+1)に乗算して、出力フレームFd1(N+1)及びFd2(N+1)に変換する。同様に、乗算部108は、係数選択部110から出力された図3(a)及び図3(b)に示す係数パターンのそれぞれを読み出しフレームFout1(N+2)及びFout2(N+2)に乗算して、出力フレームFd1(N+2)及びFd2(N+2)に変換する。ここで、図3は、係数選択部110から出力される係数パターンの一例を示す図である。
表示部112は、乗算部108から入力される図3(c)に示す出力フレームFd1(N)乃至Fd2(N+2)の画像を表示する(即ち、入力フレームレートの2倍のフレームレートで画像を表示する)。この際、表示部112には、1フレーム周期の間に、入力フレームの画素値と同じ画素値で1回だけ表示される画素と、入力フレームの画素値の0.5の画素値で2回表示される画素とが交互に配置されたフレームの画像が順次表示される。
図3に示す出力フレームFd1(N)乃至Fd2(N+2)を表示した場合に、観察者が文字「A」の動きに視線を追従させた際に知覚される像を図4に示す。図4を参照するに、2つの出力フレームが同じ明るさ(輝度)の画像ではないため、従来技術(図11)と比較して、残像の範囲が少なくなっており、残像の低減効果が向上していることがわかる。また、1つの入力フレームに対して出力される2つのフレームには、それぞれ表示が行われる画素が存在するため、フリッカの抑制効果もある。
このように、画像処理装置1によれば、フリッカを抑制すると共に、残像の低減効果を向上することができる。
また、本実施形態では、係数選択部110から出力する係数パターンを2×2の4画素単位とし、入力映像信号の1フレーム周期の間において、1回だけ表示される画素と2回表示される画素との比率が1:1となるような例を示した。但し、係数パターンの単位は4画素に限定するものではなく、また、1回だけ表示される画素と2回表示される画素との比率も1:1に限定するものではない。例えば、係数パターンを3×3の9画素単位とし、入力映像信号の1フレーム周期の間において、1回だけ表示される画素と2回表示される画素との比率を4:5にしてもよい。この場合、残像の低減効果は低減するが、フリッカの抑制効果を向上させることができる。
[第2の実施形態]
図5は、本発明の第2の実施形態における画像処理装置1Aの構成を示す概略ブロック図である。画像処理装置1Aは、画像処理装置1の構成に加えて、判定部122を更に有する。
判定部122は、入力映像信号に含まれる制御信号に基づいて、入力映像信号(フレームデータ)が動画放送(動画主体の通常の放送)であるか静止画放送(静止画の比率が高いデータ放送)であるかを判定し、かかる判定結果を係数選択部110に出力する。なお、判定部122は、入力映像信号が動画放送から静止画放送に、或いは、静止画放送から動画放送に切り替わったことを検知して係数選択部110に出力してもよい。
係数選択部110は、判定部122の判定結果に基づいて、乗算部108に出力する係数パターンを変えて、入力フレームの画素値と同じ画素値で1回だけ表示される画素と、入力フレームの画素値の0.5の画素値で2回表示される画素との比率を変更する。
具体的には、判定部122によって入力映像信号が動画放送であると判定された場合には、係数選択部110は、読み出しフレームFout1(N)及びFout2(N)のそれぞれに対して図3(a)及び(b)に示す係数パターンを出力する。図3(a)及び(b)に示す係数パターンは、上述したように、入力映像信号の1フレーム周期の間において、1回だけ表示される画素と2回表示される画素との比率が1:1となる係数パターンである。
一方、判定部122によって入力映像信号が静止画放送であると判定された場合には、係数選択部110は、読み出しフレームFout1(N)及びFout2(N)のそれぞれに対して図6(a)及び(b)に示す係数パターンを出力する。図6(a)及び(b)に示す係数パターンは、入力映像信号の1フレーム周期の間において、1回だけ表示される画素と2回表示される画素との比率が1:3となる係数パターンである。図6は、係数選択部110から出力される係数パターンの一例を示す図である。
従って、画像処理装置1Aによれば、入力映像信号が動画放送である場合には、残像の低減効果を向上させ、入力映像信号が静止画放送である場合には、フリッカの抑制効果を向上させることができ、入力映像信号に応じて最適な表示を行うことが可能となる。
また、本実施形態において係数選択部110から出力される係数パターンは、図3及び図6に示す係数パターンに限定するものではなく、要求される残像の低減効果やフリッカの抑制効果に応じて適切な係数パターンを出力することができる。
[第3の実施形態]
図7は、本発明の第3の実施形態における画像処理装置1Bの構成を示す概略ブロック図である。画像処理装置1Bは、画像処理装置1の構成に加えて、動き領域検出部132と、動きレベル決定部134とを更に有する。
動き領域検出部132は、書き込み制御部102がフレームメモリ104に書き込むフレームデータと読み出し制御部106がフレームメモリ104から読み出す1フレーム前のフレームデータから、フレームデータ間の動きを検出する。具体的には、動き領域検出部132は、フレームデータをm×nの画素を単位とする複数のブロックに分割し、かかる複数のブロックごとに、フレームデータ間の動きを検出する。なお、動き領域検出部132の検出結果は、動きレベル決定部134に入力される。
本実施形態では、動き領域検出部132は、フレームデータ間の対応するブロック内に存在する複数の画素のそれぞれの画素値の差分を算出し、かかる差分の絶対値の和が閾値以上である場合には、そのブロックに関してフレームデータ間で動きがあると検出する。同様に、動き領域検出部132は、フレームデータ間の対応するブロック内に存在する複数の画素のそれぞれの画素値の差分を算出し、かかる差分の絶対値の和が閾値未満である場合には、そのブロックに関してフレームデータ間で動きがないと検出する。
動きレベル決定部134は、動き領域検出部132の検出結果に基づいて、フレームデータの複数のブロックごとの動きの度合いを示す動きレベルを決定する。本実施形態では、動きレベル決定部134は、フレームデータ間で動きがあると検出されたブロックの動きレベルを1上げ、フレームデータ間で動きがないと検出されたブロックの動きレベルを1下げる。但し、動きレベルは、上限値及び下限値を有し、本実施形態では、上限値を10、下限値を1としている。
従って、動きレベル決定部134は、動きレベルが上限値(本実施形態では、10)に達しているブロックに対しては、フレームデータ間で動きがあると検出されても、動きレベルを変化させない(即ち、動きレベルを上げない)。同様に、動きレベル決定部134は、動きレベルが下限値(本実施形態では、1)に達しているブロックに対しては、フレームデータ間で動きがないと検出されても、動きレベルを変化させない(即ち、動きレベルを下げない)。
係数選択部110は、動きレベル決定部134によって決定された動きレベルに基づいて、フレームデータの複数のブロックごとに、乗算部108に出力する係数パターンを出力する。換言すれば、係数選択部110は、フレームデータの複数のブロックごとに、入力フレームの画素値と同じ画素値で1回だけ表示される画素と、入力フレームの画素値の0.5の画素値で2回表示される画素との比率を変更する。
係数選択部110は、本実施形態では、読み出しフレームFout1(N)及びFout2(N)のそれぞれ(詳細には、読み出しフレームFout1(N)及びFout2(N)のそれぞれのブロック)に対して、図8に示すような係数パターンを出力する。図8は、動きレベルに応じて、読み出しフレームFout1(N)及びFout2(N)のそれぞれ(のブロック)に対して出力される係数パターンを示している。本実施形態では、6×6の36画素を1ブロックとし、白で示される画素の係数を1、灰色で示される画素の係数を0.5、黒で示される画素の係数を0としている。
図8を参照するに、係数選択部110は、例えば、動きレベル1のブロックに対しては、入力映像信号の1フレーム周期の間において、1回だけ表示される画素と2回表示される画素との比率が1:3となる係数パターンを出力する。動きレベルが上がるにつれて、入力映像信号の1フレーム周期の間に2回表示される画素の比率を下げた係数パターンを出力し、動きレベル10のブロックに対しては、1回だけ表示される画素と2回表示される画素の比率が1:1となる係数パターンを出力する。換言すれば、係数選択部110は、動きレベルが上がるにつれて、入力フレームの画素値と同じ画素値で1回だけ表示される画素と、入力フレームの画素値を均等に分割した画素値で複数回表示される画素とが1:1の比率に近づくように、係数パターンを出力する。
図9は、第3の実施形態における画像処理装置1Bの動作を説明するための図である。本実施形態では、図9に示すように、入力フレームとして、物体が左から右へ移動する画像が入力される場合について説明する。
最初の入力フレームFin(0)が入力された時点では、フレームデータ間の動きを検出するための前のフレーム(読み出しフレーム)が存在しないため、動き領域検出部132は、フレームデータ間の動きの検出を行わない。また、動きレベル決定部134は、全てのブロックの動きレベルを1に設定(決定)する。
次に、入力フレームFin(1)が入力されると、動き領域検出部132は、入力フレームFin(0)と入力フレームFin(1)から、フレーム間の対応するブロックの動きを検出する。本実施形態では、入力フレームFin(0)と入力フレームFin(1)の対応する中央部のブロック内に存在する複数の画素のそれぞれの画素値の差分の絶対値の和が閾値以上となる。従って、動き領域検出部132は、中央部のブロックに動きがあると検出する。また、動きレベル決定部134は、動き領域検出部132によって動きがあると検出された中央部のブロックの動きレベルを1上げる。これにより、中央部のブロックの動きレベルは2となる。なお、中央部以外のブロックは、動き領域検出部132によって動きがないと検出されるが、全てのブロックの動きレベルが1(下限値)に設定されているため、動きレベル決定部134は、中央部以外のブロックの動きレベルを1下げることはしない。換言すれば、中央部以外のブロックの動きレベルは変化しない。
次に、入力フレームFin(2)が入力されると、動き領域検出部132は、入力フレームFin(1)と入力フレームFin(2)から、フレーム間の対応するブロックの動きを検出する。本実施形態では、入力フレームFin(1)と入力フレームFin(2)の対応する中央部から右端のブロック内に存在する複数の画素のそれぞれの画素値の差分の絶対値の和が閾値以上となる。従って、動き領域検出部132は、中央部から右端のブロックに動きがあると検出する。また、動きレベル決定部134は、動き領域検出部132によって動きがあると検出された中央部から右端のブロックの動きレベルを1上げる。これにより、中央部のブロックの動きレベルは3となり、右端のブロックの動きレベルは2となる。但し、中央部のブロックのうち一部(左側)のブロックは、画素値の差分の絶対値の和が閾値が閾値未満となるため、動き領域検出部132によって動きがないと検出されるため、動きレベル決定部134は、かかるブロックの動きレベルを1下げる。これにより、中央部の左側のブロックの動きレベルは1となる。
係数選択部110は、動きレベル決定部134によって決定された動きレベルに基づいて、図8に示す係数パターンを出力する。これにより、動きレベルが高いブロックに関しては残像の低減効果を向上させ、動きレベルが低いブロックに関してはフリッカの抑制効果を向上させて、表示部112で画像を表示することができる。
画像処理装置1Bにおいては、動きがあると連続して検出されるブロックは動きレベルが徐々に上がって残像の少ない表示となり、動きがないと連続して検出されるブロックは動きレベルが徐々に下がってフリッカの少ない表示となる。なお、動きレベルを徐々に変化させている理由は、入力映像信号の1フレーム周期の間において、1回だけ表示される画素と2回表示される画素との比率が隣接するフレーム間で急激に変化すると、かかる変化が観察者に知覚され妨害となってしまうからである。
このように、画像処理装置1Bによれば、フレームデータ間の動きレベルに応じて、フレームデータの複数のブロックごとに、動きレベルに適した係数パターンを出力することができるため、フリッカを抑制すると共に、残像の低減効果を向上することができる。なお、本実施形態では、フレームデータを複数のブロックに分割して、複数のブロックごとにフレームデータ間で動きがあるかどうかを検出して動きレベルを決定している。但し、フレームデータの全体を1つのブロックとみなして、フレームデータ全体で動きがあるかどうかを検出して動きレベルを決定してもよい。
[その他の実施形態]
本発明の目的は、上述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記録媒体を、システム又は装置に供給しても達成することができる。従って、かかるシステム又は装置のコンピュータ(CPUやMPU)が記録媒体に記録されたプログラムコードを読み出して実行することによっても達成されることは言うまでもない。
この場合、記録媒体から読み出されたプログラムコード自体が上述した実施形態の機能を実現することになり、かかるプログラムコードを記録した記録媒体は本発明を構成することになる。プログラムコードを記録(供給)するための記録媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、CD−R、磁気テープ、不揮発性の半導体メモリカード、ROMなどを用いることができる。
また、コンピュータが読み出したプログラムコードを実行することによって、上述した実施形態の機能が実現される場合もある。但し、プログラムコードの指示に基づいて、コンピュータ上で稼動しているOS(オペレーティングシステム)などが実際の処理の一部又は全部を行い、かかる処理によって上述した実施形態の機能が実現される場合も含まれることは言うまでもない。
更に、記録媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれる場合もある。従って、プログラムコードの指示に基づいて、機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部又は全部を行い、かかる処理によって上述した実施形態の機能が実現される場合も含まれることは言うまでもない。
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施例に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形及び変更が可能である。
本発明の第1の実施形態における画像表示装置の構成を示す概略ブロック図である。 第1の実施形態における画像処理装置の動作を説明するための図である。 第1の実施形態における画像処理装置の係数選択部から出力される係数パターンの一例を示す図である。 図3に示す出力フレームを表示した場合に、観察者が文字「A」の動きに視線を追従させた際に知覚される像を示す図である。 本発明の第2の実施形態における画像処理装置の構成を示す概略ブロック図である。 第2の実施形態における画像処理装置の係数選択部から出力される係数パターンの一例を示す図である。 本発明の第3の実施形態における画像処理装置の構成を示す概略ブロック図である。 第3の実施形態における画像処理装置の係数選択部から出力される係数パターンの一例を示す図である。 第3の実施形態における画像処理装置の動作を説明するための図である。 入力映像信号のフレームを繰り返して表示する場合に、残像が見える原理を説明するための図である。 従来技術(特許文献1)における画像の見え方を説明するための図である。
符号の説明
1 画像処理装置
102 書き込み制御部
104 フレームメモリ
106 読み出し制御部
108 乗算部
110 係数選択部
112 表示部
1A 画像処理装置
122 判定部
1B 画像処理装置
132 動き領域検出部
134 動きレベル決定部

Claims (10)

  1. 入力映像信号を入力フレームレートに従ってフレームデータとして格納する格納手段と、
    前記格納手段に格納されたフレームデータを前記入力フレームレートよりも高いフレームレートで読み出して複製し、同一のフレームデータから複数のフレームデータを生成する生成手段と、
    前記生成手段によって生成された複数のフレームデータの画素値を変換する変換手段と、
    前記変換手段によって変換された複数のフレームデータを前記入力フレームレートよりも高いフレームレートで表示する表示手段と、
    を有し、
    前記変換手段は、1フレーム周期の間において、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素とが所定の比率で含まれるように、前記複数のフレームデータの画素値を変換することを特徴とする画像処理装置。
  2. 前記変換手段は、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素とが1:1の比率で含まれるように、前記複数のフレームデータの画素値を変換することを特徴とする請求項1に記載の画像処理装置。
  3. 前記入力映像信号が動画放送であるか静止画放送であるかを判定する判定手段を更に有し、
    前記変換手段は、前記判定手段の判定結果に基づいて、前記所定の比率を変更することを特徴とする請求項1に記載の画像処理装置。
  4. 前記変換手段は、
    前記判定手段によって前記入力映像信号が動画放送であると判定された場合には、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素とが1:1の比率で含まれるように、前記複数のフレームデータの画素値を変換し、
    前記判定手段によって前記入力映像信号が静止画放送であると判定された場合には、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素に対して前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素の比率が高くなるように、前記複数のフレームデータの画素値を変換することを特徴とする請求項3に記載の画像処理装置。
  5. 前記フレームデータを複数のブロックに分割する分割手段と、
    前記分割手段によって分割された前記複数のブロックごとに、フレームデータ間の動きを検出する検出手段と、
    前記検出手段の検出結果に基づいて、前記複数のブロックごとの動きの度合いを示す動きレベルを決定する決定手段と、
    を更に有し、
    前記変換手段は、前記決定手段によって決定された動きレベルに基づいて、前記複数のブロックごとに、前記所定の比率を変更することを特徴とする請求項1に記載の画像処理装置。
  6. 前記検出手段は、前記フレームデータ間の対応するブロック内に存在する複数の画素のそれぞれの画素値の差分を算出し、
    前記差分の絶対値の和が閾値以上である場合には、前記フレームデータ間で動きがあると検出し、
    前記差分の絶対値の和が閾値未満である場合には、前記フレームデータ間で動きがないと検出することを特徴とする請求項5に記載の画像処理装置。
  7. 前記決定手段は、
    前記検出手段によって前記フレームデータ間で動きがあると検出された場合には、前記動きレベルを1上げ、
    前記検出手段によって前記フレームデータ間で動きがないと検出された場合には、前記動きレベルを1下げることを特徴とする請求項6に記載の画像処理装置。
  8. 前記動きレベルは、上限値及び下限値を有し、
    前記決定手段は、
    前記動きレベルが前記上限値に達している場合には、前記検出手段によって前記フレームデータ間で動きがあると検出されても前記動きレベルを変化させず、
    前記動きレベルが前記下限値に達している場合には、前記検出手段によって前記フレームデータ間で動きがないと検出されても前記動きレベルを変化させないことを特徴とする請求項7に記載の画像処理装置。
  9. 前記変換手段は、前記動きレベルが上がるにつれて、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素とが1:1の比率に近づくように、前記所定の比率を変更することを特徴とする請求項7に記載の画像処理装置。
  10. 画像処理装置の制御方法であって、
    入力映像信号を入力フレームレートに従ってフレームデータとして格納する格納ステップと、
    前記格納ステップで格納されたフレームデータを前記入力フレームレートよりも高いフレームレートで読み出して複製し、同一のフレームデータから複数のフレームデータを生成する生成ステップと、
    前記生成ステップで生成された複数のフレームデータの画素値を変換する変換ステップと、
    前記変換ステップで変換された複数のフレームデータを前記入力フレームレートよりも高いフレームレートで表示する表示ステップと、
    を有し、
    前記変換ステップでは、1フレーム周期の間において、前記フレームデータの画素値と同じ画素値で1回だけ表示される画素と、前記フレームデータの画素値を均等に分割した画素値で複数回表示される画素とが所定の比率で含まれるように、前記複数のフレームデータの画素値を変換することを特徴とする制御方法。
JP2008122777A 2008-05-08 2008-05-08 画像処理装置及び画像処理装置の制御方法 Expired - Fee Related JP5081058B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008122777A JP5081058B2 (ja) 2008-05-08 2008-05-08 画像処理装置及び画像処理装置の制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008122777A JP5081058B2 (ja) 2008-05-08 2008-05-08 画像処理装置及び画像処理装置の制御方法

Publications (2)

Publication Number Publication Date
JP2009271382A true JP2009271382A (ja) 2009-11-19
JP5081058B2 JP5081058B2 (ja) 2012-11-21

Family

ID=41437967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008122777A Expired - Fee Related JP5081058B2 (ja) 2008-05-08 2008-05-08 画像処理装置及び画像処理装置の制御方法

Country Status (1)

Country Link
JP (1) JP5081058B2 (ja)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001147673A (ja) * 1999-11-22 2001-05-29 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2002287700A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 画像表示装置および方法
JP2003259253A (ja) * 2002-03-06 2003-09-12 Ricoh Co Ltd 画像表示装置及び情報処理装置
JP2005241787A (ja) * 2004-02-25 2005-09-08 Victor Co Of Japan Ltd 画像表示装置
JP2006058891A (ja) * 2004-08-20 2006-03-02 Samsung Electronics Co Ltd 表示装置とその駆動装置及び駆動方法
JP3841104B2 (ja) * 2004-11-01 2006-11-01 セイコーエプソン株式会社 動画ボケ改善のための信号処理
JP2007129526A (ja) * 2005-11-04 2007-05-24 Seiko Epson Corp 動画像表示装置および動画像表示方法
JP2008060790A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp 動画像表示装置および動画像表示方法。
JP2008070838A (ja) * 2006-09-15 2008-03-27 Semiconductor Energy Lab Co Ltd 表示装置およびその駆動方法
JP2008286908A (ja) * 2007-05-16 2008-11-27 Mitsubishi Electric Corp 画像表示装置及び方法、並びに画像発生装置及び方法
JP2008304563A (ja) * 2007-06-05 2008-12-18 Sony Corp 画像表示装置及び画像表示方法
JP2009008733A (ja) * 2007-06-26 2009-01-15 Mitsubishi Electric Corp 画像表示装置、画像処理回路および画像表示方法
JP2009229553A (ja) * 2008-03-19 2009-10-08 Seiko Epson Corp 表示装置、駆動方法および電子機器

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001147673A (ja) * 1999-11-22 2001-05-29 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2002287700A (ja) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd 画像表示装置および方法
JP2003259253A (ja) * 2002-03-06 2003-09-12 Ricoh Co Ltd 画像表示装置及び情報処理装置
JP2005241787A (ja) * 2004-02-25 2005-09-08 Victor Co Of Japan Ltd 画像表示装置
JP2006058891A (ja) * 2004-08-20 2006-03-02 Samsung Electronics Co Ltd 表示装置とその駆動装置及び駆動方法
JP3841104B2 (ja) * 2004-11-01 2006-11-01 セイコーエプソン株式会社 動画ボケ改善のための信号処理
JP2007129526A (ja) * 2005-11-04 2007-05-24 Seiko Epson Corp 動画像表示装置および動画像表示方法
JP2008060790A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp 動画像表示装置および動画像表示方法。
JP2008070838A (ja) * 2006-09-15 2008-03-27 Semiconductor Energy Lab Co Ltd 表示装置およびその駆動方法
JP2008286908A (ja) * 2007-05-16 2008-11-27 Mitsubishi Electric Corp 画像表示装置及び方法、並びに画像発生装置及び方法
JP2008304563A (ja) * 2007-06-05 2008-12-18 Sony Corp 画像表示装置及び画像表示方法
JP2009008733A (ja) * 2007-06-26 2009-01-15 Mitsubishi Electric Corp 画像表示装置、画像処理回路および画像表示方法
JP2009229553A (ja) * 2008-03-19 2009-10-08 Seiko Epson Corp 表示装置、駆動方法および電子機器

Also Published As

Publication number Publication date
JP5081058B2 (ja) 2012-11-21

Similar Documents

Publication Publication Date Title
EP2525561B1 (en) Data-generating device, data-generating method, data-generating program, and recording medium
EP2161687B1 (en) Video signal processing device, video signal processing method, and video signal processing program
JP6242092B2 (ja) 表示装置、表示装置の制御方法、及び、プログラム
JP3841104B2 (ja) 動画ボケ改善のための信号処理
JP2011124893A (ja) 画像処理装置およびその制御方法、プログラム
JP2007041196A (ja) 画像処理装置、および画像処理方法、並びにコンピュータ・プログラム
JP5116602B2 (ja) 映像信号処理装置及び方法、プログラム
CN102054423B (zh) 图像处理装置及其控制方法
JP2008046437A (ja) 画像表示制御装置、画像表示方法及びプログラム
JP5081058B2 (ja) 画像処理装置及び画像処理装置の制御方法
JP2008139828A (ja) 画像処理装置、画像処理方法、電気光学装置及び電子機器
JP5188272B2 (ja) 映像処理装置及び映像表示装置
JP2009290828A (ja) 画像処理装置及び画像処理方法
JP2008042545A (ja) 画像処理装置及び画像処理プログラム
JP2006154452A (ja) 映像信号処理装置とグラデーション段差検出方法
JP2011097366A (ja) 画像処理装置及び画像処理方法
JP2010014810A (ja) 映像信号処理装置及び映像表示装置
JP2010130643A (ja) 画像処理装置および画像処理方法
JP5164716B2 (ja) 映像処理装置および映像表示装置
JP2005151135A (ja) 画像境界の判定装置および判定方法、並びにそれを用いた画像信号の処理装置および処理方法
JP2007052184A (ja) 動画ボケ改善のための信号処理
JP2008064831A (ja) 画像処理回路、画像処理方法、電気光学装置、電子機器
JP2005184442A (ja) 画像処理装置
KR102100409B1 (ko) 영상 표시 방법
JP2020061593A (ja) 画像生成装置、投影装置、及びそれらの制御方法、投影システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120831

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5081058

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees