JP2011124893A - 画像処理装置およびその制御方法、プログラム - Google Patents

画像処理装置およびその制御方法、プログラム Download PDF

Info

Publication number
JP2011124893A
JP2011124893A JP2009282295A JP2009282295A JP2011124893A JP 2011124893 A JP2011124893 A JP 2011124893A JP 2009282295 A JP2009282295 A JP 2009282295A JP 2009282295 A JP2009282295 A JP 2009282295A JP 2011124893 A JP2011124893 A JP 2011124893A
Authority
JP
Japan
Prior art keywords
frame
input frame
subframe
input
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009282295A
Other languages
English (en)
Other versions
JP5479064B2 (ja
Inventor
Toru Aida
徹 相田
Eisaku Tatsumi
栄作 巽
Kazuya Kitada
和也 北田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2009282295A priority Critical patent/JP5479064B2/ja
Priority to CN2010105918204A priority patent/CN102123237B/zh
Priority to US12/964,437 priority patent/US8588473B2/en
Publication of JP2011124893A publication Critical patent/JP2011124893A/ja
Application granted granted Critical
Publication of JP5479064B2 publication Critical patent/JP5479064B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/0132Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/144Movement detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】 動画像データと静止画像データのいずれに対してもフリッカーを抑制し、動きぼけを低減する。
【解決手段】 入力フレームから周波数成分の異なるフレームを生成し出力する画像処理装置であって、前記入力フレームと、該入力フレームと時間的に前もしくは後のフレームとの比較によって該入力フレームの動きを検出し、入力フレームをフレームメモリに記憶し、前記入力フレームを複数回読み出すことにより該入力フレームのフレームレートを変換し、フレームレートが変換されたフレームから周波数成分の異なるフレームを生成し、入力フレームが動画像であると判定された場合には、周波数成分の異なるフレームを出力し、前記入力フレームが静止画像であると判定された場合には、前記フレームレートが変換されたフレームを出力する。
【選択図】 図1

Description

本発明は、フレームレートを変換する動画像処理であって、特に、60Hzの画像を120Hzの画像に変換するような、より高フレームレートへの変換処理に関する。
従来、映像を表示装置に表示した際に発生する動きぼけやフリッカーを抑制する技術として、画像データから周波数成分の異なるサブフレームを生成し、これらを交互に倍速で表示する映像表示方法が知られている。(特許文献1参照)
この映像表示方法は、入力された画像データから高周波成分を強調した高周波強調画像データ(第2サブフレーム)と、高周波成分を抑制した低周波成分からなる低周波画像データ(第1サブフレーム)とを生成し、この画像データを交互に倍速で表示するものである。この技術により、フリッカーを抑制し、動きぼけを低減することが可能になる。
特開2006−184896号公報
しかしながら、上述した映像表示方法は、動画像データに対してはフリッカーを抑制し、動きぼけを低減することが可能になるが、静止画像データに対しては、入力画像データの輪郭部分がフリッカーとして知覚される問題があった。
本発明は上述した課題を解決するためになされたものであり、動画像データと静止画像データのいずれに対してもフリッカーを抑制し、動きぼけを低減することを可能とする動画像処理装置およびその制御方法を提供することを目的とする。
上述の問題点を解決するため、本発明の画像処理装置は以下の構成を備える。すなわち、入力フレームから周波数成分の異なるフレームを生成し出力する画像処理装置であって、前記入力フレームと、該入力フレームと時間的に前もしくは後のフレームとの比較によって該入力フレームの動きを検出する検出手段と、入力フレームをフレームメモリに記憶し、前記入力フレームを複数回読み出すことにより該入力フレームのフレームレートを変換する変換手段と、前記変換手段によってフレームレートが変換されたフレームから周波数成分の異なるフレームを生成する生成手段と、前記検出手段によって前記入力フレームが動画像であると判定された場合には、前記生成手段によって生成されたフレームを出力し、前記入力フレームが静止画像であると判定された場合には、前記変換手段によってフレームレートが変換されたフレームを出力する出力手段とを備える。
以上の構成からなる本発明によれば、動画像データと静止画像データのいずれに対してもフリッカーを抑制し、動きぼけを低減することが可能となる。
実施形態1に対応する画像処理装置の一例を示す図 実施形態1に対応する処理波形を説明するための図 動き検出部102の構成例を示す図 実施形態1に対応する処理を示したフローチャート 実施形態1に対応する画像処理装置の一例を示す図 図5に示す画像処理装置の処理波形を説明するための図 実施形態2に対応する画像処理装置の一例を示す図 実施形態3に対応する画像処理装置のハードウェア構成の一例を示す図 従来の回路構成を説明するための図 従来方法による処理波形を説明するための図
以下、添付の図面を参照して、本発明をその好適な実施形態に基づいて詳細に説明する。なお、以下の実施形態において示す構成は一例に過ぎず、本発明は図示された構成に限定されるものではない。
<実施形態1>
図1は、実施形態1に対応する表示装置、特にフィールドエミッションタイプの表示装置のようなインパルス型の表示装置において倍速駆動を行うための画像処理装置の一例を示す図である。
図1において、画像データである入力フレームは、変換部101に入力され、変換部101内のフレームメモリ(不図示)に記憶されて、複数回読み出される。本実施形態では、2度書きの倍速に変換される。これにより入力フレームのフレームレートが変換される。また入力フレームは、画像の高周波成分が抑制された第1サブフレームと高周波成分が強調された第2サブフレームとを生成するため2つに分配される。ここではまず高周波成分が抑制された第1サブフレームの生成方法から説明する。
最小値フィルタ部103はローパスフィルタ処理部104におけるローパスフィルタ処理の前処理として、ブロック内の画素の最小値を選択する最小値フィルタ処理を行う。
ここで最小値フィルタ処理を行うのは、動画のにじみを軽減させるためである。以下、動画のにじみについて説明する。
図10に、図9に示す倍速駆動回路(従来技術)から出力されるフレーム画像の波形の例を示す。波形1001は入力フレームの波形の例を示している。波形1002は、入力フレームの波形1001に図9のLPF処理部902においてローパスフィルタ処理を施して得られる出力波形である。波形1003は、図9の差分検出部903において差分検出を行って得られる出力波形である。この波形1003は高周波成分であるため正負の値を取る。波形1004は、元の入力フレームの波形1001に高周波成分の波形1003を足し合わせた波形である。
理論上は、120Hzの周期で波形1002と波形1004とを交互に表示することで、見かけ上の波形は、波形1001と同じになる。しかしながら、波形1001の低輝度レベル部分がゼロ、もしくはそれに近い値である場合、波形1004は負の値を持つことになる。
負の値の画像を表示することはできないので、実際には、波形1005のように負の値はゼロとして表示されることになる。すると、見かけの合成波形は、波形1002と波形1005とを交互表示することになるので、波形1006のような波形となる。これは、黒の背景に白の文字があるような場合に、文字の輪郭がボケたような画像若しくはにじんだ画像として知覚される。このように入力画像の波形によっては、分配処理後の画像が元の画像と同じに見えず、それが劣化として知覚される問題がある。最小値フィルタ処理は、上述した動画のにじみを軽減させることを可能にする。
最小値フィルタ処理では、入力フレームの処理対象画素について、所定フィルタサイズ(例えば、9×9)のブロックを設定する。そして、該ブロック内の処理対象画素の周辺画素のうち画素値が最小のものを選択し、処理対象画素の画素値と置換する。なお、最小値フィルタは、フィルタサイズ内の最小値を選択する処理に限定されない。例えば、フィルタサイズ内の最小値が極端に小さい場合はノイズの可能性があるのでこの画素値は選択せず、2番目に小さい値等を選択するといった処理を施してもよい。
図2において、波形201は入力波形の一例を示す。波形202は、入力波形201に対して最小値フィルタ部103で最小値フィルタ処理を施した結果得られる波形を示している。入力フレームにおいて高輝度の画素値と低輝度の画素値が隣接している境界部分では、低輝度の画素値が選ばれることになるので、結果としてエッジの境界は、波形202に示すように高輝度領域の内側に狭められることになる。
ローパスフィルタ処理部104は、入力フレームに対し、2次元のローパスフィルタ処理を施す。ローパスフィルタは、特に関数を規定するものではなく、例えばガウス関数でもよいし、移動平均あるいは重み付け移動平均フィルタのようなものでもよい。
次に分配比率処理部105は、2つのサブフレームを発光させる割合を決定する。フリッカーを知覚しにくくするためには、2つのサブフレームの明るさの差が少ない方が望ましい。したがって、本実施形態では50%ずつに分配する例で説明する。図2の波形204は、波形203に0.5を乗じて得られた波形である。ここでは、これを高周波成分が抑制された第1サブフレームとする。
以上のようにして入力フレームに対して最小値フィルタ処理とローパスフィルタ処理とを行い、分配比率を適用することで、高周波成分が抑制された第1サブフレームの生成が完了する。このサブフレームは、切替部107に出力される。
次に高周波成分が強調された第2サブフレームの生成方法を説明する。差分検出部106は、第2サブフレーム生成手段として機能し、2度書きの倍速に変換された入力フレームから第1サブフレームを減じ、その差分を高周波成分が強調された第2サブフレームとして出力する。このサブフレームは、切替部107に出力される。さらに、2度書きの倍速に変換された入力フレームが、切替部107に出力される。
以上、最小値フィルタ部103、ローパスフィルタ処理部104、分配比率処理部105、差分検出部106によって、周波数成分の異なるフレームが生成される。これら各部は一つの生成部として機能してもよい。
動き検出部102は、入力フレームの動きを検出し、入力フレームが静止画像か動画像かを判断する。図3を用いて動き検出部102について説明する。フレームメモリ301、302には、時間的に前後する2つのフレーム(フレームn+1とフレームn)が記憶される。
次に動き検出部102は、フレームnの着目領域の位置と同一の位置にあるフレームn+1の領域をフレームメモリから読み出して、平均輝度算出部303および304で領域の平均輝度を算出する。動き検出部102はこれらの輝度を比較する。領域は、予め設定した範囲縦mドット、横nドット(例えば、8×8)毎に行う。ここで、領域の設定は、縦1ドット×横1ドットから縦10ドット×横10ドット程度の範囲で設定することが好ましく、これ以上の範囲で設定すると、検出範囲の中に動画領域と静止画領域とが混在する可能性が高く、好ましくない。
次に差分検出部305にて、フレームnとフレームn+1の着目領域の平均輝度の差の絶対値を算出し、予め設定している閾値よりも大きい場合に動画像と判断し、例えば1を出力する。閾値よりも小さい場合は静止画像と判断し、例えば0を出力する。なお、平均輝度の差分によって動きの検出を行っているが、R,G,BやY,Cb,Crといった3種類の画像データの差分によって動きの検出を行っても良い。また、ここでは2つのフレームを参照して動き検出を行っているが、3つ以上のフレームを参照してもよい。また、動きベクトルを利用して動きを判定するなどといった処理によっても動画像が静止画像かの判定が可能であり、本実施形態の判定方法に限定されない。
図1の切替部107では、動き検出部102の出力が1(動画像)の場合、所望のタイミング、例えば入力60Hzの場合であれば120Hzの周期で、第2サブフレームと第1サブフレームの2つのサブフレームを切替え、出力フレームとして出力する。動き検出部102の出力が0(静止画像)の場合、所望のタイミングで、2度書きされた入力フレームを出力フレームとして0.5を乗じて段に出力する。なお、切替部107は入力されるサブフレーム及び入力フレームを、各出力タイミングが到来するまで一時的に保持しておくバッファ回路を含むことができる。
カラー画像の処理は、R,G,BやY,Cb,Crといった3種類の画像データに分けて処理することが多いが、本発明の一連の処理は、R,G,Bそれぞれに対して行ってもよいし、Yに対してのみ行ってもよい。また、R,G,BからYを算出し、結果をR,G,Bに当てはめることも、もちろん可能である。
ローパスフィルタ処理部104におけるローパスフィルタ処理の前処理として、最小値フィルタ部103を使用しているが、静止画像のフリッカーを軽減するという課題に対しては必須ではなく、用途に応じて適宜採用すれば良い。
図4は本実施形態における処理を示すフローチャートである。
まず、ステップS401では、必要な初期設定を行う。ここでは、最小値フィルタにおけるフィルタサイズや、ローパスフィルタの静的特性、動き検出における領域範囲、閾値などが設定される。続くステップS402において、入力フレームが入力される。図2の例では、波形201が入力される。
次にステップS403において、動き検出部102は、入力フレームから動き検出を行う。次にステップS404において、入力フレームは2度書きの倍速に変換される。ステップS405において、最小値フィルタ部103は、入力された入力フレームに対して最小値フィルタ処理を施す。図2の例では、波形202が最小値フィルタ処理後の結果を示しており、破線が元の入力波形201である。
続いてステップS406において、ローパスフィルタ処理部104は、最小値フィルタ部103から出力されたフィルタ処理後の入力フレーに対してローパスフィルタ処理を施す。図2の例では波形203が、波形202にローパスフィルタ処理を施した結果の波形である。
続くステップS407において、分配比率処理部105は入力フレームに対して分配処理を行う。この分配処理は、高周波成分が抑制された第1サブフレームを全体の何%にするかという、分配比率を決定する処理である。本実施形態では画素値に関係なく一律50%とする。図2の例では、ローパスフィルタ処理の結果得られた波形203に0.5を乗じて、半分の明るさに減じた波形204が得られる。以上により、高周波成分が抑制された第1サブフレームの生成が完了する。
次に、ステップS408において、差分検出部106は、入力フレームから生成された第1サブフレームを減算した差分を、第2のサブフレームとして算出する。図2の例では、波形205が差分波形を示しており、これが高周波成分が強調された第2サブフレームとなる。
続くステップS409において、切替部107は、動き検出部102による動き検出の結果から、入力フレームが動画像であるか静止画像であるかを判定する。判定結果が動画像であれば(ステップS409において「YES」)、続くステップS410において、切替部107はフレームの出力タイミングを判定し、第1サブフレームの出力タイミングであれば(ステップS410において「YES」)、ステップS412に移行する。ステップS412では、第1サブフレームを出力する。なお、第1サブフレームは、切替部107内のバッファ回路内に一時的に保持されていても良く、出力のタイミングにおいて切替部107から出力フレームとして出力される。
第1サブフレームを出力後にステップS414において、切替部107は、第2サブフレームの出力タイミングを判定する。出力タイミングであれば(ステップS414において「YES」)、ステップS416にて第2サブフレームを出力する。なお、第2サブフレームは、切替部107内のバッファ回路内に一時的に保持されてもよく、出力のタイミングにおいて切替部107から出力フレーム108として出力される。
ステップS409による判定の結果が静止画像であれば(ステップS409において「NO」)、続くステップS411において、切替部107はフレームの出力タイミングを判定し、第1サブフレームの出力タイミングであれば(ステップS411において「YES」)、ステップS413に移行する。ステップS413において、切替部107は2度書きされた入力フレームを出力する。なお、2度書きされた入力フレームは、切替部107内のバッファ回路内に一時的に保持されていても良く、出力のタイミングにおいて切替部107から出力フレームとして出力される。
第1サブフレームを出力後にステップS415おいては、切替部107は第2サブフレームの出力タイミングを判定する。出力タイミングであれば(ステップS415において「YES」)、ステップS417にて2度書きされた入力フレームを出力する。なお、2度書きされた入力フレームは、切替部107内のバッファ回路内に一時的に保持されてもよく、出力のタイミングにおいて切替部107から出力フレームとして出力される。
その後、全てのフレームについて処理が完了した場合には(ステップS418において「YES」)、本処理を終了する。未処理フレームがある場合には(ステップS418において「NO」)、ステップS402に戻って処理を繰り返す。
なお、図4のフローチャートで説明したサブフレームの出力順序は、あくまで一例であってこれに限定されるものではなく、第2サブフレームを出力した後に第1サブフレームを出力してもよい。また、2つのサブフレームを作成した後に出力タイミングを判定しているが、発明の実施形態はこれに限定されるものではない。例えば、ステップS406におけるローパスフィルタ処理が完了した時点で第1サブフレームの出力タイミングを判定し、出力した後に差分検出処理を行って第2サブフレームを生成してもよい。
以上、実施形態1の構成によれば、入力フレームが動画像の場合、最初の120分の1秒の間に高周波成分を強調した第2サブフレームを表示し、次の120分の1秒の間に高周波成分を抑制した第1サブフレームを表示することになる。若しくは、最初の120分の1秒の間に高周波成分を抑制した第1サブフレームを表示し、次の120分の1秒の間に高周波成分を強調した第2サブフレームを表示することになる。そのため、60分の1秒の時間平均での見かけの波形は、図2の波形206のようになり、入力フレーム201と同じ波形となる。また、入力フレームが静止画像の場合、第1サブフレームと第2サブフレームとが交互に表示されることがなく、2度書きされた入力フレームを連続表示することになる。そのためフリッカーが軽減される。
なお、ホールド型の表示装置のようにフリッカーを知覚しにくい装置においては、図5に示すような構成例が有効である。図5においては、分配比率処理部105は必要なく、回路の簡易化が可能である。代わりに、加算部502が入力フレームと差分検出部501からの出力との加算処理を行う。これは、第1サブフレームにおいて抑制された高周波成分を入力フレームに付加することにより、高周波成分を補償するために行われる。加算部502からは高周波成分が強調された第2サブフレームが出力される。分配比率処理を行わない一連の波形を図6に示す。図2の201から206が図6の601から606までに相当し、第1サブフレームの波形が603、第2サブフレームが波形605となる。
なお、液晶の応答特性の改善や、バックライトを制御するなどの方法により、120分の1秒よりも、短い時間でサブフレームを表示させることも可能である。その場合であっても、60分の1秒の時間周期で入力と見かけ上同じ波形を生成する、という本発明の特徴は何ら変わるものではない。
以上の構成によれば、ホールド型の表示装置においても、動画像の場合、最初の120分の1秒の間に第1サブフレーム(第2サブフレーム)を表示し、次の120分の1秒の間に第2サブフレーム(第1サブフレーム)を表示することになる。そのため、60分の1秒の時間平均での見かけの波形は、図6の波形606のようになり、入力フレーム601と同じ波形となる。また、静止画像の場合、第1サブフレームと第2サブフレームとが交互に表示されることがなく、2度書きされた入力フレームを連続表示することになる。そのためフリッカーが軽減される。
<実施形態2>
図1の分配比率処理部105は、2つのサブフレームを発光させる割合を決定する。上述したように、フリッカーを知覚しにくくするためには、2つのサブフレームの明るさの差が少ない方が望ましい。よって実施形態1では50%ずつに分配する例を説明した。しかしながら、動きの激しい動画に対しては50%ずつの分配比率ではなく、例えば第1サブフレームの分配比率を40%、第2サブフレームの分配比率を60%とした方が好ましい結果が得られる場合がある。
このような場合において、動き検出部102により1画面内で動画像領域と静止画像領域とが混在すると、動画像領域では、分配比率40%の第1サブフレームと分配比率60%の第2サブフレームとが交互に出力される。また、静止画像領域では、分配比率が50%ずつの2度書きされた入力フレームが交互に出力されることになる。
この場合、120Hzの1画面内において、分配比率40%の画像と分配比率50%の画像または、分配比率60%の画像と分配比率50%の画像が混在することになり、動画像領域と静止画像領域との間で輝度差が視認される場合がある。
本実施形態においては、実施形態1の効果に加えて、1枚のサブフレームで動画像領域と静止画像領域とが混在する場合でも、動画像領域と静止画像領域との間で輝度差が視認されることのない構成例について説明する。
図7は、本実施形態に対応する表示装置、特にフィールドエミッションタイプの表示装置のようなインパルス型の表示装置において倍速駆動を行うための画像処理装置の一例を示す図である。なお、実施形態1と重複する処理については、説明を省略する。
分配比率処理部701は2つのサブフレームを発光させる割合を決定し、分配処理を実行する。また、第1乗算部702と第2乗算部703に決定した分配比率を出力する。第1乗算部702と第2乗算部703は、分配比率処理部701から出力された分配比率に基づいて、2度書きされた入力フレームに対して分配比率を乗算する。この際、第1乗算部702が、分配比率処理部701によって決定された第1サブフレームに対応する分配比率を乗算する場合は、第2乗算部は第2サブフレームに対応する分配比率を乗算する。
なお、本実施形態では、2つの乗算部を設けているが、1つの乗算部にまとめることも可能である。その場合、一つの乗算部にて、第1サブフレームに対応する分配比率と、第2サブフレームに対応する分配比率とを所定のタイミングで適宜切替えるように構成すればよい。
切替部704では、動き検出部102の出力が1(動画像)の場合、所望のタイミングで差分検出部106から出力される第2サブフレームと分配比率処理部701から出力される第1サブフレームとを切替えて出力する。動き検出部の出力が0(静止画像)の場合、所望のタイミングで乗算部702と乗算部703から出力される乗算後の入力フレームを出力する。なお、切替部107は入力されるサブフレームを、各出力タイミングが到来するまで一時的に保持しておくバッファ回路を含むことができる。
カラー画像の処理は、R,G,BやY,Cb,Crといった3種類の画像データに分けて処理することが多いが、本発明の一連の処理は、R,G,Bそれぞれに対して行ってもよいし、Yに対してのみ行ってもよい。また、R,G,BからYを算出し、結果をR,G,Bに当てはめることも、もちろん可能である。
以上のように、本実施形態では、実施形態1の効果に加えて、1枚のサブフレームで動画像領域と静止画像領域とが混在する場合でも、動画像領域と静止画像領域との間の輝度差を視認されることがなくなるという効果を得ることができる。
<実施形態3>
図1,図5、図7に示したそれぞれの装置が有する各部は全てハードウェアでもって構成しているものとして上記実施形態では説明した。しかし、フレームメモリを除く各部をコンピュータプログラムでもって構成しても良い。この場合、このようなコンピュータプログラムを格納するためのメモリと、このメモリに格納されているコンピュータプログラムを実行するCPUとを有するコンピュータは、上記各実施形態に係る画像処理装置に適用することができる。
図8は、上記各実施形態に係る画像処理装置に適用可能なコンピュータのハードウェアの構成例を示すブロック図である。
CPU801は、RAM802やROM803に格納されているコンピュータプログラムやデータを用いてコンピュータ全体の制御を行うと共に、上記各実施形態に係る画像処理装置が行うものとして上述した各処理を実行する。即ち、CPU801は、図1、図5、図7の101〜107、若しくは図5の501、502、図7の701〜704として機能することになる。
RAM802は、外部記憶装置806からロードされたコンピュータプログラムやデータ、I/F(インターフェース)809を介して外部から取得したデータなどを一時的に記憶するためのエリアを有する。更に、RAM802は、CPU801が各種の処理を実行する際に用いるワークエリアを有する。即ち、RAM802は、例えば、フレームメモリとして割当てたり、その他の各種のエリアを適宜提供することができる。
ROM803には、本コンピュータの設定データや、ブートプログラムなどが格納されている。操作部804は、キーボードやマウスなどにより構成されており、本コンピュータのユーザが操作することで、各種の指示をCPU801に対して入力することができる。表示部805は、CPU801による処理結果を表示する。また表示部805は例えば液晶ディスプレイのようなホールド型の表示装置や、フィールドエミッションタイプの表示装置のようなインパルス型の表示装置で構成される。
外部記憶装置806は、ハードディスクドライブ装置に代表される、大容量情報記憶装置である。外部記憶装置806には、OS(オペレーティングシステム)や、図1、図5、図7に示した各部の機能及び図2に示したフローをCPU801に実現させるためのコンピュータプログラムが保存されている。更には、外部記憶装置806には、処理対象としての各画像データが保存されていても良い。
外部記憶装置806に保存されているコンピュータプログラムやデータは、CPU801による制御に従って適宜RAM802にロードされ、CPU801による処理対象となる。I/F807には、LANやインターネット等のネットワーク、他の機器を接続することができ、本コンピュータはこのI/F807を介して様々な情報を取得したり、送出したりすることができる。808は上述の各部を繋ぐバスである。
上述の構成からなる作動は前述のフローチャートで説明した作動をCPU801が中心となって行う。
<その他の実施形態>
なお、本発明は、複数の機器(例えばホストコンピュータ、インターフェース機器、リーダ、プリンタなど)から構成されるシステムに適用しても、一つの機器からなる装置(例えば、複写機、ファクシミリ装置など)に適用してもよい。
また、本発明の目的は、前述した機能を実現するコンピュータプログラムのコードを記録した記憶媒体を、システムに供給し、そのシステムがコンピュータプログラムのコードを読み出し実行することによっても達成される。この場合、記憶媒体から読み出されたコンピュータプログラムのコード自体が前述した実施形態の機能を実現し、そのコンピュータプログラムのコードを記憶した記憶媒体は本発明を構成する。また、そのプログラムのコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム(OS)などが実際の処理の一部または全部を行い、その処理によって前述した機能が実現される場合も含まれる。
さらに、以下の形態で実現しても構わない。すなわち、記憶媒体から読み出されたコンピュータプログラムコードを、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込む。そして、そのコンピュータプログラムのコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行って、前述した機能が実現される場合も含まれる。
本発明を上記記憶媒体に適用する場合、その記憶媒体には、先に説明したフローチャートに対応するコンピュータプログラムのコードが格納されることになる。

Claims (9)

  1. 入力フレームから周波数成分の異なるフレームを生成し出力する画像処理装置であって、
    前記入力フレームと、該入力フレームと時間的に前もしくは後のフレームとの比較によって該入力フレームの動きを検出する検出手段と、
    入力フレームをフレームメモリに記憶し、前記入力フレームを複数回読み出すことにより該入力フレームのフレームレートを変換する変換手段と、
    前記変換手段によってフレームレートが変換されたフレームから周波数成分の異なるフレームを生成する生成手段と、
    前記検出手段によって前記入力フレームが動画像であると判定された場合には、前記生成手段によって生成されたフレームを出力し、前記入力フレームが静止画像であると判定された場合には、前記変換手段によってフレームレートが変換されたフレームを出力する出力手段とを備えることを特徴とする画像処理装置。
  2. 前記検出手段は、前記入力フレームの処理対象画素に対応する時間的に前後する2つ以上のフレームの画素を比較し、その差が予め設定している閾値よりも大きい場合には前記入力フレームは動画像であると判定し、閾値よりも小さい場合には静止画像であると判定することを特徴とする請求項1に記載の画像処理装置。
  3. 前記検出手段は、前記入力フレームの処理対象画素に対応する時間的に前後する2つ以上のフレームの画素の平均輝度を比較することを特徴とする請求項2に記載の画像処理装置。
  4. 前記生成手段は、
    前記変換手段によってフレームレートが変換されたフレームに対して、ローパスフィルタ処理を行って、第1サブフレームを生成するローパスフィルタ処理手段と、
    前記第1サブフレームと前記変換手段によってフレームレートが変換されたフレームとから第2サブフレームを生成するサブフレーム生成手段とを備え、
    前記出力手段は、前記検出手段によって前記入力フレームが動画像であると検出された場合には、前記第1サブフレームと前記第2サブフレームとを所定のタイミングで切替えて出力することを特徴とする請求項1に記載の画像処理装置。
  5. 前記生成手段は、
    入力フレームに含まれる各画素の画素値を当該画素の周辺の画素の画素値のうち最小の画素値で置換する最小値フィルタ手段を備え、
    前記ローパスフィルタ処理手段は、前記最小値フィルタ手段により処理された入力フレームに前記ローパスフィルタ処理を施すことを特徴とする請求項4に記載の画像処理装置。
  6. 前記生成手段は、
    前記ローパスフィルタ処理手段によってローパスフィルタ処理されたフレームに対して所定の分配比率を乗じて前記第1サブフレームを生成する分配比率処理手段を備え、
    前記サブフレーム生成手段は、前記配比率処理手段によって前記所定の分配比率が乗算された第1サブフレームと前記変換手段によってフレームレートが変換されたフレームとから第2サブフレームを生成することを特徴とする請求項4に記載の画像処理装置。
  7. 前記変換手段によってフレームレートが変換されたフレームに対して、前記所定の分配比率を乗算する乗算手段とを備え、
    前記出力手段は、前記入力フレームが静止画像であると検出された場合には、前記乗算手段によって前記所定の分配比率が乗算されたフレームを出力することを特徴とする請求項6に記載の画像処理装置。
  8. 入力フレームから周波数成分の異なるフレームを生成し出力する画像処理装置の制御方法であって、
    前記入力フレームと、該入力フレームと時間的に前もしくは後のフレームとの比較によって該入力フレームの動きを検出する検出工程と、
    入力フレームをフレームメモリに記憶し、前記入力フレームを複数回読み出すことにより該入力フレームのフレームレートを変換する変換工程と、
    フレームレートが変換されたフレームから周波数成分の異なるフレームを生成する生成工程と、
    前記検出工程によって前記入力フレームが動画像であると判定された場合には、前記生成工程によって生成されたフレームを出力し、前記入力フレームが静止画像であると判定された場合には、前記変換工程によってフレームレートが変換されたフレームを出力する出力工程とを備えることを特徴とする画像処理装置の制御方法。
  9. コンピュータが読み出して実行することにより、前記コンピュータを、請求項1乃至7のいずれか1項に記載の画像処理装置として機能させることを特徴とするプログラム。
JP2009282295A 2009-12-11 2009-12-11 画像処理装置およびその制御方法、プログラム Expired - Fee Related JP5479064B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009282295A JP5479064B2 (ja) 2009-12-11 2009-12-11 画像処理装置およびその制御方法、プログラム
CN2010105918204A CN102123237B (zh) 2009-12-11 2010-12-09 图像处理装置及其控制方法
US12/964,437 US8588473B2 (en) 2009-12-11 2010-12-09 Image processing apparatus, control method thereof, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009282295A JP5479064B2 (ja) 2009-12-11 2009-12-11 画像処理装置およびその制御方法、プログラム

Publications (2)

Publication Number Publication Date
JP2011124893A true JP2011124893A (ja) 2011-06-23
JP5479064B2 JP5479064B2 (ja) 2014-04-23

Family

ID=44142957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009282295A Expired - Fee Related JP5479064B2 (ja) 2009-12-11 2009-12-11 画像処理装置およびその制御方法、プログラム

Country Status (3)

Country Link
US (1) US8588473B2 (ja)
JP (1) JP5479064B2 (ja)
CN (1) CN102123237B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5398365B2 (ja) * 2009-06-09 2014-01-29 キヤノン株式会社 画像処理装置、画像処理方法
JP5451319B2 (ja) * 2009-10-29 2014-03-26 キヤノン株式会社 画像処理装置、画像処理方法、プログラム及び記憶媒体
KR20150054195A (ko) * 2013-11-11 2015-05-20 삼성전자주식회사 영상신호의 노이즈 제거 방법과 이를 이용한 영상표시장치
JP6609098B2 (ja) * 2014-10-30 2019-11-20 キヤノン株式会社 表示制御装置、表示制御方法、及びコンピュータプログラム
US9508156B1 (en) * 2014-12-23 2016-11-29 Ambarella, Inc. Level-based motion detection in a sequence of pictures
CN104780362A (zh) * 2015-04-24 2015-07-15 宏祐图像科技(上海)有限公司 基于局部特征描述的视频静止logo检测方法
US9813630B1 (en) 2015-06-08 2017-11-07 Ambarella, Inc. Picture brightness adjusted motion detection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008111910A (ja) * 2006-10-30 2008-05-15 Mitsubishi Electric Corp 映像処理回路および映像表示装置
JP2009053221A (ja) * 2007-08-23 2009-03-12 Mitsubishi Electric Corp 画像表示装置及び画像表示方法
JP2009271135A (ja) * 2008-04-30 2009-11-19 Canon Inc 動画像処理装置および方法、プログラム
JP2009272780A (ja) * 2008-05-01 2009-11-19 Canon Inc フレームレート変換装置、方法及びプログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100561461B1 (ko) * 2003-07-04 2006-03-16 삼성전자주식회사 프레임 레이트 변환 시 움직임 벡터 검출 장치 및 방법
TW200623897A (en) * 2004-12-02 2006-07-01 Seiko Epson Corp Image display method, image display device, and projector
WO2009070892A1 (en) 2007-12-07 2009-06-11 Tom Chau Method, system, and computer program for detecting and characterizing motion
JP5473373B2 (ja) * 2009-04-01 2014-04-16 キヤノン株式会社 画像処理装置、画像処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008111910A (ja) * 2006-10-30 2008-05-15 Mitsubishi Electric Corp 映像処理回路および映像表示装置
JP2009053221A (ja) * 2007-08-23 2009-03-12 Mitsubishi Electric Corp 画像表示装置及び画像表示方法
JP2009271135A (ja) * 2008-04-30 2009-11-19 Canon Inc 動画像処理装置および方法、プログラム
JP2009272780A (ja) * 2008-05-01 2009-11-19 Canon Inc フレームレート変換装置、方法及びプログラム

Also Published As

Publication number Publication date
US20110142290A1 (en) 2011-06-16
US8588473B2 (en) 2013-11-19
CN102123237B (zh) 2013-11-13
JP5479064B2 (ja) 2014-04-23
CN102123237A (zh) 2011-07-13

Similar Documents

Publication Publication Date Title
JP5464819B2 (ja) 動画像処理装置および方法、プログラム
JP4131281B2 (ja) 画像表示装置、信号処理装置、および画像処理方法、並びにコンピュータ・プログラム
JP5479064B2 (ja) 画像処理装置およびその制御方法、プログラム
US9100530B2 (en) Image processing apparatus, image processing method and storage medium
EP2262255B1 (en) Image processing apparatus and image processing method
US8913876B2 (en) Image processing apparatus, image processing method, and storage medium
JP5149725B2 (ja) 画像処理装置及びその制御方法
JP5676874B2 (ja) 画像処理装置およびその制御方法、プログラム
JP5606054B2 (ja) 画像処理装置およびその制御方法、プログラム
JP5537121B2 (ja) 画像処理装置およびその制御方法
JP2010028576A (ja) 画像処理装置及びその制御方法
JP2019061099A (ja) 液晶駆動装置および画像表示装置
JP5230538B2 (ja) 画像処理装置、画像処理方法
JP2008250175A (ja) 画像処理装置および方法、並びにプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140212

LAPS Cancellation because of no payment of annual fees